CN101494260B

CN101494260B - 发光二极管元件

Info

Publication number: CN101494260B
Application number: CN 200810008548
Authority: CN
Inventors: 许嘉良
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2008-01-23
Filing date: 2008-01-23
Publication date: 2013-02-13
Anticipated expiration: 2028-01-23
Also published as: CN101494260A

Abstract

本发明公开了一种发光二极管元件。在一实施例中揭示一种垂直式发光二极管元件，包括以下单元：基板具有导电性且包括孔洞，图形化半导体结构设置于基板的第一面上，第一焊接垫和第二焊接垫设置于基板的第二面上，导线穿过孔洞，电性连接半导体结构层，绝缘层至少设置于孔洞的侧壁上，隔绝导线和基板。本发明于另一实施例中揭示一种水平式发光二极管元件，包括以下单元：基板至少具有第一倾斜侧壁，图形化半导体结构设置于基板的第一面上，第一导线至少设置于基板的第一倾斜侧壁上，电性连接图形化半导体结构。

Description

发光二极管元件

技术领域

本发明涉及一种发光元件，特别涉及一种发光二极管元件。

背景技术

发光二极管(LED)具有省电、开关速度快等优点，应用越来越广泛。继高阶手机采用发光二极管当背光源后，各样手持式电子产品也倾向采用LED。为满足手持式电子产品轻薄短小的需求，发光二极管封装时如何节省封装空间与成本，俨然成为发光二极管的重心所在。

一般发光二极管管芯可以区分为面上(face up)型态与覆晶(flip chip)型态，并且与其他元件，例如为封装载体或电路板，组合以形成发光装置(light-emitting apparatus)。图4为公知发光装置示意图，如图4所示，发光装置600包含次载体(sub-mount)60；焊料62(solder)位于上述次载体60上；以及电性连接结构64。发光二极管管芯400包含基板58，半导体外延叠层54位于基板58上，电极56位于半导体外延叠层54上；以及第二电极66位于基板58下方。发光二极管管芯400藉由焊料62将发光二极体晶粒400粘结固定于次载体60上，并且发光二极体晶粒400的第一电极56及第二电极66分别与电性连接结构64及次载体60形成电性连接。除了上述的次载体60，封装载体也可以是导线架(lead frame)或电路结构的镶嵌载体(mountingcarrier)，以方便形成的发光装置的电路规划并提高其散热效果。如此重重封装材料堆叠，使发光二极管封装体不容易满足轻薄短小的需求，也提高材料间匹配的困难度。因此极需要一种技术，可缩小发光二极管元件封装尺寸与简化封装工艺。

发明内容

为解决上述问题，本发明通过晶片级芯片封装技术，达到缩小发光二极管元件封装尺寸与简化封装工艺的目的，同时提升发光二极管元件出光效率。

本发明于一实施例提供一种发光二极管元件，包括以下单元：基板具有导电性且包括孔洞；图形化半导体结构设置于基板的第一面上，其中图形化半导体结构至少包括第一型半导体层、有源层和第二型半导体层；第一焊接垫和第二焊接垫设置于基板的第二面上；导线穿过孔洞，电性连接半导体结构的第一型半导体层和第一焊接垫；绝缘层至少设置于孔洞的侧壁上，隔绝导线和基板。

本发明于另一实施例揭示一种发光二极管元件，包括单元：基板至少具有第一倾斜侧壁；图形化半导体结构至少设置于基板的第一面上，其中半导体结构至少包括第一型半导体层、有源层和第二型半导体层；第一导线至少设置于基板的第一倾斜侧壁上，电性连接图形化半导体结构的第一型半导体层。

附图说明

图1A～图1H描述本发明一实施例发光二极管元件的封装工艺。

图2A～图2E描述本发明另一实施例发光二极管元件的封装工艺。

图3显示本发明另一实施例表面粘着型发光二极管元件的剖面图。

图4为公知发光装置结构示意图。

附图标记说明

100～表面粘着型发光二极管元件 102～晶片

104～第一面 106～第二面

108～孔洞 110～第二型半导体层

112～有源层 114～第一型半导体层

116～半导体结构层 117～导电性接合层

118～图形化半导体结构 120～绝缘层

122～电极 124～导线

126～胶材 128～第一焊接垫

130～第二焊接垫 132～基板

200～表面粘着型发光二极管元件 201～第一面

202～晶片 203第二面

204～第一型半导体层 206～有源层

208～第二型半导体层 210～半导体结构层

212～图形化半导体结构 214～第二型电极

216～第一型电极 218～基板

220～第一倾斜侧壁 222～第二倾斜侧壁

224～第三倾斜侧壁 226～第四倾斜侧壁

228～第二导线 230～第一导线

232～第二焊接垫 234～第一焊接垫

300～表面粘着型发光二极管元件 302～电路板

304～第二接合垫 306～第一接合垫

308～焊锡 400～发光二极管管芯；

600～发光装置； 54～半导体外延叠层；

56～第一电极； 58～基板；

60～次载体； 62～焊料；

64～电性连接结构； 66～第二电极。

具体实施方式

本发明使用晶片级芯片封装(wafer level chip scale package，WLCSP)技术，进行发光二极管元件的封装工艺，虽然在IC封装领域，晶片级芯片封装已行之有年，但其重点在于线路重新布局与IC系统整合，与发光二极管元件光学封装材料与管芯切割后信赖性的考量不同。

以下配合图1A～图1G描述本发明一实施例以晶片级芯片封装技术，进行发光二极管元件封装的工艺。首先，请参照图1A，提供晶片102，包括第一面104和第二面106。本实施例晶片102为硅晶片，且硅晶片掺杂例如磷或硼的杂质，以提高其导电率，本发明不限定晶片的组成，其亦可以为其它具良好导电性质的材料组成。请参照图1B，以激光于晶片102中形成多个孔洞108。请参照图1C，利用导电性接合层117将半导体结构层116接合于晶片102上，再将蓝宝石(sapphire)基板(未绘示)移除。本实施例的半导体结构层116至少包括缓冲层(未绘示)、第一型半导体层114、有源层112和第二型半导体层110。在本实施例中，第一型半导体层114是n型氮化镓(n-GaN)层，有源层112是氮化铟镓(InGaN)/氮化镓(GaN)多量子阱结构层，第二型半导体层110是p型氮化镓(p-GaN)层，且此半导体结构层是以外延技术形成于蓝宝石上。请参照图1D，以黄光光刻和蚀刻工艺定义半导体结构层，以形成多个图形化半导体结构118。请参照图1E，于图形化半导体结构118、晶片102的第一平面104和第二平面106上及孔洞108的侧壁上形成一例如氧化硅或氮化硅的绝缘层120，值得注意的是，部分的图形化半导体结构层118和晶片102的第二面106未被绝缘层120覆盖，以供后续工艺进行电性连接。

请参照图1F，利用电镀或镀膜相关工艺于图形化半导体结构118的第一型半导体层114上制作电极122，且于晶片102的第二面106制作第一焊接垫128和第二焊接垫130。制作穿过孔洞108的导线124，电性连接电极122和第一焊接垫128，其中绝缘层120将电极122、导线124和第一焊接垫128与具导电性的晶片102隔绝。后续，形成胶材126，例如为环氧树脂(Epoxy)覆盖图形化半导体结构层118、导线124和电极122。

请参照图1G，进行切割工艺，切割晶片102成多个基板132，形成多个表面粘着(surface-mount)型发光二极管元件，为了简洁起见，于此图中仅绘示表面粘着型发光二极管元件100，值得注意的是，本实施例的发光二极管元件为垂直式发光二极管。图形化半导体结构118中的第一型半导体层114经由电极122和穿过基板132孔洞的导线124电性连接第一型焊接垫128，第二型半导体层110经由导电性接合层117及导电性的基板132电性连接第二型焊接垫130。图1H显示图1G的平面图，如图所示，本实施例的图形化半导体结构118的面积较基板132的面积小，当发光二极管所产生的光向下射向基板时会被基板再反射回图形化半导体结构，此时大部分光经过多量子阱时会被吸收。但在基板未被图形化半导体结构覆盖的区域，其反射的光不会再经过多量子阱，而有机会从基板侧边出光，因此可增加出光效率。

本实施例的表面粘着型发光二极管元件(SMD LED)具备体积小、适合自动化生产的优点，可达到缩小发光二极管元件封装尺寸与简化封装工艺的目的，且可因应各式各样手持式电子产品轻薄短小的需求。

以下配合图2A～图2D描述本发明另一实施例以晶片级芯片封装技术，进行发光二极管元件封装的工艺。首先，请参照图2A，提供晶片202，包括第一面201和第二面203，本实施例晶片202为蓝宝石。接着，于蓝宝石晶片202的第一面201上以外延工艺依序形成缓冲层(未绘示)、第一型半导体层204，例如n型氮化镓(n-GaN)、有源层206，例如氮化铟镓/氮化镓多量子阱结构、和第二型半导体层208，例如p型氮化镓(p-GaN)，为方便起见，本实施例将上述外延层的结合称为半导体结构层210。

请参照图2B，以黄光光刻和蚀刻工艺定义半导体结构层210，形成多个图形化半导体结构212。请参照图2C，蚀刻部分半导体结构层至暴露第一型半导体层204，接着形成第二电极214于第二型半导体层208上，形成第一电极216于暴露的第一型半导体层204上。

请参照图2D和图2E，其中图2E为图2D的平面图，显示将晶片202进行切割工艺后，形成多个基板218，以形成多个表面粘着(surface-mount)型发光二极管元件。为了简洁起见，在此图中仅绘示表面粘着型发光二极管元件200。使用激光将基板218切割出第一倾斜侧壁220、第二倾斜侧壁222、第三倾斜侧壁224和第四倾斜侧壁226，以增加发光元件的出光效率。本实施例的倾斜侧壁220、222、224和226与基板218的第一面201或第二面203间的角度较佳为15～75度。于基板218的第二面203上形成第二焊接垫232和第一焊接垫234。在基板218的第一倾斜侧壁220和第一面201上形成第二导线228，在基板218的第二倾斜侧壁222和第一面201上形成第一导线230，经由第二导线228使第二电极214和第二焊接垫232电性连接，经由第一导线230，使第一电极216和第一焊接垫234电性连接。在本实施例中，表面粘着型发光二极管元件200为水平式，第二型电极214和第一型电极216位于基板218的同一侧。

如图2E所示，本实施例的图形化半导体结构212的面积较基板218的面积小，当发光二极管所产生的光向下射向基板时会被位于基板下方的焊接垫再反射回图形化半导体结构，此时大部分光经过多量子阱时会被吸收。但在基板未被图形化半导体结构覆盖的区域，其反射的光不会再经过多量子阱，而有机会从基板侧边出光，因此可增加出光效率。

图3显示本发明另一实施例表面粘着型发光二极管元件300的剖面图，本实施例和图2D实施例发光元件的差异在于，本实施例省略第一焊接垫和第二焊接垫。为方便起见，本实施例和上述实施例类似的单元采用相同的标号。如图所示，本实施例发光元件的基板218直接接触电路板302和其上的第二接合垫304和第一接合垫306。根据本实施例倾斜侧壁的设计，焊锡308可爬上第一倾斜侧壁220和第二倾斜侧壁222，如此，电路板302的第二接合垫304和第一接合垫306可直接经由焊锡308，分别电性连接表面粘着型发光二极管元件300的第二导线228和第一导线230。本实施例的表面粘着型发光二极管元件300因省略焊接垫，工艺较简单，且焊锡308爬上第一倾斜侧壁220和第二倾斜侧壁222，可提供表面粘着型发光二极管元件300和电路板302间足够的接合强度，因而可承受足够的推力。

本发明上述实施例的发光二极管元件有以下优点：通过晶片级芯片封装技术，可缩小发光二极管元件封装尺寸，并简化封装工艺，且本发明上述实施例缩小发光外延层的面积，因而提升发光二极管元件出光效率。

以上提供的实施例是用以描述本发明不同的技术特征，但根据本发明的概念，其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用以揭示本发明工艺、装置、组成、制造和使用的特定方法，并不用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰。因此，本发明的保护范围，当视后附的权利要求所界定的为准。

Claims

1.一种发光二极管元件，包括：

基板，具有导电性且包括至少一孔洞；

图形化半导体结构，设置于该基板的第一面上，其中该图形化半导体结构至少包括第一型半导体层和第二型半导体层；

第一焊接垫和第二焊接垫，设置于该基板的第二面上；

导线，穿过该孔洞，电性连接该图形化半导体结构的第一型半导体层和该第一焊接垫；及

绝缘层，至少设置于该孔洞的侧壁上及该图形化半导体结构的侧壁上，以隔绝该导线和该基板及该图形化半导体结构。

2.如权利要求1所述的发光二极管元件，还包括导电性接合层位于该基板与该图形化半导体结构之间。

3.权利要求2所述的发光二极管元件，其中该图形化半导体结构的第二型半导体层经由该导电性接合层及导电性的基板电性连接该第二焊接垫。

4.权利要求1所述的发光二极管元件，其中该基板为掺杂之硅基板。

5.权利要求1所述的发光二极管元件，其中该第一型半导体层是n型氮化镓(n-GaN)、该第二型半导体层是p型氮化镓(p-GaN)。

6.权利要求1所述的发光二极管元件，其中该绝缘层是氮化硅或氧化硅。

7.权利要求1所述的发光二极管元件，其中该导线经由一电极电性连接该半导体结构层的第一型半导体层。

8.权利要求1所述的发光二极管元件，其中该绝缘层进一步隔绝该第一焊接垫和该基板。

9.权利要求1所述的发光二极管元件，其中该图形化半导体结构的面积较该基板小。

10.权利要求1所述的发光二极管元件，其中该发光二极体元件是垂直式发光二极体元件。