CN103779469B - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN103779469B
CN103779469B CN201310484911.1A CN201310484911A CN103779469B CN 103779469 B CN103779469 B CN 103779469B CN 201310484911 A CN201310484911 A CN 201310484911A CN 103779469 B CN103779469 B CN 103779469B
Authority
CN
China
Prior art keywords
semiconductor layer
protuberance
metallic compound
pit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310484911.1A
Other languages
English (en)
Other versions
CN103779469A (zh
Inventor
李善均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103779469A publication Critical patent/CN103779469A/zh
Application granted granted Critical
Publication of CN103779469B publication Critical patent/CN103779469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

公开了一种发光器件，该发光器件包括：具有多个凸部的衬底；在衬底上的第一半导体层；设置在第一半导体层的顶表面中的多个第一凹坑；设置在第一半导体层的顶表面中的多个第二凹坑；设置在第一凹坑中的第一金属化合物；设置在第二凹坑中的第二金属化合物；设置在第一半导体层上的第二半导体层；以及设置在第二半导体层上的发光结构。该发光结构包括第一导电半导体层、在第一导电半导体层上的有源层以及在有源层上的第二导电半导体层。

Description

发光器件
技术领域
实施方案涉及发光器件和具有该发光器件的照明装置。
背景技术
第III-V族氮化物半导体由于其物理和化学特性而已经被广泛用作用于发光器件(如发光二极管(LED)或激光二极管(LD))的主要材料。通常，第III-V族氮化物半导体包含具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，以及0≤x+y≤1)的组成式的半导体材料。
LED为通过利用化合物半导体的特性将电信号转换成红外线或光来发送/接收信号的半导体器件。LED也被用作光源。
利用氮化物半导体材料的LED或LD主要用于发光器件以提供光。例如，LED或LD被用作用于各种产品(如移动电话的按键发光部分、电子广告牌以及照明装置)的光源。
发明内容
实施方案提供一种发光器件，其包括具有设置在多个凹坑中的金属化合物的半导体层。
实施方案提供一种发光器件，其包括：与衬底的凸部相对应的多个第一凹坑；在第一凹坑之间的第二凹坑；以及具有金属化合物并且设置在第一凹坑和第二凹坑中的半导体层。
实施方案提供一种发光器件，其中设置在半导体层的凹坑中的金属化合物的顶表面被设置在与半导体层的位置相同或比半导体层的位置深的位置。
实施方案提供一种发光器件，其包括设置在半导体层的具有倾斜外周表面的凹坑中的金属化合物。
实施方案提供一种发光器件，其中在半导体层中的第一凹坑的体积大于第二凹坑的体积。
实施方案提供一种包括发光器件的照明装置。
根据实施方案，提供了一种发光器件，其包括：具有多个凸部的衬底；设置在衬底的顶表面上的第一半导体层；设置在第一半导体层的顶表面中并且与凸部重叠的多个第一凹坑；设置在第一半导体层的顶表面中并且设置在凸部之间的区域中的多个第二凹坑；设置在第一凹坑中的与凸部的上部接触的第一金属化合物；设置在第二凹坑中的第二金属化合物；设置在第一半导体层上的第二半导体层；以及设置在第二半导体层上的发光结构，其中该发光结构包括在第二半导体层上的第一导电半导体层、在第一导电半导体层上的有源层以及在有源层上的第二导电半导体层。
根据另一实施方案，提供了一种发光器件，其包括：包含透光材料并且具有多个凸部的衬底；设置在衬底的顶表面上的第一半导体层；设置在第一半导体层的顶表面中并且与凸部重叠的多个第一凹坑；设置在第一半导体层的顶表面中并且设置在凸部之间的区域中的多个第二凹坑；设置在第一凹坑中的与凸部的上部接触的第一金属化合物；设置在第二凹坑中的第二金属化合物；设置在第一半导体层上的第二半导体层；以及设置在第二半导体层上的发光结构，其中该发光结构包括在第二半导体层上的第一导电半导体层、在第一导电半导体层上的有源层以及在有源层上的第二导电半导体层，第一金属化合物和第二金属化合物包含与第一半导体层和第二半导体层的材料不同的材料，并且每个第一金属化合物具有比每个第二金属化合物的体积大的体积。
根据另一实施方案，提供了一种发光器件，其包括：包含透光材料并且具有多个凸部的衬底；从衬底的底表面突出的多个突起；设置在衬底的顶表面上的第一半导体层；设置在第一半导体层的顶表面中以部分变成开放的每个凸部的多个第一凹坑；设置在第一半导体层的顶表面中并且设置在凸部之间的区域中的多个第二凹坑；设置在第一凹坑中的与凸部的上部接触的第一金属化合物；设置在第二凹坑中的第二金属化合物；设置在第一半导体层上的第二半导体层；以及设置在第二半导体层上的发光结构，其中该发光结构包括在第二半导体层上的第一导电半导体层、在第一导电半导体层上的有源层以及在有源层上的第二导电半导体层，第一金属化合物和第二金属化合物包含与第一半导体层和第二半导体层的材料不同的材料，并且每个第一金属化合物具有比每个第二金属化合物的体积大的体积，并且第一金属化合物和第二金属化合物包括具有与第一半导体层的顶表面在同一水平面上对准的水平表面的顶表面和以相同角度倾斜的侧表面。
附图说明
图1是示出根据第一实施方案的发光器件的侧视图。
图2是图1的局部放大视图。
图3是图1的发光器件的俯视图。
图4是示出在制造根据实施方案的发光器件的工艺中、在衬底上形成第一半导体层的实例的截面图。
图5是示出在图4的第一半导体层上形成金属化合物层的实例的截面图。
图6是在对图5的金属化合物层进行蚀刻之后的截面图。
图7是示出在图6的第一半导体层和金属化合物层上形成第二半导体层和发光结构的实例的截面图。
图8是根据第二实施方案的发光器件的侧视图。
图9是根据第三实施方案的发光器件的侧视图。
图10是在图1的发光器件上设置电极的视图。
图11是在图1的发光器件上设置电极和光提取结构的视图。
图12是示出设置在图1的发光器件上的垂直电极的视图。
图13是示出具有图9的发光器件的发光器件封装件的立体图。
图14是图13的发光器件的侧视图。
图15是示出根据实施方案的具有发光器件的显示装置的分解立体图。
图16是示出根据实施方案的显示装置的截面图。
图17是示出根据实施方案的具有发光器件的照明装置的分解立体视图。
具体实施方式
在实施方案的描述中，应理解，当层(或膜)、区域、图案或结构被称为处于另一衬底、另一层(或膜)、另一区域、另一焊垫或另一图案“上”或“下”时，其可以“直接地”或“间接地”在另一衬底、层(或膜)、区域、焊垫或图案上，或者还可以存在一个或更多个中间层。已经参照附图描述了层的这种位置。出于方便或清楚的目的，在图中示出的每个层的厚度和尺寸可能被放大、省略或示意性绘制。另外，元件的尺寸并不完全反映实际尺寸。
在下文中，将参照附图来描述实施方案。
图1是示出根据第一实施方案的发光器件的立体图。图2是示出图1的衬底凸部的局部放大视图。图3是图1的发光器件的俯视图。
参照图1至图3，发光器件100包括：具有多个凸部113的衬底111；具有凹坑13和14的第一半导体层121；金属化合物123和124；第二半导体层131；第一导电半导体层133；有源层135；以及第二导电半导体层137。
衬底111可以包括透明衬底、绝缘衬底或导电衬底。例如，衬底111可以包含Al2O3、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Ge以及Ga2O3中的至少一种。衬底111可以具有在120μm至500μm的范围内的厚度T2和2.4或更小或者例如2或更小的折射率。衬底111可以包括蓝宝石衬底。蓝宝石衬底可以包含透明材料。蓝宝石衬底具有六菱形的对称晶体结构(R3c)。蓝宝石衬底在c轴方向上具有的晶格常数，并在在a轴方向上具有的晶格常数。另外，蓝宝石衬底具有C(0001)面、A(1120)面以及R(1102)面。由于蓝宝石衬底的C(0001)面允许容易地生长氮化物薄膜并且在高温下是稳定的，所以主要使用蓝宝石衬底作为用于生长氮化物材料的衬底，但实施方案不限于此。
衬底111的相邻侧的长度可以彼此相同或不同。相邻侧可以形成0.3mm×0.3mm或更大的面积，或者例如1mm×1mm或更大的大面积。当从顶部观察时，衬底111可以具有多边形形状，如矩形形状或六边形形状，或者作为另一实例，具有圆形形状或弯曲形状。
衬底111包括多个凸部113。凸部113可以设置在衬底111上。凸部113可以沿着有源层135的方向突出并且可以形成为三维结构。
每个凸部113的侧剖面可以具有半球形状、凸球顶透镜形状或凸透镜形状，并且作为另一实例，可以具有多边形形状，但实施方案不限于此。每个凸部113的平面形状可以包括圆形形状、多边形形状、点形状或条纹形状，但实施方案不限于此。另外，凸部113的周边可以形成为包括倾斜表面或弯曲表面，使得可以改变入射光的临界角。
凸部113可以布置为晶格或矩阵的形式。可以在凸部113之间规则地、不规则地或随机地形成间隙T1，但实施方案不限于此。凸部113允许改变入射光的临界角，使得可以提高光提取效率。
凸部113的每个底宽D1可以是其最大宽度并且可以与凸部113的高度H1不同。例如，每个凸部113的底宽D1可以大于该凸部113的高度H1。每个凸部113的底宽D1可以与形成在相邻凸部113之间的凹形区域112的长度G1不同，例如，每个凸部113的底宽D1可以小于长度G1。
凸部113的底宽D1可以形成为其相对于凹形区域112的长度G1的比率在0.25倍至4倍的范围内。当凸部113的底宽D1在该比率之外时，光提取效率未提高。此外，当凹形区域112的长度G1过短时，在凹形区域112上不形成半导体层或者可能难以形成每个凸部113。另外，当凹形区域112的长度G1过长时，光提取效率的提高可能不充分。
凸部113的高度H1可以形成为其相对于凹形区域112的长度G1的比率在0.3倍至8倍的范围内，并且可以根据该比率来改变光提取效率。当凸部113的高度H1在以上比率之外时，光提取效率的提高可能不足。
凸部113的底宽D1可以在1μm至4μm的范围内，并且凹形区域112的距离G1可以在1μm至4μm的范围内。另外，凸部113的高度H1可以在0.5μm至3.5μm的范围内。凸部113的底宽D1和高度H1的范围以及凹形区域112的长度G1的范围是为防止无法形成凹形区域112以及使光提取效率最大化而提出的。
凸部113可以由与衬底111的材料相同的材料形成。例如，凸部113可以由蓝宝石(Al2O3)形成。对于另一实例，凸部113可以由与衬底111的材料不同的材料形成，但实施方案不限于此。衬底111的厚度T2可以比凸部113的高度H1厚，但实施方案不限于此。
通过选择性地使用第II至VI族化合物半导体，可以在衬底11上形成第一半导体层121。第一半导体层121可以通过使用第II至VI族化合物半导体而形成为至少一层。例如，第一半导体层121可以通过使用具有AlyInxGa(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的化合物半导体材料而形成。通常，第一半导体层121可以包含GaN、InN、AlN、InGaN、AlGaN、InAlGaN以及AlInN中的至少一种。
第一半导体层121可以被制备成未掺杂的半导体层。未掺杂的半导体层可以具有比n型半导体层的电导率低的电导率。第一半导体层121可以包含n型杂质。
第一半导体层121可以形成为包括交替设置的第一层和第二层的超晶格结构。第一层可以具有与第二层的折射率和厚度不同的折射率和厚度。
由于凸部113的周边可以包括倾斜或弯曲表面，所以第一半导体层不能正常生长。因而，如果第一半导体层121以预定厚度或更大厚度生长，则第一半导体层121在生长的同时堆叠在凸部113的周边上。第一半导体层121的厚度可以比凸部113的高度H1厚。例如，第一半导体层121可以具有在0.7μm至5.3μm的范围内的厚度。当第一半导体层121的厚度等于或小于凸部113的高度H1时，难以形成金属氧化物。当第一半导体层121的厚度可以等于或小于凸部113的高度H1时，可能在凸部113的最高点处不形成金属氧化物并且可能生成新的位错。因此，第一半导体层121可以从凸部113的最高点起进一步形成在0.2μm至3.5μm的范围内的厚度。
可以在第一半导体层121中形成位错11和12。由于在衬底111的表面与第一半导体层之间的晶格常数差，可能生成位错11和12。所生成的位错11和12可以沿着半导体生长方向(例如，沿着垂直方向)延伸。另外，位错11和12的一部分可以在其已经沿着垂直方向形成之后沿着水平方向延伸。位错11和12的路径可以改变。位错11和12的沿着垂直方向延伸的部分可以被称为垂直位错，而位错11和12的从垂直方向发展至水平方向的剩余部分可以被称为水平位错。位错可以被定义为穿透位错或缺陷(位错)。
当位错11和12被转移到有源层135的顶表面时，静电放电(ESD)特性可能由于位错11和12而劣化，因此这是降低发光器件的可靠性的一个因素。根据实施方案，防止了将位错11和12转移到有源层135中，使得提高了ESD特性并且提高了发光器件的电可靠性。
第一半导体层121包括相互具有不同体积的凹坑13和14。凹坑13和14为从第一半导体层121的顶表面凹进的凹进区域。凹坑13和14在其中位错11和12延伸的区域中形成。
凹坑13和14中的第一凹坑13设置在每个凸部113上，而第二凹坑14与延伸至凸部113之间的凹进区域112的第一位错11连接。第一凹坑13使凸部113的每个部分能够变成开放的。第一凹坑13的体积可以大于第二凹坑14的体积，并且第一凹坑13的深度可以大于第二凹坑14的深度。第一凹坑13中的每一个第一凹坑13可以在每个凸部113上形成，并且可以具有比每个凸部113的顶点位置深的深度。第二凹坑14的底部可以设置在比每个凸部113的顶点或最高点高的位置处。在此情况下，由于在凸部113上设置有第一凹坑13，所以从凸部113的表面未引起任何位错。
如图3所示，第一凹坑13在从顶部观察时具有多边形形状，并且具有V形或U形的侧剖面。第二凹坑14具有多边形形状，并且包括V形或U形的侧剖面。第一凹坑13和第二凹坑14的体积和深度可以根据第一半导体层121的厚度而改变。
第一凹坑13可以以使得可以露出凸部113的一部分的深度形成。第一凹坑13可以具有能够露出凸部113的高度H1的三分之一或更多的深度。第一半导体层121可以以比第一凹坑13的深度厚的厚度形成。当第一凹坑13的深度过深时，可能难以形成第二半导体层131。当第一凹坑13的深度过浅时，可能在凸部113的最高点处引起不同的位错。因此，第一凹坑13具有比凸部113的最高点深的深度，并且该深度可以与凸部113的高度H1的三分之一至三分之二相对应。
当在第一半导体层121上未形成第一凹坑13时，凸部113被第一半导体层121封闭。在此情况下，在第一半导体层121中的第二位错12再次在凸部113上形成为位错群，并且该位错群被转移至另一层。换言之，在第一半导体层121与凸部113的最高点之间的界面中引起新位错，并且该新位错与任何其它位错组成群且被转移至任何其它层。在与其它位错相比的情况下，如上所述生成的位错可能使ESD特性更为劣化。
第二凹坑14可以具有从第一半导体层121的顶表面起的预定深度，并且可以凹形地凹进。第二凹坑14可以以比第一凹坑13的深度小的深度形成。第二凹坑14可以具有不露出凸部113的最高点或顶峰的深度。另外，第二凹坑14可以在未与每个凸部113的区域沿着垂直方向重叠的区域中形成。此外，多个第二凹坑14可以以相互不同的深度形成。
根据本实施方案，在第一半导体层121中形成有第一凹坑13和第二凹坑14。在第一凹坑13和第二凹坑14中设置有金属化合物123和124，使得可以通过第一凹坑13和第二凹坑14来生成新位错，可以抑制位错的转移。金属化合物123和124可以包含绝缘材料、透光材料、金属材料以及金属氧化物中的至少一种。金属化合物123和124可以包含氮化硅或氧化硅。氮化硅包括SixNy，如SiN或Si3N4。氧化硅可以包括SiOx，如SiO2。由于设置有金属化合物123和124，所以可以通过ELO(外延横向过生长)来生长第二半导体层131以减小晶体缺陷。金属化合物123和124可以包含具有与氮化物半导体层的晶格常数类似的晶格常数的材料，如ZnO。
金属化合物123和124可以由与第一半导体层121和第二半导体层131的材料不同的材料形成，并且包含绝缘的和光传输材料。
第一金属化合物123设置在第一凹坑13中，并且与凸部113的表面和第一半导体层121的内侧接触。第一金属化合物123包括与第一半导体层121接触的多个倾斜侧表面和与凸部113接触的凹形底表面。
第一金属化合物123的底表面与凸部113的弯曲表面相对应，并且朝向有源层135凹形地弯曲。第一金属化合物123的侧表面可以以与第一凹坑13的倾斜表面的角度相同的角度θ1倾斜。从第一半导体层121的顶表面起倾斜的角度θ1可以形成为处于10°至80°的范围内。第一金属化合物123可以与设置在第一凹坑13上的位错12接触。第一金属化合物123的倾斜表面可以以与第一凹坑13的倾斜表面的角度相同的角度θ1形成。第一金属化合物123的倾斜表面可以以与第二凹坑14的倾斜表面的角度相同的角度形成。
第一凹坑13的下部宽度D3与凸部113的露出区域的直接长度相对应，并且例如可以形成为处于0.5μm至1μm的范围内。第一金属化合物123的宽度可以窄于或等于第一凹坑13的下部宽度D3，并且可以等于或窄于第一凹坑的上宽D2。第一凹坑13被填充有下表面可以为凹形的第一金属化合物123。
如图3所示，第一金属化合物123可以分别沿着垂直方向与凸部113重叠。例如，第一金属化合物123中的每一个第一金属化合物123可以被设置在凸部113的区域中或部分在凸部113的区域之外。第一金属化合物123的中心可以与凸部113的中心在同一条线上对准。
第二金属化合物124设置在第二凹坑14中。第二金属化合物124可以与第一半导体层121和设置在第二凹坑14中的第一位错11接触。第二金属化合物124可以与凸部113和第一金属化合物123间隔开。第二凹坑14的倾斜表面可以以与第一凹坑13的倾斜表面的角度相同的角度形成。第二金属化合物124的倾斜侧表面可以以与第一金属化合物123的侧表面的角度相同的角度形成。
第一金属化合物123和第二金属化合物124的顶表面可以形成在比第一半导体层121的顶表面的位置深的位置处。例如，第一金属化合物123和第二金属化合物124的顶表面可以形成在与第一半导体层121的顶表面相同的水平面上，或者形成在比第一半导体层121的顶表面深的位置处。
第一金属化合物123覆盖其中聚集有凸部113的最高点和第二位错12的第一凹坑13的侧表面，使得可以防止在生长半导体层的同时将位错转移到任何其它层中并且可以提高氮化物半导体的结晶度，因此可以提高电可靠性和内部量子效率。与凸部113的最高点相对应的第一金属化合物123可以具有以较薄厚度形成的中央区域，并且第一金属化合物123的厚度可以随着远离凸部113的最高点而逐渐加厚。此外，第二金属化合物124形成在第一位错11上使得可以防止第二凹坑14被转移。第一金属化合物123可以阻挡转移至第一凹坑13的第二位错12，并且第二金属化合物124可以阻挡转移至第二凹坑14的至少一个位错11。
由于第一金属化合物123和第二金属化合物124具有与衬底111和氮化物半导体的折射率不同的折射率，所以可以提高外部量子效率。还可以在第一金属化合物123与凸部113之间形成间隔。在该间隔中可以填充介质如空气。另外，可以在第一金属化合物123下方形成间隔，但实施方案不限于此。
在此情况下，第一半导体层121的位错密度减小。第一半导体层121的顶表面的位错密度减小为比第一半导体层121的底表面的位错密度低。例如，第一半导体层121的顶表面的位错密度相对于第一半导体层121的底表面的位错密度减小了70％或更多。另外，第一半导体层121的顶表面的位错密度减小为比第一半导体层121中的位错密度低。因而，从第一半导体层121转移到有源层135中的位错减少，使得可以提高内部量子效率。另外，由于第一金属化合物123和第二金属化合物124填充在第一半导体层121的所有凹坑13和14中，所以可以阻挡通过凹坑13和14转移的位错，使得可以提高第二半导体层131的表面结晶度。
由于第一金属化合物123与衬底11的凸部113接触，所以阻挡位错的效率比阻挡在第一半导体层121与第二半导体层131之间的区域中的位错的结构的效率高。例如，当阻挡来自在第一半导体层121与第二半导体层131之间的区域中的位错时，可能未完全抑制从凸部113传播的位错。另外，由于执行第一半导体层121的平面化工艺，所以发光器件的厚度可能会增加并且电阻可能会增加。
根据实施方案，通过设置在第二半导体层131与衬底111之间的第一金属化合物123和第一凹坑13，可以防止从衬底111生成的位错通过凸部113传播至第二半导体层131。基本上，在与凸部113相对应的区域中的位错几乎均被阻挡。也就是说，在第一金属化合物123上不存在位错。
在第一半导体层121和第一金属化合物123上形成有第二半导体层131。第二半导体层131的底表面可以通过第一凹坑13的弯曲部分而形成为凹凸结构，而顶表面可以是平坦的。第二半导体层131可以防止存在于第一半导体层121中的第一凹坑13和第二凹坑14的延伸，并且可以抑制或阻挡存在于第一半导体层121中的位错11和12的延伸。因而，第二半导体层131的顶表面中的缺陷密度降低至比第一半导体层121中的缺陷密度低。例如，第二半导体层131的顶表面中的缺陷密度降低至1×106cm-2至1×108cm-2的范围内。可以提高第二半导体层131和发光结构130的晶体质量，并且可以提高发光器件的光学功率和电可靠性。
第二半导体层131可以通过添加第一导电杂质来形成，或者可以是未掺杂有任何导电杂质的半导体层。第二半导体层131可以包括第一导电半导体层如N型半导体层，但实施方案不限于此。例如，第二半导体层131可以通过使用具有AlyInxGa(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的化合物半导体材料而形成。通常，第二半导体层131可以包含GaN、InN、AlN、InGaN、AlGaN、InAlGaN以及AlInN中的至少一种。
第二半导体层131可以形成为包括彼此不同且交替进行设置的第一层和第二层的超晶格结构。该超晶格结构有效阻挡凹坑和位错。
可以在第二半导体层131上形成有发光结构130。发光结构130可以包含第III-V族化合物半导体。例如，发光结构130可以包含具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体，使得发光结构130可以发射具有在紫外线波段至可见射线波段的波长范围内的预定峰值波长的光。
发光结构130包括第一导电半导体层133、第二导电半导体层137以及在第一导电半导体层133和第二导电半导体层137之间的有源层135。
第一导电半导体层133可以在第二半导体层131上形成。第一导电半导体层133可以包含掺杂有第一导电掺杂剂的第III-V族化合物半导体。例如，第一导电半导体层133可以包含一种化合物半导体，如GaN、InN、AlN、InGaN、AlGaN、InAlGaN或AlInN。例如，第一导电半导体层133可以形成为具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的N型半导体层，并且第一导电掺杂剂为N型掺杂剂，其包括Si、Ge、Sn、Se或Te。
可以在第一导电半导体层133和第二半导体层131之间形成包括在彼此上交替堆叠的各种半导体层的超晶格结构。超晶格结构可以减少晶格缺陷。超晶格结构的每一层可以具有在至的范围内的厚度。
可以在第一导电半导体层133和有源层135之间形成覆层(未示出)。覆层可以包含GaN基半导体，并且具有比有源层135的带隙高的带隙。覆层可以包括N型半导体层并且限制载流子。
有源层135在第一导电半导体层115之下形成。有源层135选择性地包括单量子阱结构、多量子阱(MQW)结构、量子线结构或量子点结构，并且可以具有阱层和势垒层的周期。阱层可以具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式，并且势垒层可以具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式。阱层/势垒层可以通过使用InGaN/GaN、GaN/AlGaN、InGaN/AlGaN、InGaN/InGaN、InAlGaN/InAlGaN或AlInN/InGaN的堆叠结构而具有至少一个周期。势垒层可以包含具有比阱层的带隙高的带隙的半导体材料。
可以在有源层135和第二导电半导体层137之间形成电子阻挡层。电子阻挡层可以包含AlGaN基半导体。电子阻挡层可以具有比势垒层的能带隙高的能带隙。电子阻挡层可以形成为单层或多层的结构。多层的结构可以包括超晶格结构。
第二导电半导体层137可以包含掺杂有第二导电掺杂剂的半导体。例如，第二导电半导体层137可以包含诸如GaN、InN、AlN、InGaN、AlGaN、InAlGaN或AlInN等化合物半导体中的一种。例如，第二导电半导体层137可以形成为具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的P型半导体层，并且第二导电半导体掺杂剂为P型掺杂剂，其包括Mg、Zn、Ca、Sr或Ba。
第二导电半导体层137可以包括超晶格结构，如InGaN/GaN或AlGaN/GaN。第二导电半导体层137的超晶格结构可以使在电压内异常包含的电流扩散，从而保护有源层135。
另外，第一导电半导体层133可以被制备为P型半导体层，并且第二导电半导体层137可以被制备为N型半导体层。可以在第二导电半导体层137之下形成具有与第二导电半导体层137的极性相反的极性的第三导电半导体层。
发光结构130可以由第一导电半导体层133、有源层135以及第二导电半导体层137定义。发光结构130可以实现为N-P结结构、P-N结结构、N-P-N结结构以及P-N-P结结构中的一种结构。在此情况下，符号“N”和“P”分别表示N型半导体层和P型半导体层，并且符号“-”表示两个层在彼此上直接或间接地堆叠。在下文中，出于便于说明的目的，第二导电半导体层137将被称为发光结构130的最上层。
通过将电极连接至第一导电半导体层133和第二导电半导体层137，可以向第一导电半导体层133和第二导电半导体层137提供电功率。
根据实施方案，可以减少有源层中的缺陷。实施方案可以提供对静电放电(ESD)具有更大抵抗力的器件。根据本实施方案，可以使半导体中的光吸收最小化并且产生漫反射，使得可以提高光提取效率。根据实施方案，提供了一种阻挡在凸部上引起的位错的发光器件，使得可以提高电可靠性。
图4至图7是示出制造发光器件的工艺的视图。虽然基于单个器件做出以下描述以便于说明，但是发光器件是以晶片级别制造的，并且该单个器件通过后面描述的工艺来制造。然而，该单个器件的制造并不限于后面描述的工艺，但可以增加或减少工艺步骤以制造该单个器件。
参照图4，衬底111被装载到生长装备中，并且可以选择性地使用包含第II至VI族元件的化合物半导体以在衬底111上形成为层或图案的形式。衬底111用作生长衬底。
可以在衬底111上生长多个化合物半导体层。用于生长化合物半导体多层的生长装备包括电子束蒸镀机、PVD(物理气相沉积)装备、CVD(化学气相沉积)装备、PLD(等离子体激光沉积)装备、双型热蒸发器、溅射装备、或MOCVD(金属有机化学气相沉积)装备，但实施方案不限于此。
衬底111可以包括透明衬底、绝缘衬底或导电衬底。例如，衬底111可以包含选自Al2O3、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3以及GaAs中的一种。在衬底111上形成有凸部113。凸部113可以通过使用设置在衬底111上的预定掩模图案对衬底111进行蚀刻而形成。
在衬底111上生长第一半导体层121。由于晶格常数差而在衬底111和第一半导体层121之间的界面上引起应变。在生长第一半导体层121并且位错11和12沿着第一半导体层121的生长方向延伸时，由位错11和12引起该应变。在此情况下，第一半导体层121从衬底的平面表面(0001)起通过凸部113的表面进行生长。在凸部113上形成第一凹坑13，并且通过控制第一半导体层121的生长温度来调节第一凹坑13的体积和尺寸。因为第二位错12延伸，所以可以露出第一凹坑13。
可以在位错11和12中的第一位错11上形成第二凹坑14。第二凹坑14可以具有比第一凹坑13的体积小的体积。
在以比凸部113的高度大的厚度形成第一半导体层121之后，第一凹坑13中的凸部113的上部变成开放的。
参照图5，可以在第一半导体层121上形成金属化合物层123A。金属化合物层123A可以从第一半导体层层121的顶表面起以预定厚度形成。金属化合物层123A可以包含氮化硅或氧化硅。氮化硅包括SixNy，如SiN或Si3N4。氧化硅可以包括SiOx，如SiO2。在此情况下，第一凹坑13和第二凹坑14可以填充有金属化和物层123A。
可以在同一室中形成金属化和物层123A。形成金属化和物层123A的温度在900℃至1100℃的范围内，并且向氨(NH3)气氛中提供硅前体。硅前体可以包括SiH4、Si2H6或DTBSi(二叔丁基硅烷)。凹坑13和14可以填充有金属化合物层123A。前体的提供稍后被中断。金属化合物层123A可以包括在凹坑13和14中形成金属化合物层123A时所生成的孔。该孔可以使在半导体中引起的光吸收最小化并且产生漫反射，使得可以增加光输出。
参照图5和图6，对金属化合物层123A进行蚀刻。通过利用干法蚀刻和湿法蚀刻中的至少一种将金属化合物层123A蚀刻至第一半导体层121的顶表面。干法蚀刻可以通过使用准分子(Cl2+ArF)、Ti：蓝宝石、或Nd-YAG激光来执行。湿法蚀刻可以通过使用王水、KOH、HNO3、HCL、CH3COOH、H3PO4、H2SO4、H2O中的KOH、乙二醇(Ch2OH2OH)中的KOH、H2O中的NaOH、或乙二醇中的NaOH来执行。尽管蚀刻温度根据蚀刻方案改变，但是蚀刻温度可以被设定在1℃至200℃的范围内。
通过蚀刻工艺，在第一凹坑13中设置了第一金属化合物123并且在第二凹坑14中设置了第二金属化合物124。通过对金属化合物层123A进行蚀刻而露出第一半导体层121的顶表面，使得第一金属化合物123和第二金属化合物124的顶表面可以设置在与第一半导体层121相同的平面上，或者可以设置为处于比第一半导体层121更深的深度。
参照图7，在第一半导体层121和第一金属化合物123上形成第二半导体层131。第二半导体层131可以由与第一半导体层121的化合物半导体相同或不同的化合物半导体形成。通过控制垂直和水平生长速度，第二半导体层131可以在生长的同时填充第一凹坑13和第二凹坑14。生长速度可以受控于前体的流量、压力和生长温度，并且生长温度可以为100℃或更高。
在第二半导体层131上形成包括第一导电半导体层133、有源层135和第二导电半导体层137的发光结构130。发光结构130可以形成为三个半导体层或更多层，但实施方案不限于此。另外，第一导电半导体层133和第二导电半导体层137中的一个层或其相邻层可以包括具有AlGaN/GaN/InGaN或AlGaN/GaN/InGaN中的一种的超晶格结构，但实施方案不限于此。
因而，第一金属化合物123可以在第一半导体层121的形成在衬底111的凸部113上的第一凹坑13上形成，使得可以有效地阻挡通过衬底111的凸部113的区域转移至另一层的位错。
图8是示出根据第二实施方案的发光器件的侧视图。在第二实施方案的描述中，与第一实施方案的构造相同的构造将参考第一实施方案的描述。
参照图8，在第一半导体层121与衬底111之间设置有发光器件的缓冲层120，使得缓冲层120减弱衬底111与第一半导体层121之间的晶格失配。因而，可以减少转移至第一半导体层121的位错。缓冲层120可以具有几nm或更小的厚度，并且例如可以包含具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的材料，但实施方案不限于此。在此情况下，当凸部113具有半球形状时，缓冲层120可能不能在弯曲部分处正常生长。
设置在第一半导体层121与第一导电半导体层133之间的第二半导体层132可以形成为具有多层的超晶格结构体。第二半导体层132可以包括相互具有不同反射率或相互具有不同材料和厚度的多个层。第二半导体层132可以包括至少两对交替堆叠的层。可以阻挡通过第二半导体层132的超晶格结构转移至第一导电半导体层133的位错。第一层和第二层中的一个层可以包含具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的化合物半导体，而另一层可以包含其中x和y的值与上述一个层的x和y的值不同的另一化合物半导体。例如，第一/第二层可以包含GaN/AlGaN、GaN/AlN、AlN/AlGaN和AlGaN/InGaN中的至少一种。另外，第二半导体层132的第一/第二层的配对中的与第一半导体层121相邻的一个配对可以具有通过第一和第二金属化合物形成的粗糙表面。另外，第二半导体层132的第一/第二层的配对中的与第一半导体层121相邻的一个配对可以具有平面表面。
图9是示出根据第三实施方案的发光器件的侧视图。在第三实施方案的描述中，与第一和第二实施方案的构造相同的构造将参考第一和第二实施方案的描述。
参照图9，发光器件包括在衬底111上的缓冲层120和第一半导体层121。
缓冲层120可以由减弱衬底111与第一半导体层之间的晶格失配的半导体材料形成。因而，可以减少转移至第一半导体层121的位错。缓冲层120可以具有几nm或更小的厚度，并且例如可以包含具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的材料，但实施方案不限于此。在此情况下，当凸部113具有半球形状时，缓冲层120可能不能在弯曲部分处正常生长。
可以在衬底111的凸部113上且在凸部113的最高点区域中形成具有比缓冲层120的厚度小的厚度的缓冲层120的部分21。缓冲层120的部分21可以设置在比缓冲层120的顶表面和凸部113的最高点高的位置处。
缓冲层120的部分21与第一凹坑13中的第一金属化合物123接触。缓冲层120的部分21可以以嵌入形式设置在第一金属化合物123中。第一金属化合物123可以与缓冲层120的部分21和第一凹坑13的侧表面接触，并且可以有效地阻挡可以通过凸部113转移的位错。第一金属化合物123与缓冲层120的部分21的周边接触。第一金属化合物123的下周边可以在在缓冲层120的部分21与第一半导体层121之间的区域中。第一金属化合物123的下周边可以设置在比缓冲层120的部分21的位置低的位置处。因而，第一半导体层121、缓冲层120以及第一金属化合物123可以在凸部113的表面上彼此接触，使得可以提高光提取效率。
还可以在第一金属化合物123与凸部113之间形成孔。该孔可以与缓冲层120的部分21接触或与该部分21间隔开。
图10是示出设置第一发光器件的实例的视图。将描述在图1的发光器件上设置电极的实例，但将省略图1的构造的描述。在图10的描述中，将省略在图8和图9的发光器件上设置电极的实例。
参照图10，发光器件101包括衬底111、第一半导体层121和第二半导体层131、金属化合物123、发光结构130、在发光结构130上的电流扩散层141、在第一导电半导体层133上的第一电极142以及在电极层141上的第二电极143。
在第二导电半导体层137的顶表面上形成可以形成为透明电流扩散层的电极层141。电极层141可以由选自ITO(氧化铟锡)、IZO(氧化铟锌)、IZTO(氧化铟锌锡)、IAZO(氧化铟铝锌)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、AZO(氧化铝锌)、ATO(氧化锑锡)、GZO(氧化镓锌)、ZnO、IrOx、RuOx以及NiO中的材料形成，并且可以包括至少一个层。电极层141可以包括反射电极层。电极层141可以包含选自Al、Ag、Pd、Rh、Pt、Ir以及具有上述元件中的至少两种的合金中的一种。
第二电极143可以在第二导电半导体层137和/或电极层141上形成，并且可以包括电极焊垫。第二电极143可以形成臂状结构或指状结构的电流扩散图案。第二电极143可以由具有欧姆接触性质的金属、粘合层以及接合层形成，并且可以具有非透明性质，但实施方案不限于此。
第二电极可以占第二导电半导体层137的顶表面积的40％或更少，例如20％或更少，但实施方案不限于此。
第一电极142在第一导电半导体层133上形成。第一电极142和第二电极143可以包含选自Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Au及其合金中的一种。通过抑制发光结构130中的位错或凹坑可以降低ESD特性。
还可以在发光结构130的表面上形成绝缘层，使得绝缘层可以防止在发光结构130的层与水分渗透之间的电短路。
图11是示出设置第一发光器件的另一实例的视图。关于图11的若干元件的描述将参考图10的描述。在图11的描述中，将省略在图8和图9的发光器件上设置电极的实例。
参照图11，在发光器件102中，在发光结构130下方设置电极层141。电极层141可以通过使用金属而用作反射电极层。第一电极142和第二电极143可以向下突出，并且可以通过连接构件如凸点而安装在衬底上。
衬底111可以具有在30μm至70μm的范围内的厚度T3，但实施方案不限于此。衬底111在其顶部和底部包括多个凸部113和多个突起114。设置在底部上的凸部113可以具有与设置在顶部上的突起114的中心相对应或偏移的中心。突起114可以具有半球形状或多边形形状。沿着光提取方向设置这样的结构，使得可以提高光提取效率。
突起114可以具有与凸部113的形状相同或不同的形状。另外，突起114可以具有粗糙结构，但实施方案不限于此。
图12是示出设置在图1的发光器件上的垂直电极的侧视图。
参照图12，发光器件103包括在发光结构130上方的第一电极151和在发光结构130下方的第二电极150。第二半导体层131可以设置在发光结构130上，并且第一电极151可以设置在第二半导体层131上。
通过物理和化学方案将图1的衬底111和设置在第二半导体层131上的第一半导体层121移除。第二半导体层131包括导电半导体层如N型半导体层。
图1的衬底被移除。生长衬底可以通过物理方案(例如，激光剥离方案)和/或化学方案(例如，湿法蚀刻方案)进行移除，使得可以通过移除第一半导体层来露出第二导电半导体层131。通过在移除生长衬底的方向上执行隔离蚀刻工艺，在第二半导体层131上形成第一电极151。因而，可以制造出包括处于垂直电极结构的在发光结构130上的第一电极151和在发光结构130下方的第二电极150的发光器件。
第一电极151可以设置在相互不同的区域中并且可以具有臂状图案或桥状图案，但实施方案不限于此。第一电极151的区域可以用作焊垫。
设置在第二半导体层131上的多个第一金属化合物123可以彼此间隔开。第一金属化合物123可以提高提取通过第二半导体层131入射的光的效率。第一金属化合物123可以比第二半导体层131的顶表面突出地更高，并且可以具有下部宽度和比下部宽度窄的上宽。另外，第一金属化合物123的侧表面可以倾斜，并且顶表面可以凹形地弯曲。因而，由于第一金属化合物123具有倾斜侧表面和凹形顶表面，所以第一金属化合物123可以提高提取入射光的效率。
此外，由于第一金属化合物123以预定间隙彼此间隔开，所以第一金属化合物123可以用作光提取结构。另外，第一电极151的图案可以连接至金属化合物123之间的区域。
第一电极151的一部分可以与第一金属化合物123中至少之一的顶表面和侧表面接触。在第一电极151的该部分下方设置透明的第一金属化合物123，使得可以提高光提取效率。
第二电极150可以在发光结构的下方，即第二导电半导体层137的下方形成。第二电极150可以包括多个导电层，例如接触层153、反射层155、接合层157以及导电支承构件159。
接触层153可以包含可透过导电材料或金属材料。例如，接触层153可以由低导电材料(如ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO或ATO)或金属(如Ni或Ag)形成。可以在接触层153下方形成反射层155。反射层155可以由具有至少一个如下层的结构形成：该层包含选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的材料。反射层155可以与第二导电半导体层137的下表面接触。反射层155可以通过使用金属或低导电材料如ITO而与第二导电半导体层137欧姆接触，但实施方案不限于此。
可以在反射层155下方形成接合层157。接合层157可以通过使用阻挡金属或接合金属而形成。接合层157可以包含Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Ta及其合金中的至少一种。
可以在接合层157下方形成导电支承构件159。导电支承构件159可以由导电材料(如Cu、Au、Ni、Mo、Cu-W)或具有掺杂剂的载体晶片(例如Si、Ge、GaAs、ZnO、SiC等)形成。作为另一实例，支承构件159可以通过使用导电片来实现。
可以在第二导电半导体层131的顶表面上形成光提取结构如凹凸体。光提取结构可以由与第一金属化合物123的材料相同或不同的材料形成。可以在半导体层131至135的表面上形成绝缘层。可以在绝缘层上形成光提取结构如凹凸体。
图13是示出具有发光器件的发光器件封装件的立体图。图14是图13的发光器件的侧视图。
参照图13和图14，发光器件封装件600包括：具有凹部660的本体610；第一引线框621和第二引线框631；连接框646；发光器件603至606；模制构件651；以及粘贴构件681和682。凹部660可以包括第一腔625和第二腔635。
本体610可以包含绝缘材料、导电材料以及金属材料中的至少一种。本体610可以包含树脂材料(如聚邻苯二甲酰胺(PPA))、硅(Si)、金属材料、感光玻璃(PSG)、蓝宝石(Al2O3)以及印刷电路板(PCB)中的至少一种。例如，本体610可以包含树脂材料如聚邻苯二甲酰胺(PPA)。
本体610包括多个侧表面611至614。第一侧表面611或第二侧表面612的长度可以与在第三侧表面613和第四侧表面614之间的长度相对应，并且纵向方向可以经过第一腔625和第二腔635的中心。
第一引线框621和第二引线框631可以设置在本体610的下表面上以安装在电路板上。第一引线框621和第二引线框631可以具有0.2mm±0.05mm的厚度。
本体610包括具有上部开放部、侧表面616A和底部616的凹部660。凹部660的侧表面616A可以相对于底部616倾斜，使得可以沿着光发射方向反射入射光。
第一引线框621设置在凹部660的第一区域下方。具有比凹部660的底部616低的深度的第一腔625被设置在第一引线框621的中央部中。第一腔625的侧表面和底部622由第一引线框621形成。第二引线框631设置在与第一区域间隔开的第二区域中。具有比凹部660的底部616低的深度的第二腔635被设置在第二引线框631的中央部中。第二腔635的侧表面和底部632由第二引线框631形成。
第一引线框621和第二引线框631的中央部可以在本体610的下部处露出，并且可以被设置在与本体610的下表面相同或不同的平面上。
第一引线框621可以包括第一引线部分623，其可以从本体610的第三侧表面613突出。第二引线框631可以包括第二引线部分633，其可以从面向本体610的第三侧表面613的第四侧表面614突出。第一引线框621和第二引线框631以及连接框646可以包含金属材料，例如钛(Ti)、铜(Cu)、镍(Ni)、金(Au)、铬(Cr)、钽(Ta)、铂(Pt)、锡(Sn)银(Ag)以及磷(P)中的至少一种，并且可以被构造成为单个金属层或多层。连接框646设置在凹部660的底部616上。另外，连接框646设置在第一引线框621和第二引线框631之间并且用作中间连接端子。
在第一引线框621的第一腔625中设置有第一发光器件671，并且在第二引线框631的第二腔635中设置有第二发光器件672。
第一发光器件671通过连接构件603和604连接至第一引线框621和连接框646。第二发光器件672通过连接构件605和606连接至第二引线框621和连接框646。连接构件可以被制备为导线。可以在第一引线框621或第二引线框631的部分上设置保护器件。
可以在凹部660、第一腔625和第二腔635中形成模制构件651。模制构件651可以由透明树脂材料(如硅树脂或环氧树脂)形成，并且可以形成为单层或多层。
在第一发光器件671与第一腔625的底部622之间设置有第一粘贴构件681，使得第一发光器件671和第一腔625的底部622彼此粘合并且电连接。在第二发光器件672与第二腔635的底部632之间设置有第二粘贴构件682，使得第二发光器件672和第二腔635的底部632是粘合的并且彼此电连接。第一粘贴构件681和第二粘贴构件682包含绝缘粘合剂如环氧树脂。可以向环氧树脂添加填料，但实施方案不限于此。
模制构件651可以包括磷光体以用于转换从发光器件671和672发射的光的波长。可以向形成在第一腔625和第二腔635中的至少一个区域中的模制构件651添加磷光体，但实施方案不限于此。磷光体激发从发光器件671和672发射的光的一部分以发射具有另一波长的光。磷光体可以包含选自钇铝石榴石(YAG)、TAG、硅酸盐、氮化物以及氧氮化物材料中的一种。磷光体可以包括红色磷光体、黄色磷光体以及绿色磷光体中的至少一种，但实施方案不限于此。模制构件651的顶表面可以具有平坦形状、凹形形状以及凸形形状中的至少一种。例如，模制构件651的顶表面可以形成为可以用作出光面的凹形形状。
尽管当前实施方案示出并且描述了顶部发光型发光器件封装件，但发光器件封装件可以通过侧发光型发光器件封装件来实现，以提供在热释放特性、导电率以及反射特性方面的改进功效。在顶部发光型或侧发光型发光器件封装件中，在由树脂材料形成树脂层之后，可以在树脂层上形成或附接透镜，但本发明不限于此。
＜照明系统＞
根据实施方案的发光器件能够应用于照明系统。照明系统包括其中排列有多个发光器件的结构。照明系统包括：在图15和图16中示出的显示装置；在图17中示出的照明装置；照明灯；闪光灯；信号灯；用于车辆的前灯；以及电子显示器。
图15是示出根据实施方案的具有发光器件的显示装置的分解立体图。
参照图15，根据实施方案的显示装置1000包括：导光板1041；给导光板1041提供光的光源模块1031；在导光板1041下方的反射构件1022；在导光板1041上的光学片1051；在光学片1051上的显示面板1061；以及容置导光板1041、光源模块1031和反射构件1022的底盖1011，但实施方案并不限于此。
底盖1011、反射片1022、导光板1041、光学片1051和光单元1050可以被定义为背光单元。
导光板1041使从光源模块1033提供的光扩散以提供表面光。导光板1041可以包含透明材料。例如，导光板1041可以包含丙烯酰基树脂(如PMMA(聚甲基丙烯酸甲酯))、PET(聚对苯二甲酸乙二醇酯)、PC(聚碳酸酯)、COC(环烯烃共聚物)和PEN(聚萘二甲酸乙二醇酯)树脂中的一种。
光源模块1031设置在导光板1041的至少一侧上以向导光板1041的至少一侧提供光。光源模块1031用作显示器件的光源。
至少一个光源模块1031被设置为直接或间接地从导光板1041的一侧提供光。光源模块1031可以包括板1033和根据实施方案的发光器件或发光器件1035。发光器件或发光器件1035可以在板1033上排列，同时以预定间隔彼此间隔开。
板1033可以包括具有电路图案(未示出)的印刷电路板(PCB)。另外，板1033还可以包括金属芯PCB(MCPCB)或柔性PCB(FPCB)以及典型的PCB，但实施方案不限于此。如果发光器件1035被安装在底盖1011的侧面上或散热板上，则可以略去板1033。散热板与底盖1011的顶表面局部接触。
另外，在板1033上，发光器件1035被布置为使得发光器件1035的排出光的出光面与导光板1041间隔开预定距离，但实施方案不限于此。发光器件1035可以直接或间接地向作为导光板1041的一侧的入光面提供光，但实施方案不限于此。
在导光板1041下方设置反射构件1022。反射构件1022将通过导光板1041的底表面向下行进的光反射为朝向显示面板1061，从而提高光单元1050的亮度。例如，反射构件1022可以包括PET、PC或PVC树脂，但实施方案不限于此。反射构件1022可以用作底盖1011的顶表面，但实施方案不限于此。
底盖1011可以在其中容置导光板1041、光源模块1031以及反射构件1022。为此，底盖1011具有如下容置部1012：其具有开放的顶表面的盒形状，但实施方案不限于此。底盖1011可以与顶盖(未示出)耦接，但实施方案不限于此。
底盖1011可以通过使用金属材料或树脂材料、经由压制工艺或者挤出工艺来制造。另外，底盖1011可以包含具有优异热导率的金属或非金属材料，但实施方案不限于此。
显示面板1061例如为液晶显示(LCD)面板，其包括彼此相对的第一和第二透明衬底以及在第一和第二衬底之间的液晶层。可以对显示面板1061的至少一个表面附接起偏振片，但实施方案不限于此。显示面板1061通过允许光经过其来显示信息。显示器件1000可以应用于各种便携式终端、笔记本式计算机的显示器、膝上型计算机的显示器以及电视。
光学片1051设置在显示面板1061和导光板1041之间，并且包括至少一个透射片。例如，光学片1051包括选自扩射片、水平和垂直棱镜片以及亮度增强片中至少之一。扩散片使入射光扩射，水平和/或垂直棱镜片将入射光集中到显示面板1061上，以及亮度增强片通过重新使用损失的光来提高亮度。另外，可以在显示面板1061上设置保护片，但实施方案不限于此。
导光板1041和光学片1051可以设置在光源模块1031的光路中作为光学构件，但实施方案不限于此。
图16是示出根据实施方案的显示装置的截面图。
参照图16，显示装置1100包括底盖1152、其上排列有发光器件1124的板1120、光学构件1154以及显示面板1155。
板1020和发光器件1124可以构成光源模块1160。另外，底盖1152、至少一个光源模块1160以及光学构件1154可以构成光单元1150。底盖1152可以设置有容置部1153，但实施方案不限于此。光源模块1160包括板1120、布置在板1120上的多个发光器件或发光器件1124。
光学构件1154可以包括选自透镜、导光板、扩散片、水平和垂直棱镜片以及亮度增强片中的至少一种。导光板可以包括PC或PMMA(聚甲基丙烯酸甲酯)。可以略去导光板。扩散片使入射光扩散，水平和垂直棱镜片将入射光集中到显示区域上，以及亮度增强片通过重新使用损失的光来提高亮度。
光学构件1154设置在光源模块1160上方，以将从光源模块1160发射的光转换为表面光。
图17是示出根据实施方案的具有发光器件的照明装置的分解立体视图。
参照图17，根据实施方案的照明装置可以包括盖2100、光源模块2200、散热构件2400、电源部2600、内壳体2700以及插座2800。另外，根据实施方案的发光器件还可以包括构件2300和保持器2500中至少之一。光源模块2200可以包括根据实施方案的发光器件。
例如，盖2100可以具有球泡形状或半球形状。盖2100可以具有中空结构，并且盖2100的一部分可以变成开放的。盖2100可以光学连接至光源模块2200，并且可以与散热构件2400耦接。盖2100可以具有与散热构件2400耦接的凹进部。
盖2100的内表面可以涂覆有用作扩散剂的象牙白涂料。通过使用象牙白涂料可以使从光源模块2200发射的光散射或扩散，使得光可以被排出到外部。
盖2100可以包括玻璃、塑料、聚丙烯(PP)、聚乙烯(PE)或聚碳酸酯(PC)。在此情况下，PC表现出优异的耐光性、优异的耐热性和优异的强度。盖2100可以是透明的使得可以在外部识别光源模块2200。另外，盖2100可以是不透明的。盖2100可以通过吹塑方案形成。
光源模块2200可以设置在散热构件2400的一个表面处。因此，从光源模块2200发射的热量被传导至散热构件2400。光源模块2200可以包括发光器件2210、连接板2230以及连接器2250。
构件2300设置在散热构件2400的顶表面上，并且具有使多个发光器件2210和连接器2250插入到其中的导向凹槽2310。导向凹槽2310与发光器件2210和连接器2250的衬底相对应。
可以在构件2300的表面施加或涂覆白色涂料。构件2300将被盖2100的内表面反射回光源模块2200的光反射为朝向盖2100。因此，可以提高根据实施方案的照明装置的光效率。
构件2300可以包含绝缘材料。光源模块2200的连接板2230可以包含导电材料。因此，散热构件2400可以电连接至连接板2230。构件2300包含绝缘材料，以防止连接板2230与散热构件2400之间的电短路。散热构件2400接收来自光源模块2200的热量和来自电源部2600的热量并且耗散热量。
保持器2500挡住设置在内壳体2700中的的绝缘部2710的容置凹槽2719。因此，使容置在内壳体2700的绝缘部2710中的电源部2600密封。保持器2500具有导向突起部2510。导向突起部2510可以包括允许电源部2600的突起部2610穿过的孔。
电源部2600对从外部接收的电信号进行处理和转换，并且将电信号提供给光源模块2200。电源部2600被容置在内壳体2700的容置凹槽2719中，并且通过保持器2500被密封在内壳体2700中。
电源部2600可以包括突起部2610、导向部2630、基部2650以及延伸部2670。
导向部2630从基部2650的一侧向外部突出。导向部2630可以插入到保持器2500中。可以在基部2650的一个表面上设置多个部件。例如，该部件包括DC转换器、驱动光源模块2200的驱动芯片以及保护光源模块2200的静电放电(ESD)保护装置，但实施方案不限于此。
延伸部2670从基部2650的另一侧向外部突出。延伸部2670插入到内壳体2700的连接部2750中，并且接收来自外部的电信号。例如，延伸部2670的宽度可以等于或小于内壳体2700的连接部2750的宽度。延伸部2670可以通过导线电连接至插座2800。
内壳体2700可以在其中设置有模制部和电源部2600。模制部通过硬化模制液体而形成，使得电源部2600可以固定到内壳体2700内部。
本说明书中对“一个实施方案”、“实施方案”、“示例性实施方案”等的任何引用均意味着结合实施方案所描述的具体的特征、结构或特性包括在本发明的至少一个实施方案中。在本说明书的不同地方出现的这类短语不一定都指相同的实施方案。此外，当结合任何实施方案描述具体的特征、结构或特性时，认为其在本领域的技术人员结合实施方案中的其他实施方案来实现这样的特征、结构或特性的范围内。

Claims (21)

1.一种发光器件，包括：
衬底，所述衬底包括多个凸部；
第一半导体层，所述第一半导体层设置在所述衬底的顶表面上；
多个第一凹坑，所述多个第一凹坑设置在所述第一半导体层的顶表面中并且与所述凸部重叠；
多个第二凹坑，所述多个第二凹坑设置在所述第一半导体层的所述顶表面中并且设置在所述凸部之间的区域中；
第一金属化合物，所述第一金属化合物设置在所述第一凹坑中并且与所述凸部的上部接触；
第二金属化合物，所述第二金属化合物设置在所述第二凹坑中；
第二半导体层，所述第二半导体层设置在所述第一半导体层上；以及
发光结构，所述发光结构设置在所述第二半导体层上，
其中所述发光结构包括在所述第二半导体层上的第一导电半导体层、在所述第一导电半导体层上的有源层、以及在所述有源层上的第二导电半导体层，
其中所述第一半导体层的厚度比所述凸部的高度更厚，以及
其中所述第一凹坑以使所述凸部的一部分得以露出的深度形成，
其中所述第一金属化合物具有比每个凸部的下部宽度窄的下部宽度，以及
其中所述第一金属化合物和所述第二金属化合物包含与所述第一半导体层和所述第二半导体层的材料不同的材料。
2.根据权利要求1所述的发光器件，其中所述第一半导体层包括分别连接至所述第一凹坑和所述第二凹坑的多个位错。
3.根据权利要求2所述的发光器件，其中连接至所述第一凹坑的所述位错从垂直方向发展至水平方向。
4.根据权利要求1至3中任一项所述的发光器件，其中所述第一金属化合物和所述第二金属化合物包含绝缘材料。
5.根据权利要求4所述的发光器件，其中所述第一金属化合物和所述第二金属化合物包含含有硅的氮化物或氧化物。
6.根据权利要求4所述的发光器件，其中所述第一金属化合物的下部包括凹曲面。
7.根据权利要求1至3中任一项所述的发光器件，其中所述第一金属化合物的侧表面以与所述第二金属化合物的侧表面的倾角相同的倾角倾斜。
8.根据权利要求1至3中任一项所述的发光器件，其中所述第一凹坑从顶部观察具有六边形形状，所述第二凹坑具有多边形形状。
9.根据权利要求8所述的发光器件，其中每个凸部具有半球形状，并且每个凸部的下部宽度大于每个凸部的高度。
10.根据权利要求1至3中任一项所述的发光器件，其中所述第一半导体层和所述第二半导体层中至少之一包含n型掺杂剂并且具有多层结构。
11.根据权利要求1至3中任一项所述的发光器件，其中所述第二凹坑具有比所述第一凹坑的深度小的深度，并且被置于比所述凸部的位置高的位置处。
12.根据权利要求1至3中任一项所述的发光器件，其中所述第一金属化合物和所述第二金属化合物的顶表面与所述第一半导体层的所述顶表面在同一水平面上对准。
13.根据权利要求12所述的发光器件，还包括在所述衬底和所述第一半导体层之间的缓冲层，
其中所述缓冲层的一部分设置在所述第一金属化合物和所述凸部之间，以及
所述第一金属化合物接触所述缓冲层的所述一部分的周边。
14.根据权利要求12所述的发光器件，还包括在所述凸部中的至少一个凸部与所述第一金属化合物之间的孔。
15.根据权利要求12所述的发光器件，其中所述第二半导体层的顶表面的位错密度比在所述第一半导体层中的位错密度小，并且在1×106cm-2至1×108cm-2的范围内。
16.根据权利要求12所述的发光器件，其中所述衬底包含透光材料，
其中多个突起与在所述衬底的下表面之下的所述衬底的所述凸部中的每个凸部相对应，以及
每个第一金属化合物具有比每个第二金属化合物的体积大的体积。
17.根据权利要求12所述的发光器件，其中所述第一金属化合物包括与所述第一半导体层接触的多个倾斜侧表面和与所述凸部的表面接触的凹形底表面。
18.根据权利要求7所述的发光器件，其中所述第一金属化合物的所述侧表面以与所述第一凹坑的侧表面的倾角相同的倾角倾斜。
19.根据权利要求1至3中任一项所述的发光器件，其中所述第一金属化合物的顶表面具有比每个凸部的下部宽度窄的宽度。
20.根据权利要求1至3中任一项所述的发光器件，其中所述凸部中的每个凸部和所述第一金属化合物包含透光材料。
21.根据权利要求1至3中任一项所述的发光器件，所述第一凹坑具有露出凸部的高度的三分之一或更多的深度。
CN201310484911.1A 2012-10-17 2013-10-16 发光器件 Active CN103779469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120115322A KR101982626B1 (ko) 2012-10-17 2012-10-17 발광 소자 및 이를 구비한 조명 장치
KR10-2012-0115322 2012-10-17

Publications (2)

Publication Number Publication Date
CN103779469A CN103779469A (zh) 2014-05-07
CN103779469B true CN103779469B (zh) 2016-09-07

Family

ID=49303892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310484911.1A Active CN103779469B (zh) 2012-10-17 2013-10-16 发光器件

Country Status (6)

Country Link
US (1) US8890200B2 (zh)
EP (1) EP2722901B1 (zh)
JP (1) JP5816242B2 (zh)
KR (1) KR101982626B1 (zh)
CN (1) CN103779469B (zh)
TW (1) TWI550899B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR102250519B1 (ko) * 2014-11-13 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160081391A (ko) 2014-12-31 2016-07-08 서울바이오시스 주식회사 V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법
CN106328782A (zh) * 2015-06-16 2017-01-11 南通同方半导体有限公司 一种带复合缓冲层的led外延结构
TWI693726B (zh) 2019-08-14 2020-05-11 錼創顯示科技股份有限公司 微型發光元件及微型發光元件結構
TWI742720B (zh) * 2020-06-12 2021-10-11 友達光電股份有限公司 顯示裝置及其製造方法
TWI830216B (zh) * 2022-04-29 2024-01-21 晶元光電股份有限公司 半導體發光元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485944A (zh) * 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832313B2 (ja) * 2001-11-02 2006-10-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体
JP2003151910A (ja) * 2001-11-16 2003-05-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体基材
US7683386B2 (en) * 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
KR100887067B1 (ko) * 2006-02-14 2009-03-04 삼성전기주식회사 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8236593B2 (en) * 2007-05-14 2012-08-07 Soitec Methods for improving the quality of epitaxially-grown semiconductor materials
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8927348B2 (en) * 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
US8476658B2 (en) 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
KR101034053B1 (ko) 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5475569B2 (ja) * 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
SG183608A1 (en) * 2011-03-02 2012-09-27 Soitec Silicon On Insulator Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485944A (zh) * 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构

Also Published As

Publication number Publication date
KR101982626B1 (ko) 2019-05-27
KR20140049273A (ko) 2014-04-25
EP2722901A1 (en) 2014-04-23
US20140103380A1 (en) 2014-04-17
CN103779469A (zh) 2014-05-07
TWI550899B (zh) 2016-09-21
JP5816242B2 (ja) 2015-11-18
EP2722901B1 (en) 2018-02-14
US8890200B2 (en) 2014-11-18
TW201419570A (zh) 2014-05-16
JP2014082496A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
CN104201267B (zh) 发光器件、发光器件封装以及照明系统
US8324649B2 (en) Light emitting device
CN104112801B (zh) 发光器件
CN102163675B (zh) 发光器件
CN103779469B (zh) 发光器件
CN102347414B (zh) 发光器件
CN104518064A (zh) 发光器件和具有该发光器件的发光器件封装
CN105390582B (zh) 发光器件、制造发光器件的方法、以及发光器件封装
CN102867897A (zh) 发光器件
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
CN102237453A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
US20120001218A1 (en) Light emitting device and method of fabricating the same
CN102237457B (zh) 发光器件、发光器件封装以及照明系统
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
US8344401B2 (en) Light emitting device, light emitting device package and lighting system including the same
US8173469B2 (en) Fabrication method of light emitting device
US9444016B2 (en) Light emitting device
KR20150017241A (ko) 발광소자
KR102200000B1 (ko) 발광소자 및 조명시스템
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150017921A (ko) 발광소자 및 조명시스템
KR20140089746A (ko) 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210817

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right