TWI742720B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI742720B
TWI742720B TW109119810A TW109119810A TWI742720B TW I742720 B TWI742720 B TW I742720B TW 109119810 A TW109119810 A TW 109119810A TW 109119810 A TW109119810 A TW 109119810A TW I742720 B TWI742720 B TW I742720B
Authority
TW
Taiwan
Prior art keywords
included angle
conductive terminal
light
conductive
material layer
Prior art date
Application number
TW109119810A
Other languages
English (en)
Other versions
TW202146998A (zh
Inventor
劉仲展
劉品妙
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109119810A priority Critical patent/TWI742720B/zh
Priority to CN202011431482.8A priority patent/CN112542450B/zh
Application granted granted Critical
Publication of TWI742720B publication Critical patent/TWI742720B/zh
Publication of TW202146998A publication Critical patent/TW202146998A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一種顯示裝置，其包括基板及發光二極體。基板有底面。基板包括位於底面上的第一導電接墊、第二導電接墊、第一凸起結構及第二凸起結構。第一凸起結構有第一側面。底面與第一側面之間有第一夾角。第二凸起結構有第二側面。底面與第二側面之間有第二夾角。發光二極體有與基板鄰近的底側及相對於底側的頂面。發光二極體包括第一導電端子及第二導電端子。第一導電端子電連接於第一導電接墊且有第三側面。頂面與第三側面之間有第三夾角。第二導電端子電連接於第二導電接墊且有第四側面。頂面與第四側面之間有第四夾角。第四夾角大於第三夾角。第二夾角大於第一夾角。第三夾角大於或等於第一夾角。第四夾角大於或等於第二夾角。

Description

顯示裝置及其製造方法
本發明是有關於一種電子裝置及其製造方法，且特別是有關於一種顯示裝置及其製造方法。
在具有發光二極體(light-emitting diode；LED)的顯示裝置的製造過程中，發光二極體在接合過程中的電極異向、著陸偏移、晶片旋轉及/或其他相同或相似於上述製程缺陷，常會導致顯示裝置的品質或良率降低。
本發明提供一種顯示裝置及其製造方法，其具有較佳的品質。
本發明的顯示裝置包括基板以及發光二極體。基板具有底面。基板包括第一導電接墊、第二導電接墊、第一凸起結構以及第二凸起結構。第一導電接墊位於基板的底面上。第二導電接墊位於基板的底面上。第一凸起結構位於底面上且具有第一側面。 底面與第一側面之間具有第一夾角。第二凸起結構位於底面上且具有第二側面。底面與第二側面之間具有第二夾角。發光二極體具有與基板鄰近的底側及相對於底側的頂面。發光二極體包括第一導電端子以及第二導電端子。第一導電端子電性連接於第一導電接墊且具有第三側面。頂面與第三側面之間具有第三夾角。第二導電端子電性連接於第二導電接墊且具有第四側面。頂面與第四側面之間具有第四夾角。第四夾角大於第三夾角。第二夾角大於第一夾角。第三夾角大於或等於第一夾角。第四夾角大於或等於第二夾角。
本發明的顯示裝置的製造方法包括以下步驟：提供基板，其包括第一導電接墊、第二導電接墊、第一凸起結構以及第二凸起結構，第一導電接墊位於基板的底面上，第二導電接墊位於基板的底面上，第一凸起結構位於底面上且具有第一側面，底面與第一側面之間具有第一夾角，第二凸起結構位於底面上且具有第二側面，底面與第二側面之間具有第二夾角；提供發光二極體，其具有與基板鄰近的底側及相對於底側的頂面，發光二極體包括第一導電端子以及第二導電端子，第一導電端子電性連接於第一導電接墊且具有第三側面，頂面與第三側面之間具有第三夾角，第二導電端子電性連接於第二導電接墊且具有第四側面，頂面與第四側面之間具有第四夾角；以第一導電端子及第二導電端子面向基板的方式，使發光二極體的第一導電端子及第二導電端子電性連接於第一導電接墊及第二導電接墊，其中第四夾角大於第三 夾角，第二夾角大於第一夾角，第三夾角大於或等於第一夾角，且第四夾角大於或等於第二夾角。
基於上述，本發明的顯示裝置及其製造方法，可以提升顯示裝置的品質。
100、500:發光二極體
700、800:基板
900、1000、1100、1200、1300、1400、1500、1600、1700、1800:顯示裝置
110a、500a:底側
110b、500b:頂面
110:半導體元件
111:第一電極
112:第一型半導體層
113:發光區
114:第二型半導體層
115:第二電極
116:絕緣層
129、329、329a、329b:導電材料層
136、137:正光阻材料層
138、238:圖案化正光阻材料層
138c:第一側壁
138d:第二側壁
346、347、348:負光阻材料層
349、449:圖案化負光阻材料層
556:光敏介電材料層
559、559a、559b、659:圖案化光敏介電材料層
559c:第一側壁
559d:第二側壁
560a、560b:圖案化導電層
M1:第一光罩
L1:第一光線
M2:第二光罩
L2:第二光線
M3:第三光罩
M3a:第一遮光區
M3b:第二遮光區
L3:第三光線
M4:第四光罩
L4:第四光線
M5:第五光罩
L5:第五光線
M6:第六光罩
M6a:第一遮光區
M6b:第二遮光區
M7:第七光罩
L7:第七光線
M8:第八光罩
L8:第八光線
M9:第九光罩
M9a:第一遮光區
M9b:第二遮光區
L9:第九光線
161、561、1161、1261、1361、1461、1561、1661、1761、1861:第一導電端子
S3:第三側面
θ3:第三夾角
S5:第五側面
θ5:第五夾角
161H:高度
161T:頂面
162、562、1162、1262、1362、1462、1562、1662、1762、1862:第二導電端子
S4:第四側面
θ4:第四夾角
S6:第六側面
θ6:第六夾角
162H:高度
162T:頂面
770:基板結構
771:載板
770a:底面
772:元件層
781、881:第一導電接墊
782、882:第二導電接墊
791、891:第一凸起結構
791H:厚度
792、892:第二凸起結構
792H:厚度
S1:第一側面
S2:第二側面
θ1:第一夾角
θ2:第二夾角
圖1A至圖1E是依照本發明的第一實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖2是依照本發明的第二實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖3A至圖3D是依照本發明的第三實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖4是依照本發明的第四實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖5A至圖5D是依照本發明的第五實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖6是依照本發明的第六實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
圖7A至圖7B是依照本發明的第七實施例的一種基板的部分形成方式的部分剖視示意圖。
圖8A至圖8B是依照本發明的第八實施例的一種基板的部分 形成方式的部分剖視示意圖。
圖9A至圖9B是依照本發明的第九實施例的一種顯示裝置的部分製造方法的部分剖視示意圖。
圖10是依照本發明的第十實施例的一種顯示裝置的部分剖視示意圖。
圖11是依照本發明的第十一實施例的一種顯示裝置的部分上視示意圖。
圖12是依照本發明的第十二實施例的一種顯示裝置的部分上視示意圖。
圖13是依照本發明的第十三實施例的一種顯示裝置的部分上視示意圖。
圖14是依照本發明的第十四實施例的一種顯示裝置的部分上視示意圖。
圖15是依照本發明的第十五實施例的一種顯示裝置的部分上視示意圖。
圖16是依照本發明的第十六實施例的一種顯示裝置的部分上視示意圖。
圖17是依照本發明的第十七實施例的一種顯示裝置的部分上視示意圖。
圖18是依照本發明的第十八實施例的一種顯示裝置的部分上視示意圖。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。
應當理解，儘管術語“第一”、“第二”、“第三”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。 “或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件“上方”。因此，示例性術語“下面”或“下面”可以包括上方和下方的取向。
本文使用的“約”或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些 術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
在說明書中，兩個方向(即，向量)之間的夾角可藉由一般的數學方式(如：餘弦定理(Cosine Rule))所推得。因此，於說明書中並不限定兩方向所構成的夾角需為具有交點(cross point)的夾角。舉例而言，縱使對應於一延伸方向的一直線與對應於另一延伸方向的另一直線實質上為彼此不相交且不平行的歪斜線(skew line)，但前述的一延伸方向與前述的另一延伸方向也可以具有依據一般的數學方式所推得的夾角。另外，一方向與一平面間的一夾角，在空間中通常指的是前述方向與前述平面的法線向量(normal vector)所構成的另一夾角的餘角，也可藉由一般的數學方式所推得。除此之外，在說明書中所表示的數值，可以包括所述數值以及在本領域中具有通常知識者可接受的偏差範圍 內的偏差值。上述偏差值可以是於製造過程或量測過程的一個或多個標準偏差(Standard Deviation)，或是於計算或換算過程因採用位數的多寡、四捨五入、單位換算或經由誤差傳遞(Error Propagation)等其他因素所產生的計算誤差。
圖1A至圖1E是依照本發明的第一實施例的一種發光二極體的部分形成方式的部分剖視示意圖。
請參照圖1A，提供半導體元件110。半導體元件110可以位於載板上。載板可以是砷化鎵(GaAs)基板、磷化鎵(GaP)基板、磷化銦(InP)基板、藍寶石(Sapphire)基板、碳化矽(SiC)基板、氮化鎵(GaN)基板、矽基板、玻璃基板或其他適宜的載板，於本發明並不加以限制。
半導體元件110可以包括第一電極111、第一型半導體層112、發光區113、第二型半導體層114、第二電極115以及絕緣層116。發光區113位於第一型半導體層112以及第二型半導體層114之間。絕緣層116可以覆蓋第一型半導體層112、發光區113以及第二型半導體層114。發光區113的材料、組成、結構或參雜濃度可以依據設計上的需求而加以調整，於本發明並不加以限制。
在本實施例中，半導體元件110可以更包括第一電極111以及第二電極115。第一電極111位於第一型半導體層112上(以圖1A的方向為例，第一電極111位於第一型半導體層112的上方)且電性連接至第一型半導體層112。第二電極115位於第二型半導 體層114上(以圖1A的方向為例，第二電極115位於第二型半導體層114的上方)且電性連接至第二型半導體層114。絕緣層116可以更覆蓋第一電極111，且絕緣層116可以暴露出部分的第一電極111。
請參照圖1A至圖1B，於半導體元件110上形成導電材料層129。
在本實施例中，導電材料層129例如可以藉由濺鍍、蒸鍍及/或電鍍的方式形成，本發明並不加以限制。另外，導電材料層129的材質可以依據設計上的需求而加以調整，於本發明並不加以限制。
請繼續參照圖1B，於導電材料層129上形成正光阻材料層136。
請參照圖1B至圖1D，可以對正光阻材料層136(繪示於圖1B)進行光阻圖案化步驟，以形成圖案化正光阻材料層138(繪示於圖1D)。本實施例的光阻圖案化步驟說明如下。
請參照圖1B至圖1C，可以藉由第一光罩M1作為罩幕，以第一光線L1對部分的正光阻材料層136(繪示於圖1B)至少進行曝光(exposure)步驟。
在本實施例中，在以第一光線L1對部分的正光阻材料層136進行曝光及顯影之後，可以藉由顯影(developing)步驟移除部分的正光阻材料層136(繪示於圖1B)，以形成圖案化的正光阻材料層137(繪示於圖1C)。
請參照圖1C至圖1D，可以藉由第二光罩M2作為罩幕，以第二光線L2對部分的正光阻材料層137(繪示於圖1C)進行曝光及顯影(exposure and developing)步驟，以移除部分的正光阻材料層137。
請參照圖1D，至少藉由上述的步驟，可以形成圖案化正光阻材料層138。
在一未繪示的實施例中，可以藉由第一光罩M1作為罩幕以第一光線L1對部分的正光阻材料層136進行曝光，以及藉由第二光罩M2作為罩幕以第二光線L2對部分的正光阻材料層136至少進行曝光之後，才對被第一光線L1或第二光線L2所照射的部分正光阻材料層136進行顯影，以形成圖案化正光阻材料層138。
在本實施例中，可以藉由多次曝光及顯影的方式所形成的圖案化正光阻材料層138，其不同的側壁可以具有不同的形貌。舉例而言，圖案化正光阻材料層138可以具有彼此不同的第一側壁138c及第二側壁138d，且第二側壁138d的斜率可以大於第一側壁138c的斜率。另外，圖案化正光阻材料層138的不同的側壁的對應斜率也可以依據上述的步驟而加以調整。
在本實施例中，第一光罩M1的圖案及第二光罩M2的圖案可以依據設計上的需求而加以調整，且/或藉由第一光線L1進行的曝光量(包括光強度及/或曝光時間)及藉由第二光線L2進行的曝光量(包括光強度及/或曝光時間)可以依據設計上的需求而加以調整。舉例而言，第一光罩M1的圖案可以不同於第二光罩 M2的圖案，且藉由第一光線L1進行的曝光量可以不同於藉由第二光線L2進行的曝光量，但本發明不限於此。
請參照圖1D至圖1E，於前述的光阻圖案化步驟之後，可以藉由圖案化正光阻材料層138(繪示於圖1D)作為罩幕，以移除部分的導電材料層129(繪示於圖1D)。
在本實施例中，可以藉由離子束蝕刻(Ion Beam Etching；IBE)、反應性離子蝕刻(Reactive Ion Etching；RIE)或其他適宜的非等向性蝕刻(anisotropic etching)，以移除部分的導電材料層129，而形成對應的第一導電端子161及第二導電端子162。
在本實施例中，藉由圖案化正光阻材料層138的形貌，可以使位於第一導電端子161的側面及第二導電端子162的側面可以具有對應的斜率。
經過上述步驟後大致上可以形成本實施例的發光二極體100。
請參照圖1E，發光二極體100可以包括半導體元件110、第一導電端子161以及第二導電端子162。第一導電端子161可以位於半導體元件110的第一型半導體層112上，且第一導電端子161電性連接於第一型半導體層112。第二導電端子162可以位於半導體元件110的第二型半導體層114上，且第二導電端子162電性連接於第二型半導體層114。
發光二極體100具有底側110a及相對於底側110a的頂面110b。第一導電端子161具有第三側面S3及相對於第三側面S3 的第五側面S5，其中頂面110b(或，平行於其的一虛擬面)與第三側面S3之間具有第三夾角θ3，且頂面110b(或，平行於其的一虛擬面)與第五側面S5之間具有第五夾角θ5。第二導電端子162具有第四側面S4及相對於第四側面S4的第六側面S6，其中頂面110b(或，平行於其的一虛擬面)與第四側面S4之間具有第四夾角θ4，且頂面110b(或，平行於其的一虛擬面)與第六側面S6之間具有第六夾角θ6。第三夾角θ3與第四夾角θ4面向發光二極體100的外側，且第五夾角θ5與第六夾角θ6面向發光二極體100的內側。
在本實施例中，第五夾角θ5的角度可以不同於第三夾角θ3的角度，但本發明不限於此。
在本實施例中，第六夾角θ6的角度可以不同於第四夾角θ4的角度，但本發明不限於此。
在本實施例中，第一導電端子161或第二導電端子162包括塊狀導體。舉例而言，第一導電端子161或第二導電端子162的整個結構可以為塊狀導體。
圖2是依照本發明的第二實施例的一種發光二極體的部分形成方式的部分剖視示意圖。本實施例的發光二極體(未繪示或標示)的形成方式與第一實施例的發光二極體100的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，圖2可以是接續圖1B的步驟的發光二極體的形成方式的部分剖面示意圖。
請參照圖1B及圖2，可以對正光阻材料層136(繪示於圖1B)進行光阻圖案化步驟，以形成圖案化正光阻材料層238(繪示於圖2)。本實施例的光阻圖案化步驟說明如下。
在本實施例中，可以藉由第三光罩M3作為罩幕，以第三光線L3對部分的正光阻材料層136進行微影(photolithography)製程，以移除部分的正光阻材料層136，以形成圖案化正光阻材料層238。
在本實施例中，第三光罩M3可以為半調光罩(half-tone mask)或灰階光罩(gray-scale mask/gray-tone mask)。舉例而言，第三光罩M3具有第一遮光區M3a以及第二遮光區M3b，且第一遮光區M3a的單位面積遮光率可以大於第二遮光區M3b的單位面積遮光率。又舉例而言，第一遮光區M3a可以完全遮蔽第三光線L3，第二遮光區M3b可以遮蔽一部分的第三光線L3且可以使另一部分的第三光線L3穿透。
請參照圖2及圖1E，於前述的光阻圖案化步驟之後，可以藉由圖案化正光阻材料層238作為罩幕，以移除部分的導電材料層129。
經過上述步驟後大致上可以形成本實施例的發光二極體(未繪示或標示)。本實施例的發光二極體(未繪示或標示)可以相同或相似於前述實施例的發光二極體100，故於此不加以重覆說明或繪示。
圖3A至圖3D是依照本發明的第三實施例的一種發光二 極體的部分形成方式的部分剖視示意圖。本實施例的發光二極體(未繪示或標示)的形成方式與第一實施例的發光二極體100的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，圖3A可以是接續圖1A的步驟的發光二極體的形成方式的部分剖面示意圖。
請參照圖1A及圖3A至圖3C，可以於半導體元件110上多次地形成負光阻材料層及對應的光阻圖案化步驟，以形成圖案化負光阻材料層。本實施例的光阻圖案化步驟說明如下。
請參照圖1A及圖3A，於半導體元件110上形成第一負光阻材料層346。
請參照圖3A至圖3B，可以藉由第四光罩M4作為罩幕，以第四光線L4對部分的第一負光阻材料層346(繪示於圖3A)進行曝光及顯影(exposure and developing)步驟，以移除部分的第一負光阻材料層346。並且，至少藉由上述的步驟，可以形成圖案化第一負光阻材料層347(繪示於圖3B)。
請參照圖3B至圖3C，可以藉由相似於圖案化第一負光阻材料層347的形成方式，形成圖案化第二負光阻材料層348。
舉例而言，可以於半導體元件110上形成第二負光阻材料層(未繪示)。然後，可以藉由第五光罩M5作為罩幕，以第五光線L5對部分的第二負光阻材料層進行曝光及顯影(exposure and developing)步驟，以移除部分的第二負光阻材料層。並且，至少藉由上述的步驟，可以形成圖案化第二負光阻材料層348。
在本實施例中，第四光罩M4作的圖案及第五光罩M5的圖案可以依據設計上的需求而加以調整，且/或藉由第四光線L4進行的曝光量(包括光強度及/或曝光時間)及藉由第五光線L5進行的曝光量(包括光強度及/或曝光時間)可以依據設計上的需求而加以調整。舉例而言，第四光罩M4作的圖案可以不同於第五光罩M5的圖案，且藉由第四光線L4進行的曝光量可以不同於藉由第五光線L5進行的曝光量，但本發明不限於此。
在本實施例中，第一負光阻材料層346的材質可以相同或不同於第二負光阻材料層的材質。
在本實施例中，可以藉由上述的步驟而形成圖案化負光阻材料層349。也就是說，圖案化負光阻材料層349可以包括圖案化第一負光阻材料層347及圖案化第二負光阻材料層348。
請參照圖3C至圖3D，於形成圖案化負光阻材料層349之後，可以於半導體元件110上形成導電材料層329。部分的導電材料層329a可以覆蓋且電性連接於半導體元件110，且部分的導電材料層329b可以覆蓋於圖案化負光阻材料層349上。
在本實施例中，導電材料層329例如可以藉由濺鍍、蒸鍍及/或其他適宜的等向性鍍覆(isotropic deposition)方式所形成。
請參照圖3D及圖1E，於形成導電材料層329之後(繪示於圖3D)，可以移除圖案化負光阻材料層349(繪示於圖3D)，以對應地移除覆蓋於圖案化負光阻材料層349上的部分導電材料 層329b(繪示於圖3D)。並且，覆蓋且電性連接於半導體元件110的部分導電材料層329a(繪示於圖3D)可以構成發光二極體的第一導電端子161(繪示於圖1E)或第二導電端子162(繪示於圖1E)。
經過上述步驟後大致上可以形成本實施例的發光二極體(未繪示或標示)。本實施例的發光二極體(未繪示或標示)可以相同或相似於前述實施例的發光二極體100，故於此不加以重覆說明或繪示。
圖4是依照本發明的第四實施例的一種發光二極體的部分形成方式的部分剖視示意圖。本實施例的發光二極體(未繪示或標示)的形成方式與第三實施例的發光二極體(未繪示或標示)的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，圖4可以是接續圖3A的步驟的發光二極體的形成方式的部分剖面示意圖。
請參照圖3A及圖4，可以對負光阻材料層346(繪示於圖1E)進行光阻圖案化步驟，以形成圖案化負光阻材料層449(繪示於圖4)。本實施例的光阻圖案化步驟說明如下。
在本實施例中，可以藉由第六光罩M6作為罩幕，以第六光線L6對部分的負光阻材料層進行微影(photolithography)製程，以移除部分的負光阻材料層346(繪示於圖1E)，以形成圖案化負光阻材料層449(繪示於圖4)。
在本實施例中，第六光罩M6可以為半調光罩或灰階光罩。 舉例而言，第六光罩M6具有第一遮光區M6a以及第二遮光區M6b，且第一遮光區M6a的單位面積遮光率可以大於第二遮光區M6b的單位面積遮光率。又舉例而言，第一遮光區M6a可以完全遮蔽第六光線L6，第二遮光區M6b可以遮蔽一部分的第六光線L6且可以使另一部分的第六光線L6穿透。
請參照圖4及圖3D，於形成圖案化負光阻材料層449(繪示於圖4)之後，可以於半導體元件110上形成導電材料層329(繪示於圖3D)。之後，可以藉由相同或相似於圖3D及圖1E所繪示的步驟，形成發光二極體的第一導電端子161(繪示於圖1E)或第二導電端子162(繪示於圖1E)。
經過上述步驟後大致上可以形成本實施例的發光二極體(未繪示或標示)。本實施例的發光二極體(未繪示或標示)可以相同或相似於前述實施例的發光二極體100，故於此不加以重覆說明或繪示。
圖5A至圖5D是依照本發明的第五實施例的一種發光二極體的部分形成方式的部分剖視示意圖。本實施例的發光二極體的形成方式與第一實施例的發光二極體的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，圖5A可以是接續圖1A的步驟的發光二極體的形成方式的部分剖面示意圖。
請參照圖1A及圖5A，於半導體元件110上形成光敏介電材料層556。
請參照圖5A至圖5C，可以對光敏介電材料層556(繪示於圖5A)進行圖案化步驟，以形成圖案化光敏介電材料層559(繪示於圖5C)。本實施例的圖案化步驟說明如下。
請參照圖5A至圖5B，可以藉由第七光罩M7作為罩幕，以第七光線L7對部分的光敏介電材料層556(繪示於圖5A)至少進行曝光(exposure)步驟。
在本實施例中，在以第七光線L7對部分的光敏介電材料層556(繪示於圖5A)進行曝光及顯影之後，可以藉由顯影(developing)步驟移除部分的光敏介電材料層556，以形成圖案化光敏介電材料層557(繪示於圖5B)。
請參照圖5B至圖5C，可以藉由第八光罩M8作為罩幕，以第八光線L8對部分的光敏介電材料層557(繪示於圖5B)進行曝光及顯影(exposure and developing)步驟，以移除部分的光敏介電材料層557。
請參照圖5C，至少藉由上述的步驟，可以形成圖案化光敏介電材料層559。
在一未繪示的實施例中，可以藉由第七光罩M7作為罩幕以第七光線L7對部分的光敏介電材料層進行曝光，以及藉由第八光罩M8作為罩幕以第八光線L8對部分的光敏介電材料層至少進行曝光之後，才對被第七光線L7或第八光線L8所照射的部分光敏介電材料層556進行顯影，以形成圖案化光敏介電材料層559。
在本實施例中，可以藉由多次曝光及顯影的方式所形成 的圖案化光敏介電材料層559，其不同的側壁可以具有不同的形貌。舉例而言，圖案化光敏介電材料層559的不同部分可以具有彼此不同的第一側壁559c及第二側壁559d。圖案化光敏介電材料層559b的第二側壁559d的斜率可以大於圖案化光敏介電材料層559a的第一側壁559c的斜率。另外，圖案化光敏介電材料層559的不同的側壁的對應斜率也可以依據上述的步驟而加以調整。
在本實施例中，第七光罩M7的圖案及第八光罩M8的圖案可以依據設計上的需求而加以調整，且/或藉由第七光線L7進行的曝光量(包括光強度及/或曝光時間)及藉由第八光線L8進行的曝光量(包括光強度及/或曝光時間)可以依據設計上的需求而加以調整。舉例而言，第七光罩M7的圖案可以不同於第八光罩M8的圖案，且藉由第七光線L7進行的曝光量可以不同於藉由第八光線L8進行的曝光量，但本發明不限於此。
請參照圖5C至圖5D，於前述的圖案化步驟之後，可以於圖案化光敏介電材料層559a、559b上形成圖案化導電層560a、590b。圖案化導電層560a、590b例如可以藉由鍍覆、微影及蝕刻的方式所形成，但本發明並不加以限制。
在本實施例中，圖案化光敏介電材料層559a及對應的圖案化導電層560a可以構成第一導電端子561，圖案化光敏介電材料層559b及對應的圖案化導電層560b可以構成第二導電端子562。
經過上述步驟後大致上可以形成本實施例的發光二極體 500。
請參照圖5D，發光二極體500可以包括半導體元件110、第一導電端子561以及第二導電端子562。第一導電端子561可以位於半導體元件110的第一型半導體層112上，且第一導電端子561的導電層560a電性連接於第一型半導體層112。第二導電端子562可以位於半導體元件110的第二型半導體層114上，且第二導電端子562的導電層560b電性連接於第二型半導體層114。
發光二極體500具有底側500a及相對於底側500a的頂面500b。第一導電端子561具有第三側面S3及相對於第三側面S3的第五側面S5，其中頂面500b(或，平行於其的一虛擬面)與第三側面S3之間具有第三夾角θ3，且頂面500b(或，平行於其的一虛擬面)與第五側面S5之間具有第五夾角θ5。第二導電端子562具有第四側面S4及相對於第四側面S4的第六側面S6，其中頂面500b(或，平行於其的一虛擬面)與第四側面S4之間具有第四夾角θ4，且頂面500b(或，平行於其的一虛擬面)與第六側面S6之間具有第六夾角θ6。第三夾角θ3與第四夾角θ4面向發光二極體500的外側，且第五夾角θ5與第六夾角θ6面向發光二極體500的內側。
本實施例的發光二極體500可以相同或相似於前述實施例的發光二極體100，差別在於：第一導電端子561或第二導電端子562包括介電層(即，圖案化光敏介電材料層559a、559b)及覆蓋於介電層上的對應導電層(即，圖案化導電層560a、560b)。
圖6是依照本發明的第六實施例的一種發光二極體的部分形成方式的部分剖視示意圖。本實施例的發光二極體(未繪示或標示)的形成方式與第五實施例的發光二極體500的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，圖6可以是接續圖5A的步驟的發光二極體的形成方式的部分剖面示意圖。
請參照圖5A及圖6，可以對光敏介電材料層556(繪示於圖5A)進行圖案化步驟，以形成圖案化光敏介電材料層659(繪示於圖6)。本實施例的光阻圖案化步驟說明如下。
在本實施例中，可以藉由第九光罩M9作為罩幕，以第九光線對部分的光敏介電材料層進行微影(photolithography)製程，以移除部分的光敏介電材料層，以形成圖案化光敏介電材料層。
在本實施例中，第九光罩M9可以為半調光罩或灰階光罩。舉例而言，第九光罩M9具有第一遮光區M9a以及第二遮光區M9b，且第一遮光區M9a的單位面積遮光率可以大於第二遮光區M9b的單位面積遮光率。又舉例而言，第一遮光區M9a可以完全遮蔽第九光線L9，第二遮光區M9b可以遮蔽一部分的第九光線L9且可以使另一部分的第九光線L9穿透。
請參照圖6及圖5D，類似於在圖案化光敏介電材料層559上形成圖案化導電層560a、590b的方式，於形成圖案化光敏介電材料層659(繪示於圖5D)之後，可以於圖案化光敏介電材料層659上形成圖案化導電層560a、590b。之後，可以藉由相同或相 似於圖5D所繪示的步驟，以構成發光二極體的第一導電端子561或第二導電端子562。
經過上述步驟後大致上可以形成本實施例的發光二極體(未繪示或標示)。本實施例的發光二極體(未繪示或標示)可以相同或相似於前述實施例的發光二極體500，故於此不加以重覆說明或繪示。
圖7A至圖7B是依照本發明的第七實施例的一種基板的部分形成方式的部分剖視示意圖。
請參照圖7A，提供基板結構770。基板結構770可以包括載板771以及元件層772，但本發明不限於此。載板771的材質可為玻璃、石英、有機聚合物或是其他可適宜的材料，但本發明不限於此。元件層772可以包括導電線路及/或其他電子元件(如：薄膜電晶體等其他類似的主動元件、電容等其他類似的被動元件或其他適宜的電子元件)。
請繼續參照圖7A，於基板結構770的底面770a(即，一表面)上形成第一導電接墊781及第二導電接墊782。在本實施例中，元件層772(若有)所位於的表面可以被稱為底面770a。
在本實施例中，第一導電接墊781或第二導電接墊782可以電性連接於元件層772中對應的導電線路及/或其他電子元件。第一導電接墊781或第二導電接墊782例如可以藉由鍍覆、微影及蝕刻的方式所形成，但本發明並不加以限制。
請繼續參照圖7A至圖7B，於底面770a上形成第一凸起 結構791及第二凸起結構792。
在一實施例中，第一凸起結構791或第二凸起結構792可以藉由圖案化的方式形成，但本發明不限於此。舉例而言，第一凸起結構791或第二凸起結構792的形成方式可以相同或相似於前述實施例的圖案化光敏介電材料層559或圖案化光敏介電材料層659，但本發明不限於此。
在一實施例中，第一凸起結構791或第二凸起結構792可以是將預先成型(pre-formed)的結構直接置於底面770a上，但本發明不限於此。
在本實施例中，第一凸起結構791可以覆蓋部分的第一導電接墊781。也就是說，部分的第一導電接墊781可以位於第一凸起結構791與基板結構770之間。但本發明不限於此。
在本實施例中，第二凸起結構792可以覆蓋部分的第二導電接墊782。也就是說，部分的第二導電接墊782可以位於第二凸起結構792與基板結構770之間。但本發明不限於此。
經過上述步驟後大致上可以形成本實施例的基板700。
請參照圖7B，基板700具有底面770a。基板700包括第一導電接墊781、第二導電接墊782、第一凸起結構791以及第二凸起結構792。第一導電接墊781位於基板700的底面770a上。第二導電接墊782位於基板700的底面770a上。第一凸起結構791位於底面770a上且具有第一側面S1，其中底面770a與第一側面S1之間具有第一夾角θ1。第二凸起結構792位於底面770a上且 具有第二側面S2，其中底面770a與第二側面S2之間具有第二夾角θ2。
在本實施例中，第一凸起結構791或第二凸起結構792包括塊狀絕緣體。舉例而言，第一凸起結構791或第二凸起結構792的整個結構可以為塊狀絕緣體。
圖8A至圖8B是依照本發明的第八實施例的一種基板的部分形成方式的部分剖視示意圖。本實施例的基板800的形成方式與第七實施例的基板700的形成方式相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖8A，於基板結構770的底面770a上形成第一凸起結構891及第二凸起結構892。第一凸起結構891或第二凸起結構892的形成方式可以相同或相似於前述實施例的第一凸起結構791或第二凸起結構792，故於此不加以贅述。
請參照圖8A至圖8B，於基板結構770的底面770a上形成第一導電接墊881及第二導電接墊882。第一導電接墊881或第二導電接墊882的形成方式可以相同或相似於前述實施例的第一導電接墊781或第二導電接墊782，故於此不加以贅述。
在本實施例中，第一導電接墊881可以覆蓋部分的第一凸起結構891。也就是說，部分的第一凸起結構891可以位於第一導電接墊881與基板結構770之間。但本發明不限於此。
在本實施例中，第二導電接墊882可以覆蓋部分的第二 凸起結構892。也就是說，部分的第二凸起結構892可以位於第二導電接墊882與基板結構770之間。但本發明不限於此。
經過上述步驟後大致上可以形成本實施例的基板800。
請參照圖8B，基板800具有底面770a。基板800包括第一導電接墊881、第二導電接墊882、第一凸起結構891以及第二凸起結構892。第一導電接墊881位於基板700的底面770a上。第二導電接墊882位於基板700的底面770a上。第一凸起結構891位於底面770a上且具有第一側面S1，其中底面770a與第一側面S1之間具有第一夾角θ1。第二凸起結構892位於底面770a上且具有第二側面S2，其中底面770a與第二側面S2之間具有第二夾角θ2。
在本實施例中，第一導電接墊881覆蓋於第一側面S1上的一部分可以被稱為一側導電接墊。在一實施例中，第一導電接墊881覆蓋於第一側面S1上的一部分可以覆蓋部分的第一側面S1，但本發明不限於此。
在本實施例中，第二導電接墊882覆蓋於第二側面S2上的一部分可以被稱為另一側導電接墊。在一實施例中，第二導電接墊882覆蓋於第二側面S2上的一部分可以覆蓋部分的第二側面S2，但本發明不限於此。
圖9A至圖9B是依照本發明的第九實施例的一種顯示裝置的部分製造方法的部分剖視示意圖。
請參照圖9A，提供基板700及發光二極體100。
值得注意的是，在本實施例中，所提供的發光二極體100是以前述實施例的發光二極體100為例，但本發明不限於此。在其他未繪示的實施例中，所提供的發光二極體可以是相似於發光二極體100的發光二極體(如：發光二極體500)。
請參照圖9A至圖9B，以發光二極體100的第一導電端子161及第二導電端子162面向基板700的方式，將發光二極體100放置於基板700上。並且，使發光二極體100的第一導電端子161電性連接於基板700的第一導電接墊781，且使發光二極體100的第二導電端子162電性連接於基板700的第二導電接墊782。
在本實施例中，第一導電端子161可以直接接觸第一導電接墊781，且/或第二導電端子162可以直接接觸第二導電接墊782，但本發明不限於此。
在一實施例中，第一導電端子161可以間接接觸第一導電接墊781，且/或第二導電端子162可以直接接觸第二導電接墊782。舉例而言，第一導電端子161與第一導電接墊781之間可以具有導電黏著材，且/或第二導電端子162與第二導電接墊782之間可以具有導電黏著材。導電黏著材可以包括焊料或導電膠，但本發明不限於此。
經過上述步驟後大致上可以構成本實施例的顯示裝置900。顯示裝置900包括基板700以及發光二極體100。
在基板700中，第二夾角θ2大於第一夾角θ1。在發光二極體100中，第四夾角θ4大於第三夾角θ3。並且，發光二極體 100的第三夾角θ3大於或約等於基板700的第一夾角θ1，且發光二極體100的第四夾角θ4大於或約等於基板700的第二夾角θ2。如此一來，在將發光二極體100放置於基板700時，或許可以降低電極異向(如：將第一導電端子161錯接於第二導電接墊782，且/或將第二導電端子162錯接於第一導電接墊781)、著陸偏移(landing shift/landing offset)、晶片旋轉及/或其他相同或相似於上述製程缺陷的可能；或是，在將發光二極體100放置於基板700時，提升自對準(self-allignment)的準確度。因此，可以使第一導電端子161與第一導電接墊781之間，及/或第二導電端子162與第二導電接墊782之間具有較好的電性連接。而可以提升顯示裝置900的品質。
在本實施例中，第四夾角θ4與第三夾角θ3的差值大於或約等於15°(即，θ4-θ3≧15°)。如此一來，可以更降低製程缺陷(如：電極異向、著陸偏移及/或晶片旋轉)的可能；或是，更提升自對準的準確度。
在本實施例中，第三夾角θ3與第一夾角θ1的差值小於或約等於15°且大於或約等於0°(即，15°≧θ3-θ1≧0°)，且第四夾角θ4與第二夾角θ2的差值小於或約等於15°且大於或約等於0°(即，15°≧θ4-θ2≧0°)。如此一來，可以較容易地將發光二極體100放置於基板700上。並且，仍可以降低製程缺陷，且/或仍具有良好的自對準準確度。
在本實施例中，第二導電端子162的體積可以大於第一 導電端子161的體積。舉例而言，第二導電端子162的高度162H可以大於第一導電端子161的高度161H，且/或第二導電端子162的頂面162T的表面積可以大於第一導電端子161的頂面161T的表面積。如此一來，在將發光二極體100放置於基板700時，或許可以使發光二極體100相對兩側(即，第一導電端子161及第二導電端子162所分別位於的兩側)的重量不會有太大的差異，而可以使放置發光二極體100的過程較為容易。
在本實施例中，第一導電端子161的高度161H或第二導電端子162的高度162H可以大於或約等於2微米(micrometer；μm)。如此一來，可以使第一導電端子161或第二導電端子162的錐度(taper)較為明顯，而可以降低製程缺陷，或具有良好的自對準準確度。
在一未繪示的實施例中，第一導電端子161的高度161H及/或第二導電端子162的高度162H可以大於或約等於第一凸起結構的厚度(如：類似於第一凸起結構791的厚度791H)及/或第二凸起結構的厚度(如：類似於第二凸起結構792的厚度792H)。如此一來，可能可以降低第一凸起結構或第二凸起結構對發光二極體的發光體(如：前述的半導體元件110)的影響。
圖10是依照本發明的第十實施例的一種顯示裝置的部分剖視示意圖。本實施例的顯示裝置1000與第九實施例的顯示裝置900相似，其類似的構件以相同的標號表示，且具有類似的功能、材質、形成方式或製造方法，並省略描述。另外，本實施例的顯 示裝置1000的製造方法相似於前述實施例的顯示裝置900的製造方法，故於此不加以贅述。
請參照圖10，顯示裝置包括基板800以及發光二極體100。發光二極體100的第一導電端子161電性連接於基板800的第一導電接墊881，且使發光二極體100的第二導電端子162電性連接於基板800的第二導電接墊882。值得注意的是，在本實施例中，所提供的發光二極體100是以前述實施例的發光二極體100為例，但本發明不限於此。在其他未繪示的實施例中，所提供的發光二極體可以是相似於發光二極體100的發光二極體(如：發光二極體500)。
在本發明實施例的顯示裝置中，第一導電端子(如：第一導電端子161、第一導電端子561、後述實施例的第一導電端子或其他相似的第一導電端子)垂直投影於基板(如：基板700、基板800或其他相似的基板)的幾何形狀或大小可以不同於第二導電端子(如：第二導電端子162、第二導電端子562、後述實施例的第二導電端子或其他相似的第二導電端子)垂直投影於基板(如：基板700、基板800或其他相似的基板)的幾何形狀或大小。如此一來，在發光二極體與基板相接合的過程中，可以更降低製程缺陷(如：電極異向、著陸偏移及/或晶片旋轉)的可能；或是，更提升自對準的準確度。
在後述的實施例中，所提供的基板700是以前述實施例的基板700為例，但本發明不限於此。在其他未繪示的實施例中， 所提供的基板可以是相似於基板700的基板(如：基板800)。
舉例而言，在圖11的顯示裝置1100中，第一導電端子1161垂直投影於基板700的幾何形狀相似於第二導電端子1162垂直投影於所述基板700的幾何形狀，且第一導電端子1161垂直投影於基板700的投影大小不同於第二導電端子1162垂直投影於所述基板700的投影大小。
舉例而言，在圖12的顯示裝置1200中，第一導電端子1261垂直投影於基板700的幾何形狀不同於第二導電端子1262垂直投影於所述基板700的幾何形狀，且第一導電端子1261垂直投影於基板700的投影大小不同於第二導電端子1262垂直投影於所述基板700的投影大小。
舉例而言，在圖13的顯示裝置1300中，第一導電端子1361垂直投影於基板700的幾何形狀相似於第二導電端子1362垂直投影於所述基板700的幾何形狀，且第一導電端子1361垂直投影於基板700的投影大小不同於第二導電端子1362垂直投影於所述基板700的投影大小。
舉例而言，在圖14的顯示裝置1400中，第一導電端子1461垂直投影於基板700的幾何形狀相似於第二導電端子1462垂直投影於所述基板700的幾何形狀，且第一導電端子1461垂直投影於基板700的投影大小不同於第二導電端子1462垂直投影於所述基板700的投影大小。
舉例而言，在圖15的顯示裝置1500中，第一導電端子 1561垂直投影於基板700的幾何形狀相似於第二導電端子1562垂直投影於所述基板700的幾何形狀，且第一導電端子1561垂直投影於基板700的投影大小不同於第二導電端子1562垂直投影於所述基板700的投影大小。
舉例而言，在圖16的顯示裝置1600中，第一導電端子1661垂直投影於基板700的幾何形狀相似於第二導電端子162垂直投影於所述基板700的幾何形狀，且第一導電端子1661垂直投影於基板700的投影大小不同於第二導電端子1662垂直投影於所述基板700的投影大小。
舉例而言，在圖17的顯示裝置1700中，第一導電端子1761垂直投影於基板700的幾何形狀相似於第二導電端子162垂直投影於所述基板700的幾何形狀，且第一導電端子1761垂直投影於基板700的投影大小不同於第二導電端子1762垂直投影於所述基板700的投影大小。
舉例而言，在圖18的顯示裝置1800中，第一導電端子1861垂直投影於基板700的幾何形狀相似於第二導電端子162垂直投影於所述基板700的幾何形狀，且第一導電端子1861垂直投影於基板700的投影大小不同於第二導電端子1862垂直投影於所述基板700的投影大小。
綜上所述，本發明的顯示裝置及其製造方法，可以提升顯示裝置的品質。
900:顯示裝置
100:發光二極體
700:基板
110a:底側
110b:頂面
110:半導體元件
161:第一導電端子
θ3:第三夾角
162:第二導電端子
θ4:第四夾角
770:基板結構
771:載板
770a:底面
772:元件層
781:第一導電接墊
782:第二導電接墊
791:第一凸起結構
792:第二凸起結構
θ1:第一夾角
θ2:第二夾角

Claims (18)

  1. 一種顯示裝置，包括：基板，具有底面，且所述基板包括：第一導電接墊，位於所述基板的所述底面上；第二導電接墊，位於所述基板的所述底面上；第一凸起結構，位於所述底面上且具有第一側面，其中所述底面與所述第一側面之間具有第一夾角；以及第二凸起結構，位於所述底面上且具有第二側面，其中所述底面與所述第二側面之間具有第二夾角；以及發光二極體，具有與所述基板鄰近的底側及相對於所述底側的頂面，且所述發光二極體包括：第一導電端子，電性連接於所述第一導電接墊且具有第三側面，其中所述頂面與所述第三側面之間具有第三夾角；以及第二導電端子，電性連接於所述第二導電接墊且具有第四側面，其中所述頂面與所述第四側面之間具有第四夾角，其中：所述第四夾角大於所述第三夾角；所述第二夾角大於所述第一夾角；所述第三夾角大於或等於所述第一夾角；且所述第四夾角大於或等於所述第二夾角。
  2. 如請求項1所述的顯示裝置，其中所述第四夾角與所述第三夾角的差值大於或等於15°。
  3. 如請求項1所述的顯示裝置，其中： 所述第三夾角與所述第一夾角的差值小於或等於15°，且大於或等於0°；且所述第四夾角與所述第二夾角的差值小於或等於15°，且大於或等於0°。
  4. 如請求項1所述的顯示裝置，其中所述第二導電端子大於所述第一導電端子。
  5. 如請求項1所述的顯示裝置，其中所述第二導電端子電性連接於所述發光二極體的第二型半導體層，所述第一導電端子電性連接於所述發光二極體的第一型半導體層。
  6. 如請求項1所述的顯示裝置，其中所述第一導電端子更具有相對於所述第三側面的第五側面，其中所述頂面與所述第五側面之間具有第五夾角，且所述第五夾角的角度不同於所述第三夾角的角度。
  7. 如請求項1所述的顯示裝置，其中所述第二導電端子更具有相對於所述第四側面的第六側面，其中所述頂面與所述第六側面之間具有第六夾角，且所述第六夾角的角度不同於所述第四夾角的角度。
  8. 如請求項1所述的顯示裝置，其中所述第一導電端子或所述第二導電端子包括塊狀導體。
  9. 如請求項1所述的顯示裝置，其中所述第一導電端子或所述第二導電端子包括介電層及覆蓋於所述介電層上的導電層。
  10. 如請求項1所述的顯示裝置，更包括：至少一側導電接墊，覆蓋所述第一凸起結構的所述第一側面或所述第二凸起結構的所述第二側面。
  11. 如請求項1所述的顯示裝置，其中所述第一導電端子或所述第二導電端子的高度大於或等於2微米。
  12. 如請求項1所述的顯示裝置，其中所述第一導電端子垂直投影於所述基板的幾何形狀或大小不同於所述第二導電端子垂直投影於所述基板的幾何形狀或大小。
  13. 一種顯示裝置的製造方法，包括：提供基板，具有底面，且所述基板包括：第一導電接墊，位於所述基板的所述底面上；第二導電接墊，位於所述基板的所述底面上；第一凸起結構，位於所述底面上且具有第一側面，其中所述底面與所述第一側面之間具有第一夾角；以及第二凸起結構，位於所述底面上且具有第二側面，其中所述底面與所述第二側面之間具有第二夾角；提供發光二極體，具有底側及相對於所述底側的頂面，且所述發光二極體包括：第一導電端子，具有第三側面，其中所述頂面與所述第三側面之間具有第三夾角；以及第二導電端子，具有第四側面，其中所述頂面與所述第四側面之間具有第四夾角；以及 以所述第一導電端子及所述第二導電端子面向所述基板的方式，使所述發光二極體的所述第一導電端子及所述第二導電端子電性連接於所述第一導電接墊及所述第二導電接墊，其中：所述第四夾角大於所述第三夾角；所述第二夾角大於所述第一夾角；所述第三夾角大於或等於所述第一夾角；且所述第四夾角大於或等於所述第二夾角。
  14. 如請求項13所述的顯示裝置的製造方法，其中所述發光二極體的形成方式包括：提供半導體元件；於所述半導體元件上形成導電材料層；於所述導電材料層上形成正光阻材料層；對所述正光阻材料層進行圖案化步驟，以形成圖案化正光阻材料層；以及藉由所述圖案化正光阻材料層移除部分的所述導電材料層，以形成所述第一導電端子及所述第二導電端子。
  15. 如請求項13所述的顯示裝置的製造方法，其中所述發光二極體的形成方式包括：提供半導體元件；於所述半導體元件上形成負光阻材料層；對所述負光阻材料層進行圖案化步驟，以形成圖案化負光阻材料層； 於所述半導體元件上形成導電材料層，且部分的所述導電材料層覆蓋於所述圖案化負光阻材料層上；以及移除覆蓋於所述圖案化負光阻材料層上的部分所述導電材料層，以形成所述第一導電端子及所述第二導電端子。
  16. 如請求項13所述的顯示裝置的製造方法，其中所述發光二極體的形成方式包括：提供半導體元件；於所述半導體元件上形成絕緣材料層；對所數絕緣材料層進行圖案化步驟，以形成介電層；以及於所述介電層上形成導電層，以形成包括所述介電層及所述導電層的所述第一導電端子或所述第二導電端子。
  17. 如請求項14至16中任一項所述的顯示裝置的製造方法，其中所述圖案化步驟包括：藉由第一光罩於第一光線下進行第一曝光步驟；以及藉由第二光罩於第二光線下進行第二曝光步驟，其中所述第一光罩的圖案不同於所述第二光罩的圖案，且/或所述第一曝光步驟的曝光量不同於所述第二曝光步驟的曝光量。
  18. 如請求項14至16中任一項所述的顯示裝置的製造方法，其中所述圖案化步驟包括：藉由第三光罩於第三光線下進行曝光步驟，其中所述第三光罩具有第一遮光區以及第二遮光區，且所述第一遮光區的單位面積遮光率不同於所述第二遮光區的單位面積遮光率。
TW109119810A 2020-06-12 2020-06-12 顯示裝置及其製造方法 TWI742720B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109119810A TWI742720B (zh) 2020-06-12 2020-06-12 顯示裝置及其製造方法
CN202011431482.8A CN112542450B (zh) 2020-06-12 2020-12-07 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109119810A TWI742720B (zh) 2020-06-12 2020-06-12 顯示裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI742720B true TWI742720B (zh) 2021-10-11
TW202146998A TW202146998A (zh) 2021-12-16

Family

ID=75019775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119810A TWI742720B (zh) 2020-06-12 2020-06-12 顯示裝置及其製造方法

Country Status (2)

Country Link
CN (1) CN112542450B (zh)
TW (1) TWI742720B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230409A (en) * 2010-11-03 2012-07-16 3M Innovative Properties Co Flexible LED device with wire bond free die
EP2722901A1 (en) * 2012-10-17 2014-04-23 LG Innotek Co., Ltd. Light emitting device with dislocation propagation prevention
US20140367724A1 (en) * 2011-09-20 2014-12-18 Lg Innotek Co., Ltd. Light emitting device package and lighting system including the same
CN104576886A (zh) * 2015-01-07 2015-04-29 沈光地 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置
TW201911607A (zh) * 2017-07-28 2019-03-16 晶元光電股份有限公司 發光裝置以及其製造方法
US10236243B2 (en) * 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
US20190181301A1 (en) * 2017-12-07 2019-06-13 Lg Display Co., Ltd. Light-emitting device and display device using the same
WO2020077538A1 (zh) * 2018-10-16 2020-04-23 深圳市汇顶科技股份有限公司 具有薄膜晶体管器件的集成装置及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136448B2 (en) * 2012-01-17 2015-09-15 Koninklijke Philips N.V. Semiconductor light emitting device lamp that emits light at large angles
EP2812928B1 (en) * 2012-02-10 2019-04-17 Facebook Technologies, LLC Light emitting diode chip
CN202905781U (zh) * 2012-11-15 2013-04-24 深圳市九洲光电科技有限公司 Led 全彩表面贴装器件及其led 支架
CN106549088B (zh) * 2015-09-17 2018-11-16 光宝光电(常州)有限公司 发光二极管显示装置
CN107689383B (zh) * 2016-08-05 2021-06-22 群创光电股份有限公司 显示装置及其制造方法
CN107768498B (zh) * 2016-08-19 2019-07-30 群创光电股份有限公司 发光二极管显示装置及其制作方法
CN110061028B (zh) * 2018-05-08 2021-03-23 友达光电股份有限公司 显示装置及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230409A (en) * 2010-11-03 2012-07-16 3M Innovative Properties Co Flexible LED device with wire bond free die
US20140367724A1 (en) * 2011-09-20 2014-12-18 Lg Innotek Co., Ltd. Light emitting device package and lighting system including the same
EP2722901A1 (en) * 2012-10-17 2014-04-23 LG Innotek Co., Ltd. Light emitting device with dislocation propagation prevention
US10236243B2 (en) * 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
CN104576886A (zh) * 2015-01-07 2015-04-29 沈光地 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置
TW201911607A (zh) * 2017-07-28 2019-03-16 晶元光電股份有限公司 發光裝置以及其製造方法
US20190181301A1 (en) * 2017-12-07 2019-06-13 Lg Display Co., Ltd. Light-emitting device and display device using the same
WO2020077538A1 (zh) * 2018-10-16 2020-04-23 深圳市汇顶科技股份有限公司 具有薄膜晶体管器件的集成装置及其制备方法

Also Published As

Publication number Publication date
CN112542450A (zh) 2021-03-23
TW202146998A (zh) 2021-12-16
CN112542450B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
JP3989869B2 (ja) 半導体装置及びその製造方法
US8319347B2 (en) Electronic device package and fabrication method thereof
US7944064B2 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
KR100583966B1 (ko) 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
KR100399597B1 (ko) 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
US20160005695A1 (en) Package structure and fabrication method thereof
US11776914B2 (en) Package device
JP2023181239A (ja) 半導体装置
TWI484607B (zh) 封裝結構及其製作方法
TWI742720B (zh) 顯示裝置及其製造方法
KR20090035766A (ko) 반도체 소자 및 반도체 소자의 제조 방법
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
EP4170709A1 (en) Electronic device and method of fabricating electronic device
JP2004349611A (ja) 半導体基板、半導体基板の製造方法および半導体素子の製造方法
US20230093573A1 (en) Printed devices in cavities
CN110690180B (zh) 电路板元件的制作方法
TWI629764B (zh) 封裝結構及其製作方法
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
CN117945336A (zh) 半导体器件及其制备方法
KR20090070685A (ko) 반도체 소자의 형성 방법
CN108573988A (zh) 电子部件和装备
KR20010066869A (ko) 반도체 장치 및 그 제조 방법
JPS62126636A (ja) 半導体装置