CN117945336A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN117945336A CN117945336A CN202410354060.7A CN202410354060A CN117945336A CN 117945336 A CN117945336 A CN 117945336A CN 202410354060 A CN202410354060 A CN 202410354060A CN 117945336 A CN117945336 A CN 117945336A
- Authority
- CN
- China
- Prior art keywords
- layer
- functional
- functional layer
- edge
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 13
- 239000002346 layers by function Substances 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 117
- 239000000463 material Substances 0.000 claims description 89
- 239000012780 transparent material Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000005553 drilling Methods 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 8
- 230000000007 visual effect Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/462—Microelectro-mechanical filters
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种半导体器件,包括衬底及由下至上依次堆叠于所述衬底上的第一功能层和第二功能层,所述第一功能层的边缘位于所述第二功能层的边缘内,所述第二功能层中具有至少一个可视区,所述第一功能层的至少部分边缘位于所述可视区内,通过所述可视区可以直接看到所述第一功能层的边缘,从而能够准确地测量所述第一功能层被横向钻刻的尺寸。相应的,本发明还提供了一种半导体器件的制备方法。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件及其制备方法。
背景技术
在制备诸如MEMS麦克风或滤波器等半导体器件时,某些膜层需要进行横向钻刻(undercut),刻蚀完成后,需要利用光学测量方法精确测量undercut的尺寸(被undercut的膜层的边缘与其上层膜的相应边缘之间的距离),从而监控半导体制程的稳定性,保证膜层能够满足功能需求。
然而,进行横向钻刻的膜层的上层膜通常都是需要保留的功能层,不能被去除,且上层膜通常都是不透光或者透光率低的,从而影响undercut的尺寸的精确测量,导致测量结果不准确。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法,以解决现有的半导体器件在制备过程中无法精确测量横向钻刻的尺寸的问题。
为了达到上述目的,本发明提供了一种半导体器件,包括:
衬底;
第一功能层和第二功能层,由下至上依次堆叠于所述衬底上,所述第一功能层的边缘位于所述第二功能层的边缘内;以及,
至少一个可视区,位于所述第二功能层中,所述第一功能层的至少部分边缘位于所述可视区内。
可选的,所述可视区为露出所述第一功能层的边缘的镂空区域。
可选的,所述可视区内填充有透明材料。
可选的,所述透明材料的透光率大于80%;和/或,所述第二功能层的材料的透光率小于50%。
可选的,所述透明材料为氧化硅、氮化硅或ITO。
可选的,所述可视区包括多个子区域,所述子区域沿平行于所述第一功能层相应的边缘线的方向延伸,并沿垂直于所述第一功能层相应的边缘线的方向排布,每个所述子区域作为一个测量标尺。
可选的,所述半导体器件为MEMS麦克风或滤波器。
本发明还提供了一种半导体器件的制备方法,包括:
提供衬底;
在所述衬底上依次形成第一功能层和第二功能层,所述第一功能层的边缘位于所述第二功能层的边缘内;以及,
在所述第二功能层中形成至少一个可视区,所述第一功能层的至少部分边缘位于所述可视区内。
可选的,形成所述第一功能层、所述第二功能层及所述可视区的步骤包括:
在所述衬底上依次形成第一功能材料层和第二功能材料层;
刻蚀所述第二功能材料层直至露出所述第一功能材料层,形成至少一个凹槽;
在所述凹槽内填充透明材料,以形成所述可视区;
刻蚀所述第二功能材料层的边缘区域,剩余的所述第二功能材料层构成所述第二功能层;以及,
以所述第二功能层为掩模继续刻蚀所述第一功能材料层,并横向钻刻所述第一功能材料层,以使所述第一功能材料层的边缘位于所述第二功能层内,剩余的所述第一功能材料层构成所述第一功能层。
可选的,形成所述第一功能层、所述第二功能层及所述可视区的步骤包括:
在所述衬底上依次形成第一功能材料层和第二功能材料层;
刻蚀所述第二功能材料层直至露出所述第一功能材料层,形成至少一个凹槽,所述凹槽所在的区域为所述可视区;
在所述第二功能材料层的中心区域上形成光刻胶层,所述光刻胶层还覆盖所述凹槽的内壁;
以所述光刻胶层为掩模刻蚀所述第二功能材料层的边缘区域,剩余的所述第二功能材料层构成所述第二功能层;
以所述光刻胶层为掩模继续刻蚀所述第一功能材料层,并横向钻刻所述第一功能材料层,以使所述第一功能材料层的边缘位于所述第二功能层内,剩余的所述第一功能材料层构成所述第一功能层;以及,
去除所述光刻胶层。
在本发明提供的半导体器件中,包括衬底及由下至上依次堆叠于所述衬底上的第一功能层和第二功能层,所述第一功能层的边缘位于所述第二功能层的边缘内,所述第二功能层中具有至少一个可视区,所述第一功能层的至少部分边缘位于所述可视区内,通过所述可视区可以直接看到所述第一功能层的边缘,从而能够准确地测量所述第一功能层被横向钻刻的尺寸。相应的,本发明还提供了一种半导体器件的制备方法。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程图;
图2为本发明实施例一提供的在衬底上依次形成前层结构、第一功能材料层和第二功能材料层的结构示意图;
图3为本发明实施例一提供的刻蚀第二功能材料层形成凹槽的结构示意图;
图4为本发明实施例一提供的在凹槽内填充透明材料的结构示意图;
图5为本发明实施例一提供的刻蚀第二功能材料层的边缘的结构示意图;
图6及图7为本发明实施例一提供的半导体器件的结构示意图,其中图6为图7沿A-A方向的剖面示意图;
图8为本发明实施例二提供的半导体器件的结构示意图;
图9为本发明实施例三提供的形成光刻胶层的结构示意图;
图10为本发明实施例三提供的以光刻胶为掩模刻蚀第二功能材料层的边缘的结构示意图;
图11为本发明实施例三提供的以光刻胶为掩模刻蚀第一功能材料层的边缘的结构示意图;
图12为本发明实施例三提供的半导体器件的结构示意图;
其中,附图标记为:
100-衬底;200-前层结构;300-第一功能材料层;301-第一功能层;400-第二功能材料层;401-第二功能层;400a-凹槽;500-可视区;501-子区域;600-光刻胶层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图6及图7为本实施例提供的半导体器件的结构示意图,其中图6为图7沿A-A方向的剖面示意图。如图6及图7所示,所述半导体器件包括由下至上依次堆叠的衬底100、前层结构200、第一功能层301和第二功能层401。
具体而言,所述衬底100可以是半导体衬底(如硅衬底、锗衬底、锗硅衬底、砷化镓衬底等)、绝缘衬底(如蓝宝石、氮化铝等)或柔性衬底(如聚酰亚胺、环氧树脂或有机硅树脂制成的衬底)。所述衬底100的材料可以根据实际需要形成的半导体器件进行选择。
所述衬底100上具有前层结构200,所述前层结构200可能是单层膜,也可能是多层膜,所述前层结构200也可能包含各种功能结构。总之,所述前层结构200是位于所述衬底100与所述第一功能层301之间的所有器件结构的总和,不同的器件中,所述前层结构200的具体构成不同,无法逐一说明。
当然,在一些实施例中,所述前层结构200也可能不存在,所述第一功能层301直接位于所述衬底100上。
进一步地,所述第一功能层301和所述第二功能层401由下至上依次堆叠于所述衬底100上,所述第一功能层301覆盖所述衬底100的部分表面,所述第二功能层401覆盖所述第一功能层301,且所述第二功能层401的边缘还超出了所述第一功能层301的边缘,也即,所述第一功能层301的横向宽度短于所述第二功能层401的横向宽度,使得所述第一功能层301的边缘位于所述第二功能层401的边缘内。
请继续参阅图6及图7,所述第二功能层401中至少一个可视区500,所述第一功能层301的至少部分边缘位于所述可视区500内。本实施例中,所述第一功能层301和所述第二功能层401为同心矩形,所述第二功能层401中具有两个所述可视区500,两个所述可视区500左右对称设置,所述第一功能层301的左右边缘分别位于一个所述可视区500内,从所述可视区500可以直接看到(在显微镜、光学测量仪器的辅助下)所述第一功能层301的左右边缘的位置,能够准确地测量所述第一功能层301被横向钻刻的尺寸(即宽度L1和宽度L2)。
需要说明的是,所述第一功能层301和所述第二功能层401不限于是矩形,所述可视区500也不限于是两个,所述可视区500也不限于是对称设置的,只要可以通过所述可视区500看到所述第一功能层301的至少部分边缘,即可实现本发明的目的。
进一步地,所述第一功能层301可以具有多条边缘线(例如本实施例中,所述第一功能层301具有4条边缘线),所述边缘线可以与所述可视区500一一对应,每条所述边缘线均位于相应的所述可视区500内,如此,通过所述可视区500可以看到所述第一功能层301的每条所述边缘线,从而获取所述第二功能层401被横向钻刻的更多尺寸。例如,本实施例还可以设置另外两个上下对称设置的所述可视区500,所述第一功能层301的上下边缘分别位于这两个所述可视区500内,通过这两个所述可视区500可以看到所述第一功能层301的上下边缘;当然,也可以将图7中的两个所述可视区500移动至所述第一功能层301的两侧顶角上,如此可以仅通过两个所述可视区500看到所述第一功能层301的每条所述边缘线。
本实施例中,所述可视区500的形状为矩形,但不应以此为限,在一些实施例中,所述可视区500还可以是圆形、其他规则多边形(如三角形、五边形等)或不规则形状,本实施例不限制所述可视区500的形状,只要从所述可视区500能够看到所述第一功能层301的边缘即可。
进一步地,所述可视区500内填充有透明材料,所述透明材料的透光率大于80%,所述透明材料的透光率越好,越有利于对所述第二功能层401的横向钻刻尺寸的检测,所述第二功能层401的材料的透光率通常会小于50%,但不应以此为限。因此,所述可视区500内的材料与所述第二功能层401的材料通常是不同的。
进一步地,所述透明材料和所述第二功能层401的材料与所述第一功能层301的材料不同,优选的,所述透明材料和所述第二功能层401的材料最好与所述第一功能层301的材料具有较大的刻蚀选择比,如此可以避免在刻蚀所述第一功能层301时被损伤。
可选的,所述透明材料可以为氧化硅、氮化硅或ITO,但不应以此为限。
进一步地,所述半导体器件可以为MEMS麦克风,此时,所述第一功能层301可以是所述MEMS麦克风中的背板;所述半导体器件也可以是滤波器,此时,所述第一功能层301可以是所述滤波器中的谐振膜。
基于此,本实施例还提供了一种半导体器件的制备方法。图1为本实施例提供的半导体器件的制备方法的流程图,如图1所示,所述半导体器件的制备方法包括:
步骤S100:提供衬底100;
步骤S200:在所述衬底100上依次形成第一功能层301和第二功能层401,所述第一功能层301的边缘位于所述第二功能层401的边缘内;以及,
步骤S300:在所述第二功能层401中形成至少一个可视区500,所述第一功能层301的至少部分边缘位于所述可视区500内。
图2~图7为本实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图。接下来,将结合图2~图7对本实施例提供的半导体器件的制备方法进行详细说明。
如图2所示,执行步骤S100,提供所述衬底100,在所述衬底100上形成前层结构200。
请继续参阅图2,执行步骤S200和步骤S300,在所述前层结构200上形成依次形成第一功能材料层300和第二功能材料层400,所述第一功能材料层300覆盖所述前层结构200,第二功能材料层400覆盖所述第一功能材料层300。
如图3所示,刻蚀所述第二功能材料层400直至露出所述第一功能材料层300,形成至少一个凹槽400a。
需要说明的是,所述凹槽400a的位置可以根据预先设计好的第一功能层b需要被横向钻刻尺寸来确定。
如图4所示,在所述凹槽400a内填充透明材料,以形成所述可视区500。在所述凹槽400a内填充透明材料时,所述透明材料还会形成在所述第二功能材料层400上,此时,可以执行研磨工艺,以去除所述功能材料层上的所述透明材料。
如图5所示,刻蚀所述第二功能材料层400的边缘区域,以露出部分第一功能材料层300的部分表面,便于后续刻蚀所述第一功能材料层300,剩余的所述第二功能材料层400构成所述第二功能层401。
需要说明的是,所述刻蚀所述第二功能材料层400时,可以尽量避免刻蚀到所述可视区500,使得所述可视区500保持完整,有利于增强所述半导体器件的稳定性,并保证从所述可视区500可以看到后续形成的第一功能层的边缘。
如图6及图7所示,以所述第二功能层401为掩模继续刻蚀所述第一功能材料层300,并横向钻刻所述第一功能材料层300,以使所述第一功能材料层300的边缘位于所述第二功能层401内,剩余的所述第一功能材料层300构成所述第一功能层301。
实施例二
图8为本实施例提供的半导体器件的结构示意图。如图8所示,与实施例一的区别在于,本实施例中,所述可视区500包括多个子区域501,所述子区域501沿平行于所述第一功能层301相应的边缘线的方向延伸,并沿垂直于所述第一功能层301相应的边缘线的方向排布,每个所述子区域501与所述第二功能层401的边缘(或中心)之间的距离已知,因此每个所述子区域501均可以作为一个测量标尺。观察所述第一功能层301的边缘线对准哪个所述子区域501,即可获取所述第一功能层301被横向钻刻的尺寸。
实施例三
图12为本实施例提供的半导体器件的结构示意图。如图12所示,与实施例一的区别在于,本实施例中,所述可视区500为露出所述第一功能层301的边缘的镂空区域。也即是说,所述可视区500内没有被填充透明材料,直接露出所述第一功能层301的边缘,没有透明材料的遮挡,所述第一功能层301的边缘更加清晰,可以更容易被看到。
图9~图12为本实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图。本实施例中的半导体器件在制备时,执行完实施例一中形成所述凹槽400a的步骤之后,如图9所示,在所述第二功能材料层400的中心区域上形成光刻胶层600,所述光刻胶层600还覆盖所述凹槽400a的内壁。
如图10所示,以所述光刻胶层600为掩模,刻蚀所述第二功能材料层400的边缘区域,以露出部分第一功能材料层300的部分表面,便于后续刻蚀所述第一功能材料层300,剩余的所述第二功能材料层400构成所述第二功能层401。
如图11所示,以所述光刻胶层600为掩模继续刻蚀所述第一功能材料层300,并横向钻刻所述第一功能材料层300,以使所述第一功能材料层300的边缘位于所述第二功能层401内,剩余的所述第一功能材料层300构成所述第一功能层301。由于所述光刻胶层600遮盖住所述凹槽400a底部的所述第一功能材料层300,因此所述凹槽400a底部的所述第一功能材料层300不会被损伤。
如图12所示,去除所述光刻胶层600,此时所述凹槽400a构成所述可视区500。
相较于实施例一来说,本实施例无需在所述凹槽400a中填充透明材料,而是直接利用所述光刻胶层600作为掩模,减少了一次沉积和研磨工艺,工艺更加简单。
综上,在本发明实施例提供的半导体器件中,包括衬底及下至上依次堆叠于所述衬底上,所述第一功能层的边缘位于所述第二功能层的边缘内,所述第二功能层中具有至少一个可视区,所述第一功能层的至少部分边缘位于所述可视区内,通过所述可视区可以直接看到所述第一功能层的边缘,从而能够准确地测量所述第二功能层被横向钻刻的尺寸。相应的,本发明还提供了一种半导体器件的制备方法。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种半导体器件,其特征在于,包括:
衬底;
第一功能层和第二功能层,由下至上依次堆叠于所述衬底上,所述第一功能层的边缘位于所述第二功能层的边缘内;以及,
至少一个可视区,位于所述第二功能层中,所述第一功能层的至少部分边缘位于所述可视区内。
2.如权利要求1所述的半导体器件,其特征在于,所述可视区为露出所述第一功能层的边缘的镂空区域。
3.如权利要求1所述的半导体器件,其特征在于,所述可视区内填充有透明材料。
4.如权利要求3所述的半导体器件,其特征在于,所述透明材料的透光率大于80%;和/或,所述第二功能层的材料的透光率小于50%。
5.如权利要求3或4所述的半导体器件,其特征在于,所述透明材料为氧化硅、氮化硅或ITO。
6.如权利要求1~4中任一项所述的半导体器件,其特征在于,所述可视区包括多个子区域,所述子区域沿平行于所述第一功能层相应的边缘线的方向延伸,并沿垂直于所述第一功能层相应的边缘线的方向排布,每个所述子区域作为一个测量标尺。
7.如权利要求1~4中任一项所述的半导体器件,其特征在于,所述半导体器件为MEMS麦克风或滤波器。
8.一种半导体器件的制备方法,其特征在于,包括:
提供衬底;
在所述衬底上依次形成第一功能层和第二功能层,所述第一功能层的边缘位于所述第二功能层的边缘内;以及,
在所述第二功能层中形成至少一个可视区,所述第一功能层的至少部分边缘位于所述可视区内。
9.如权利要求8所述的半导体器件的制备方法,其特征在于,形成所述第一功能层、所述第二功能层及所述可视区的步骤包括:
在所述衬底上依次形成第一功能材料层和第二功能材料层;
刻蚀所述第二功能材料层直至露出所述第一功能材料层,形成至少一个凹槽;
在所述凹槽内填充透明材料,以形成所述可视区;
刻蚀所述第二功能材料层的边缘区域,剩余的所述第二功能材料层构成所述第二功能层;以及,
以所述第二功能层为掩模继续刻蚀所述第一功能材料层,并横向钻刻所述第一功能材料层,以使所述第一功能材料层的边缘位于所述第二功能层内,剩余的所述第一功能材料层构成所述第一功能层。
10.如权利要求8所述的半导体器件的制备方法,其特征在于,形成所述第一功能层、所述第二功能层及所述可视区的步骤包括:
在所述衬底上依次形成第一功能材料层和第二功能材料层;
刻蚀所述第二功能材料层直至露出所述第一功能材料层,形成至少一个凹槽,所述凹槽所在的区域为所述可视区;
在所述第二功能材料层的中心区域上形成光刻胶层,所述光刻胶层还覆盖所述凹槽的内壁;
以所述光刻胶层为掩模刻蚀所述第二功能材料层的边缘区域,剩余的所述第二功能材料层构成所述第二功能层;
以所述光刻胶层为掩模继续刻蚀所述第一功能材料层,并横向钻刻所述第一功能材料层,以使所述第一功能材料层的边缘位于所述第二功能层内,剩余的所述第一功能材料层构成所述第一功能层;以及,
去除所述光刻胶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410354060.7A CN117945336A (zh) | 2024-03-27 | 2024-03-27 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410354060.7A CN117945336A (zh) | 2024-03-27 | 2024-03-27 | 半导体器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117945336A true CN117945336A (zh) | 2024-04-30 |
Family
ID=90805405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410354060.7A Pending CN117945336A (zh) | 2024-03-27 | 2024-03-27 | 半导体器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117945336A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2006784A1 (fr) * | 1968-04-23 | 1970-01-02 | Western Electric Co | Procede de fabrication de dispositifs a semi-conducteurs |
KR20070024384A (ko) * | 2005-08-26 | 2007-03-02 | 세이코 엡슨 가부시키가이샤 | 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법,포토마스크 |
CN106371294A (zh) * | 2016-12-01 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
CN106744650A (zh) * | 2016-12-26 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | Mems释放长度检测结构及其制备方法 |
CN114256354A (zh) * | 2021-12-15 | 2022-03-29 | 北京超弦存储器研究院 | 一种半导体器件及其制造方法 |
WO2022088993A1 (zh) * | 2020-10-29 | 2022-05-05 | 绍兴中芯集成电路制造股份有限公司 | 半导体器件及其形成方法 |
CN114864480A (zh) * | 2022-07-05 | 2022-08-05 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
WO2023087808A1 (zh) * | 2021-11-19 | 2023-05-25 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
-
2024
- 2024-03-27 CN CN202410354060.7A patent/CN117945336A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2006784A1 (fr) * | 1968-04-23 | 1970-01-02 | Western Electric Co | Procede de fabrication de dispositifs a semi-conducteurs |
KR20070024384A (ko) * | 2005-08-26 | 2007-03-02 | 세이코 엡슨 가부시키가이샤 | 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법,포토마스크 |
CN106371294A (zh) * | 2016-12-01 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
CN106744650A (zh) * | 2016-12-26 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | Mems释放长度检测结构及其制备方法 |
WO2022088993A1 (zh) * | 2020-10-29 | 2022-05-05 | 绍兴中芯集成电路制造股份有限公司 | 半导体器件及其形成方法 |
WO2023087808A1 (zh) * | 2021-11-19 | 2023-05-25 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
CN114256354A (zh) * | 2021-12-15 | 2022-03-29 | 北京超弦存储器研究院 | 一种半导体器件及其制造方法 |
CN114864480A (zh) * | 2022-07-05 | 2022-08-05 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
EP0126621A2 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
US7944064B2 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
TW202410265A (zh) | 平面光子電路及裝置用之晶圓級蝕刻方法 | |
US20060278956A1 (en) | Semiconductor wafer with non-rectangular shaped dice | |
KR0180266B1 (ko) | 반도체 장치의 제조방법 | |
KR20070018527A (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
US12014994B2 (en) | Method for forming overlay marks and semiconductor structure | |
US6632575B1 (en) | Precision fiducial | |
CN117945336A (zh) | 半导体器件及其制备方法 | |
US7723201B2 (en) | Structure and method for making on-chip capacitors with various capacitances | |
CN116156998B (zh) | 超导约瑟夫森结及其制备方法 | |
KR20110001804A (ko) | 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법 | |
US6872630B1 (en) | Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process | |
CN111463171B (zh) | 图形结构的制造方法 | |
TW202220164A (zh) | 三維積體半導體架構及其製造方法 | |
JP2007142795A (ja) | 圧電振動片の製造方法およびアライメントマーカーの形成方法 | |
JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
JPH07142572A (ja) | 半導体装置の製造方法 | |
CN113130303B (zh) | 掩膜版及三重图形化的方法 | |
TWI806008B (zh) | 晶片封裝體及其製造方法 | |
US20230093573A1 (en) | Printed devices in cavities | |
JPH04148546A (ja) | ビーム寸法測定用素子及びその製造方法 | |
KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
KR100244296B1 (ko) | 반도체소자의 제조방법. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |