CN114256354A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114256354A CN114256354A CN202111535097.2A CN202111535097A CN114256354A CN 114256354 A CN114256354 A CN 114256354A CN 202111535097 A CN202111535097 A CN 202111535097A CN 114256354 A CN114256354 A CN 114256354A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- region
- substrate
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 371
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 52
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000002346 layers by function Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 238000003860 storage Methods 0.000 abstract description 25
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例提供了一种半导体器件及其制造方法，包括衬底、第一电极层、功能层和第二电极层，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着半导体技术的快速发展，存储器件受到广泛关注。例如非易失性存储器件和动态随机存取存储(Dynamic Random Access Memory，DRAM)器件都是存储器件中备受关注的器件之一。
但是随着计算机技术等其他技术的急速发展，对于高性能的存储器件的需求也越来越大，因此，现在亟需高性能的存储器件。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，提高存储器件的性能。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供一种半导体器件，包括：
衬底；
第一电极层，位于所述衬底的一侧；
功能层，位于所述第一电极层远离所述衬底的一侧，所述功能层包括第一区域和包围所述第一区域的U型结构的第二区域，所述第二区域的U型开口的朝向平行于所述衬底且远离所述第一区域，所述第一区域的材料至少包括锗，所述第二区域包括依次层叠的U型铁电层和U型栅极；
第二电极层，位于所述功能层远离所述衬底的一侧，所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种。
可选地，所述U型结构的第二区域为弧形，沿着平行于所述衬底且远离所述第一区域的方向，所述U型开口的径向长度逐渐增大。
可选地，所述第一区域的材料为锗或硅锗。
可选地，当所述第一区域的材料为硅锗时，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小。
可选地，所述锗的掺杂比例范围为10％-70％。
可选地，所述铁电层的材料为HfZrO，所述铁电层的厚度范围为3-30纳米。
可选地，所述衬底上具有包围所述第一电极层、所述功能层和所述第二电极层的隔离层，第一接触、第二接触和栅极接触贯穿所述隔离层分别与所述第一电极层、所述第二电极层和所述栅极电连接。
本申请实施例提供一种半导体器件的制造方法，包括：
在衬底的一侧上依次形成第一电极层、至少包括锗的半导体层和第二电极层；所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种；
从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口，剩余的半导体层为第一区域，所述U型开口的朝向平行于所述衬底且远离所述第一区域；
在所述U型开口内依次形成铁电层和栅极，所述铁电层和所述栅极构成第二区域，所述第二区域包围所述第一区域。
可选地，至少包括锗的半导体层的材料为硅锗，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小；
所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
利用原子层刻蚀从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
可选地，至少包括锗的半导体层的材料为锗；
所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
利用原子层刻蚀以及对所述锗具有晶面选择性的刻蚀剂，从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
本申请实施例提供了一种半导体器件，包括衬底、第一电极层、功能层和第二电极层，第一电极层为源极层或漏极层中的一种，第二电极层为源极层或漏极层中的另一种，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种半导体器件的结构示意图；
图2示出了本申请实施例提供的另一种半导体器件的结构示意图；
图3为图2所示的半导体器件的俯视结构示意图；
图4为沿着图3所示的半导体器件的AA’方向截面得到的结构示意图；
图5示出了本申请实施例提供的一种半导体器件的制造方法的流程图；
图6-图18示出了根据本申请实施例提供的半导体器件的制造方法制造的半导体器件的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
目前，对于高性能的存储器件的需求也越来越大，因此，现在亟需高性能的存储器件。
基于以上技术问题，本申请实施例提供了一种半导体器件，包括衬底、第一电极层、功能层和第二电极层，第一电极层为源极层或漏极层中的一种，第二电极层为源极层或漏极层中的另一种，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体器件的结构示意图，本申请实施例提供的半导体器件为存储器件，存储器件例如可以是非易失性存储器件和动态随机存取存储(Dynamic Random Access Memory，DRAM)器件。本申请实施例提供的半导体器件可以为垂直结构的晶体管器件，例如垂直结构的场效应晶体管(Field Effect Transistor，FET)。
本申请实施例提供的半导体器件包括衬底110、第一电极层120、功能层130和第二电极层140，参考图1所示。
衬底110可以是半导体衬底，例如硅衬底。第一电极层120位于衬底110的一侧，功能层130位于第一电极层120远离衬底110的一侧，第二电极层140位于功能层130远离衬底110的一侧，也就是说，第一电极层120、功能层130和第二电极层140依次层叠，其中，第一电极层110为源极层或漏极层中的一种，第二电极层140为源极层或漏极层中的另一种。
第一电极层120和第二电极层140的厚度约为10-50纳米(nm)，第一电极层120和第二电极层140为掺杂的半导体层，第一电极层120和第二电极层140的掺杂类型相同，可以为N型掺杂，也可以为P型掺杂。
作为一种示例，第一电极层120为P型掺杂的硅层，掺杂元素为B或In，掺杂浓度为1e18-2e20/cm3。第二电极层120为P型掺杂的硅层，掺杂元素为B或In，掺杂浓度为1e18-2e20/cm3。
作为另一种示例，第一电极层120为N型掺杂的硅层，掺杂元素为As或P，掺杂浓度为1e18-2e20/cm3。第二电极层120为N型掺杂的硅层，掺杂元素为As或P，掺杂浓度为1e18-2e20/cm3。
在本申请的实施例中，功能层130位于第一电极层120和第二电极层140之间，功能层130包括第一区域131和包围第一区域131的U型结构的第二区域132，第二区域132的U型开口的朝向平行于衬底110且远离第一区域131，即第二区域132的U型开口朝向外侧。第二区域132的U型开口内包括依次层叠的U型铁电层1321和U型栅极1322。
第一区域131在垂直于衬底110所在的方向上，宽度逐渐减小后增大，即呈现上下宽度大于中部宽度的结构，类似字母X结构。
作为一种可能的实现方式，第二区域132的U型结构为弧形，沿着平行于衬底110且远离第一区域131的方向，U型开口的径向长度逐渐增大。也就是说，第二区域132的U型开口是具有弧度的，在靠近第一区域131的方向上，弧度缓慢变化。弧形的U型结构能够使得后续在该U型开口内形成U型结构的铁电层1321，以便U型结构的铁电层1321能够提升存储器件的性能。
第一区域131的材料至少包括锗，例如可以是锗或硅锗，利用包括锗的材料可以形成U型开口，以便在U型开口内形成U型结构的铁电层1321。
具体的，若第一区域131的材料为硅锗时，在垂直于衬底110的方向上，锗的掺杂比例先增大后减小。也就是说，在垂直于衬底110的方向上，中部区域的锗掺杂比例大于上下区域的锗掺杂比例，以便形成U型结构的开口。
在垂直于衬底110的方向上，锗的掺杂比例可以是逐渐缓慢变化的，有助于形成弧度变化均匀的U型开口。
锗的掺杂比例范围为10％-70％，若掺杂比例过小，则不能形成U型结构的开口，若掺杂比例过多，则晶格缺陷变多，可能会降低存储器件的性能。
在本申请的实施例中，在垂直于衬底110的方向上，可以通过控制锗的掺杂比例控制最终形成的U型结构的开口的弧形，从中部区域到上下区域锗的掺杂比例变化越大，形成的U型结构的开口在平行于衬底110方向上的深度越深。
铁电层1321的材料可以是铁电材料，例如HfZrO，即HfxZr1-xO2，也就是说，本申请的存储器件利用铁电材料实现数据的存储。
铁电层1321的厚度范围为3-30纳米。铁电层1321太厚会失去铁电特性，因此选用适宜的厚度范围能够提高存储器件的性能。
栅极1322的材料可以是导电性较好的材料，例如TiN、TaN和W等。
在本申请的实施例中，利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。并且本申请中源极、功能层和漏极依次层叠，形成垂直于衬底表面的沟道结构，为纵向存储器件，能够应用于3D集成的场景，可进一步增加集成密度，降低器件功耗。
在本申请的实施例中，半导体器件还包括隔离层150、第一接触161、第二接触162和栅极接触163，参考图2所示。
隔离层150位于衬底110上，并且包围第一电极层120、功能层130和第二电极层140，以隔离和保护器件。隔离层150的材料可以是绝缘性较好的介质材料，例如氧化硅。
第一接触161、第二接触162和栅极接触163贯穿隔离层150分别与第一电极层120、第二电极层140和栅极1322电连接，以便进行第一电极层120、第二电极层140和栅极1322的电引出。
在本申请的实施例中，第一电极层120和衬底110之间具有阱层170，参考图2所示，阱层170是对衬底110的部分区域进行掺杂后形成的，相较于衬底110，掺杂后的阱层170的导电性更高，能够与第一电极层120形成良好的电接触。掺杂可以是N型掺杂，掺杂元素为As或P，掺杂浓度为1e17-2e19/cm3。掺杂也可以是P型掺杂，掺杂元素为B或In，掺杂浓度为1e17-2e19/cm3。
在本申请的实施例中，第二电极层140上覆盖有刻蚀阻挡层180和介质层190。
刻蚀阻挡层180覆盖第二电极层140，用于保护其下的第二电极层140，还能作为刻蚀阻挡层，避免在形成第二电极层140的第二接触162时，刻蚀损伤第二电极层140。刻蚀阻挡层180的材料可以是氧化硅。刻蚀阻挡层180的厚度可以是2-5纳米。
在刻蚀阻挡层180上还覆盖有介质层190。介质层190用于在制造器件时，隔离硬掩膜层和第二电极层140，还能用于在形成第二电极层140的第二接触162后，隔离第二接触162，保证第二接触162仅与半导体器件中的第二电极层140形成电连接。介质层190的材料可以是氮化硅或低K材料，介质层190的厚度可以是10-100纳米。
在本申请的实施例中，第二区域132还包括界面层(图未示出)，界面层位于第一区域131和第二区域132之间，界面层用于改善界面质量，进一步提高半导体器件的性能，界面层的材料可以为氧化硅。
在本申请的实施例中，图1和图2提供的半导体器件的结构示意图是沿着图3提供的半导体器件的BB’方向进行截面获得的。
参考图4所示，为沿着图3提供的半导体器件的AA’方向进行截面获得的半导体结构示意图。由图4可以看出，U型结构的开口在半导体器件的每个侧壁都有。
综上所述，本申请实施例提供的半导体器件，包括衬底、第一电极层、功能层和第二电极层，第一电极层为源极层或漏极层中的一种，第二电极层为源极层或漏极层中的另一种，功能层位于第一电极层和第二电极层中间，功能层包括第一区域和包围第一区域的U型结构的第二区域，第二区域的U型开口的朝向平行于衬底且远离第一区域，即U型开口朝向外侧，第一区域的材料至少包括锗，第二区域包括依次层叠的U型铁电层和U型栅极。本申请实施例利用U型结构的铁电层作为存储器件的存储层，在保持栅极电压不变的情况下，U型沟道可以增大铁电层的电场，从而增大整个半导体器件的存储窗口，并且在保持整个半导体器件的存储窗口不变的情况下，还可以降低栅极电压，从而降低半导体器件的功耗，提升存储器件的性能。
基于以上实施例提供的半导体器件，本申请实施例还提供了一种半导体器件的制造方法。参考图5所示，为本申请实施例提供的一种半导体器件的制造方法的流程图，该方法包括以下步骤：
S101，在衬底110的一侧上依次形成第一电极层120、至少包括锗的半导体层101和第二电极层140，参考图6所示。
在本申请的实施例中，可以在衬底110的一侧表面上依次形成第一电极层120、至少包括锗的半导体层101和第二电极层140。具体的，可以利用外延生长的方式形成第一电极层120、至少包括锗的半导体层101和第二电极层140。
衬底110可以是半导体衬底，例如硅衬底。在衬底110的一侧表面上形成第一电极层120之前，还可以首先在衬底110中形成阱层170，参考图6所示，阱层170是对衬底110的部分区域进行掺杂后形成的，相较于衬底110，掺杂后的阱层170的导电性更高，能够与第一电极层120形成良好的电接触。掺杂可以是N型掺杂，掺杂元素为As或P，掺杂浓度为1e17-2e19/cm3。掺杂也可以是P型掺杂，掺杂元素为B或In，掺杂浓度为1e17-2e19/cm3。具体可以是在硅衬底上通过注入掺杂离子并进行退火工艺形成阱层170。
作为一种示例，N型场效应晶体管(Field Effect Transistor，FET)注入P型杂质形成阱层170，P型场效应晶体管(Field Effect Transistor，FET)注入N型杂质形成阱层170。
在本申请的实施例中，在外延生长形成第一电极层120和第二电极层140之后，第一电极层120和第二电极层140的厚度约为10-50纳米，第一电极层120和第二电极层140为掺杂的半导体层，第一电极层120和第二电极层140的掺杂类型相同，可以为N型掺杂，也可以为P型掺杂。由于第一电极层110为源极层或漏极层中的一种，第二电极层140为源极层或漏极层中的另一种，可以通过掺杂使得第一电极层120和第二电极层140的导电性能更好，具体可以利用原位掺杂进行掺杂。
作为一种示例，针对P型FET器件，第一电极层120为P型掺杂的硅层，掺杂元素为B或In，掺杂浓度为1e18-2e20/cm3。第二电极层120为P型掺杂的硅层，掺杂元素为B或In，掺杂浓度为1e18-2e20/cm3。
作为另一种示例，针对N型FET器件，第一电极层120为N型掺杂的硅层，掺杂元素为As或P，掺杂浓度为1e18-2e20/cm3。第二电极层120为N型掺杂的硅层，掺杂元素为As或P，掺杂浓度为1e18-2e20/cm3。
在本申请的实施例中，在外延生长形成第一电极层120之后，可以在第一电极层120上外延生长至少包括锗的半导体层101。半导体层101的材料至少包括锗，例如可以是锗或硅锗。半导体层101的厚度范围可以是5-500纳米。
作为一种可能的实现方式，若半导体层101的材料为锗Ge时，则参考图6所示。
作为另一种可能的实现方式，若半导体层101的材料为硅锗SiGe时，在垂直于衬底110的方向上，锗的掺杂比例先增大后减小，即中部区域Ge组分大于上下区域Ge组分。由于中部区域Ge组分高，上下区域Ge组分低，Ge组分高的刻蚀速率大于Ge组分低的刻蚀速率，因而可以通过后续的刻蚀形成U型开口。
锗的掺杂比例范围为10％-70％，若掺杂比例过小，则不能形成U型结构的开口，若掺杂比例过多，则晶格缺陷变多，可能会降低存储器件的性能。
作为一种示例，参考图7所示，锗的掺杂比例从上下区域的10％增加到中部区域的30％，实现在垂直于衬底110的方向上，锗的掺杂比例逐渐进行变化。
具体形成锗组分变化的半导体层101时，可以外延多层SiGe，大约为5-100层，每层厚度1-5nm。在垂直于衬底110的方向上，可以通过控制锗的掺杂比例控制最终形成的U型结构的开口的弧形，从中部区域到上下区域锗的掺杂比例变化越大，形成的U型结构的开口在平行于衬底110方向上的深度越深。锗的掺杂比例可以是逐渐缓慢变化的，有助于形成弧度变化均匀的U型开口。因此可以在实际制造过程中，根据需要控制锗组分的变化范围、外延SiGe的层数及Ge组分变化趋势。
在本申请的实施例中，在外延形成半导体层101之后，继续在半导体层101外延形成第二电极层140，而后在第二电极层140继续依次形成刻蚀阻挡层180和介质层190。具体可以利用沉积工艺形成刻蚀阻挡层180和介质层190。
刻蚀阻挡层180覆盖第二电极层140，用于保护其下的第二电极层140，还能作为刻蚀阻挡层，避免在形成第二电极层140的第二接触162时，刻蚀损伤第二电极层140。刻蚀阻挡层180的材料可以是氧化硅，可以是利用高温工艺形成的结晶质量较高的氧化硅，以便提高半导体器件的性能。刻蚀阻挡层180的厚度可以是2-5纳米。
在刻蚀阻挡层180上还覆盖有介质层190。介质层190用于在制造器件时，隔离硬掩膜层和第二电极层140，还能用于在形成第二电极层140的第二接触162后，隔离第二接触162，保证第二接触162仅与半导体器件中的第二电极层140形成电连接。介质层190的材料可以是氮化硅或低K材料，介质层190的厚度可以是10-100纳米。
在本申请的实施例中，在依次形成阱层170、第一电极层120、半导体层101、第二电极层140、刻蚀阻挡层180和介质层190之后，还可以在介质层190上形成图案化的光刻胶层102，图案化的光刻胶层102定义半导体器件的有源区，半导体器件的有源区在衬底110上的投影在阱层170内，参考图8或图9所示，图8为半导体器件在制造过程中的俯视结构示意图，图9为沿着图8提供的半导体器件的AA’方向进行截面获得的半导体结构示意图。
而后利用图案化的光刻胶层102刻蚀介质层190、刻蚀阻挡层180、第二电极层140、半导体层101、第一电极层120和部分阱层170，参考图10所示。在刻蚀完毕后，去除光刻胶层102，沉积介质材料直至覆盖全部的半导体器件，而后使用化学机械研磨(ChemicalMechanical Polishing，CMP)工艺和刻蚀工艺形成浅沟槽隔离(shallow trenchisolation，STI)层103，参考图11、图12和图13所示。图11为半导体器件在制造过程中的3维结构示意图，图12为沿着图11提供的半导体器件的AA’方向进行截面获得的半导体结构示意图，图13为沿着图11提供的半导体器件的BB’方向进行截面获得的半导体结构示意图。浅沟槽隔离(shallow trench isolation，STI)层103用于隔离该半导体器件和在集成电路统一制造时同时制造形成的其他半导体器件。介质材料可以是氧化硅。刻蚀工艺可以是湿法刻蚀或干法刻蚀。
S102，从所述半导体层101的侧壁刻蚀所述半导体层101，以形成U型开口104，参考图14、图15和图16所示。
在本申请的实施例中，在刻蚀完毕介质层190、刻蚀阻挡层180、第二电极层140、半导体层101、第一电极层120和部分阱层170之后，从半导体层101的侧壁刻蚀所述半导体层101，以形成U型开口104，刻蚀剩余的半导体层101为第一区域131，U型开口104的朝向平行于衬底110且远离第一区域131，即U型开口104朝向外侧，参考图14、图15和图16所示。图14和图15为沿着半导体器件的AA’方向进行截面获得的半导体结构示意图，图16为沿着半导体器件的BB’方向进行截面获得的半导体结构示意图。由此可见，本申请实施例在半导体器件的4个侧壁均进行刻蚀形成U型开口104。
参考图14、图15和图16所示，第一区域131在垂直于衬底110所在的方向上，宽度逐渐减小后增大，即呈现上下宽度大于中部宽度的结构，类似字母X结构。
作为一种可能的实现方式，U型开口104为弧形，沿着平行于衬底110且远离第一区域131的方向，U型开口104的径向长度逐渐增大。也就是说，U型开口104是具有弧度的，在靠近第一区域131的方向上，弧度缓慢变化。弧形的U型开口104能够使得后续在该U型开口104内形成U型结构的铁电层1321，以便U型结构的铁电层1321能够提升存储器件的性能。
在从半导体层101的侧壁刻蚀半导体层101形成U型开口104时，不同的半导体层101的材料刻蚀工艺不同：
当半导体层101的材料为硅锗，在垂直于衬底110的方向上，锗的掺杂比例先增大后减小时，利用原子层刻蚀从半导体层101的侧壁刻蚀半导体层101，由于中部区域Ge组分高，上下区域Ge组分低，Ge组分高的刻蚀速率大于Ge组分低的刻蚀速率，因而可以通过原子层刻蚀精准控制刻蚀工艺，形成U型开口104，参考图14和图16所示。在具体进行刻蚀时，选用对第一电极层120和第二电极层140具有选择比的刻蚀剂，以便在刻蚀形成U型开口104时，不会损伤第一电极层120和第二电极层140。
当半导体层101的材料为锗时，利用原子层刻蚀从半导体层101的侧壁刻蚀半导体层101，并且在刻蚀时选用对锗具有晶面选择性的刻蚀剂，例如相较于(111)晶面，(100),(110)晶面的刻蚀速率快，(111)晶面和(110)晶面之间的角度差为54.7度，因而可以通过原子层刻蚀精准控制刻蚀工艺，形成U型开口104，参考图15和图16所示。在具体进行刻蚀时，还需要选用对第一电极层120和第二电极层140具有选择比的刻蚀剂，以便在刻蚀形成U型开口104时，不会损伤第一电极层120和第二电极层140。
S103，在所述U型开口104内依次形成铁电层1321和栅极1322，参考图17和图18所示。
在本申请的实施例中，在刻蚀得到U型开口104之后，在U型开口104内依次形成铁电层1321和栅极1322，参考图17和图18所示，铁电层1321和栅极1322构成第二区域132，第二区域132包围第一区域131，第二区域132呈U型结构，相应地，铁电层1321和栅极1322也呈U形，第一区域131和第二区域132构成功能层130。图17为沿着半导体器件的AA’方向进行截面获得的半导体结构示意图，图18为沿着半导体器件的BB’方向进行截面获得的半导体结构示意图。
铁电层1321和栅极1322可以是利用沉积工艺并进行刻蚀形成的。铁电层1321的材料可以是铁电材料，例如HfZrO，即HfxZr1-xO2，也就是说，本申请的存储器件利用铁电材料实现数据的存储。铁电层1321的厚度范围为3-30纳米。铁电层1321太厚会失去铁电特性，因此选用适宜的厚度范围能够提高存储器件的性能。栅极1322的材料可以是导电性较好的材料，例如TiN、TaN和W等。
在本申请的实施例中，在U型开口104中形成铁电层1321和栅极1322之前，还可以先在U型开口内形成界面层(图未示出)，界面层位于第一区域131和第二区域132之间，界面层用于改善界面质量，进一步提高半导体器件的性能，界面层的材料可以为氧化硅。形成界面层的工艺可以是利用臭氧氧化半导体层101的剩余部分第一区域131。
在本申请的实施例中，最后形成隔离层150，隔离层150位于衬底110上，并且包围第一电极层120、功能层130和第二电极层140，以隔离和保护器件。隔离层150的材料可以是绝缘性较好的介质材料，例如氧化硅。之后利用通孔工艺形成贯穿隔离层150并且分别与第一电极层120、第二电极层140和栅极1322电连接的第一接触161、第二接触162和栅极接触163，参考图2和图4所示。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于结构实施例，所以描述得比较简单，相关之处参见结构实施例的部分说明即可。
上述各个附图对应的流程或结构的描述各有侧重，某个流程或结构中没有详述的部分，可以参见其他流程或结构的相关描述。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
本申请在上述各方面提供的实现方式的基础上，还可以进行进一步组合以提供更多实现方式。
Claims (10)
1.一种半导体器件，其特征在于，包括：
衬底；
第一电极层，位于所述衬底的一侧；
功能层，位于所述第一电极层远离所述衬底的一侧，所述功能层包括第一区域和包围所述第一区域的U型结构的第二区域，所述第二区域的U型开口的朝向平行于所述衬底且远离所述第一区域，所述第一区域的材料至少包括锗，所述第二区域包括依次层叠的U型铁电层和U型栅极；
第二电极层，位于所述功能层远离所述衬底的一侧，所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种。
2.根据权利要求1所述的半导体器件，其特征在于，所述U型结构的第二区域为弧形，沿着平行于所述衬底且远离所述第一区域的方向，所述U型开口的径向长度逐渐增大。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一区域的材料为锗或硅锗。
4.根据权利要求3所述的半导体器件，其特征在于，当所述第一区域的材料为硅锗时，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小。
5.根据权利要求4所述的半导体器件，其特征在于，所述锗的掺杂比例范围为10％-70％。
6.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述铁电层的材料为HfZrO，所述铁电层的厚度范围为3-30纳米。
7.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述衬底上具有包围所述第一电极层、所述功能层和所述第二电极层的隔离层，第一接触、第二接触和栅极接触贯穿所述隔离层分别与所述第一电极层、所述第二电极层和所述栅极电连接。
8.一种半导体器件的制造方法，其特征在于，包括：
在衬底的一侧上依次形成第一电极层、至少包括锗的半导体层和第二电极层；所述第一电极层为源极层或漏极层中的一种，所述第二电极层为源极层或漏极层中的另一种；
从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口，剩余的半导体层为第一区域，所述U型开口的朝向平行于所述衬底且远离所述第一区域；
在所述U型开口内依次形成铁电层和栅极，所述铁电层和所述栅极构成第二区域，所述第二区域包围所述第一区域。
9.根据权利要求8所述的制造方法，其特征在于，至少包括锗的半导体层的材料为硅锗，在垂直于所述衬底的方向上，所述锗的掺杂比例先增大后减小；
所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
利用原子层刻蚀从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
10.根据权利要求8所述的制造方法，其特征在于，至少包括锗的半导体层的材料为锗；
所述从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口包括：
利用原子层刻蚀以及对所述锗具有晶面选择性的刻蚀剂，从所述半导体层的侧壁刻蚀所述半导体层，以形成U型开口。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111535097.2A CN114256354A (zh) | 2021-12-15 | 2021-12-15 | 一种半导体器件及其制造方法 |
| US17/783,627 US20240164110A1 (en) | 2021-12-15 | 2021-12-23 | Semiconductor device and method for manufacturing the same |
| PCT/CN2021/140813 WO2023108785A1 (zh) | 2021-12-15 | 2021-12-23 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111535097.2A CN114256354A (zh) | 2021-12-15 | 2021-12-15 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114256354A true CN114256354A (zh) | 2022-03-29 |
Family
ID=80792373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111535097.2A Pending CN114256354A (zh) | 2021-12-15 | 2021-12-15 | 一种半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240164110A1 (zh) |
| CN (1) | CN114256354A (zh) |
| WO (1) | WO2023108785A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230737A (zh) * | 2022-06-30 | 2023-06-06 | 北京超弦存储器研究院 | 半导体器件及其制造方法、电子设备 |
| WO2024007542A1 (zh) * | 2022-07-07 | 2024-01-11 | 北京超弦存储器研究院 | 存储器及其制造方法 |
| CN117945336A (zh) * | 2024-03-27 | 2024-04-30 | 芯联越州集成电路制造（绍兴）有限公司 | 半导体器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11239254B2 (en) * | 2019-08-02 | 2022-02-01 | Sandisk Technologies Llc | Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same |
| US11171157B1 (en) * | 2020-05-05 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a MFMIS memory device |
| WO2021236166A1 (en) * | 2020-05-18 | 2021-11-25 | Sandisk Technologies Llc | Three-dimensional memory device including ferroelectric-metal-insulator memory cells and methods of making the same |
| KR20210143076A (ko) * | 2020-05-19 | 2021-11-26 | 에스케이하이닉스 주식회사 | 강유전층을 구비하는 3차원 구조의 반도체 장치 |
-
2021
- 2021-12-15 CN CN202111535097.2A patent/CN114256354A/zh active Pending
- 2021-12-23 US US17/783,627 patent/US20240164110A1/en active Pending
- 2021-12-23 WO PCT/CN2021/140813 patent/WO2023108785A1/zh active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230737A (zh) * | 2022-06-30 | 2023-06-06 | 北京超弦存储器研究院 | 半导体器件及其制造方法、电子设备 |
| CN116230737B (zh) * | 2022-06-30 | 2024-03-29 | 北京超弦存储器研究院 | 半导体器件及其制造方法、电子设备 |
| WO2024007542A1 (zh) * | 2022-07-07 | 2024-01-11 | 北京超弦存储器研究院 | 存储器及其制造方法 |
| CN117945336A (zh) * | 2024-03-27 | 2024-04-30 | 芯联越州集成电路制造（绍兴）有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023108785A1 (zh) | 2023-06-22 |
| US20240164110A1 (en) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510872B2 (en) | FinFETs and methods for forming the same | |
| US8759943B2 (en) | Transistor having notched fin structure and method of making the same | |
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| US9029913B2 (en) | Silicon-germanium fins and silicon fins on a bulk substrate | |
| US8629007B2 (en) | Method of improving replacement metal gate fill | |
| CN114256354A (zh) | 一种半导体器件及其制造方法 | |
| CN105810729B (zh) | 鳍式场效应晶体管及其制造方法 | |
| US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
| CN112563266A (zh) | 半导体装置 | |
| KR20200059137A (ko) | 리세싱된 실리콘 캡이 있는 트랜지스터 및 그 형성 방법 | |
| KR20200037110A (ko) | 반도체 디바이스 및 방법 | |
| CN109755290B (zh) | 纳米线晶体管及其制备方法 | |
| CN114759094A (zh) | 半导体结构及制备方法 | |
| CN112582265B (zh) | 半导体结构及其形成方法 | |
| CN106558493B (zh) | 鳍式场效应管的形成方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN104134698B (zh) | FinFET及其制造方法 | |
| CN109755312B (zh) | 纳米线晶体管及其制备方法 | |
| CN113690187B (zh) | 半导体结构及其形成方法 | |
| KR102548071B1 (ko) | 반도체 디바이스 및 방법 | |
| US20230395432A1 (en) | P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same | |
| CN110970300B (zh) | 堆叠环栅鳍式场效应管及其形成方法 | |
| CN108010968B (zh) | 鳍式场效应晶体管及其制作方法 | |
| CN105097938A (zh) | 一种鳍式场效应管及其形成方法 | |
| CN105826200A (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |