CN102110753B - 发光器件、发光器件封装以及照明系统 - Google Patents

发光器件、发光器件封装以及照明系统 Download PDF

Info

Publication number
CN102110753B
CN102110753B CN201010583537.7A CN201010583537A CN102110753B CN 102110753 B CN102110753 B CN 102110753B CN 201010583537 A CN201010583537 A CN 201010583537A CN 102110753 B CN102110753 B CN 102110753B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
type semiconductor
conductive type
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010583537.7A
Other languages
English (en)
Other versions
CN102110753A (zh
Inventor
权五敏
丁钟弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102110753A publication Critical patent/CN102110753A/zh
Application granted granted Critical
Publication of CN102110753B publication Critical patent/CN102110753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Abstract

本发明提供一种发光器件、发光器件封装以及照明系统。发光器件包括第一导电类型半导体层；第一导电类型半导体层上的包括多个阱层和多个势垒层的有源层；以及有源层上的第二导电类型半导体层。势垒层当中的至少第一势垒层的上表面包括不平坦表面。第一势垒层被布置为距离第二导电类型半导体层比距离第一导电类型半导体层更近。

Description

发光器件、发光器件封装以及照明系统
技术领域
本公开涉及发光器件、发光器件封装、以及照明系统。
背景技术
在物理和化学特性方面，III-V族氮化物半导体已经被广泛地用作诸如发光二极管(LED)和激光二极管(LD)的发光器件的核心材料。III-V族氮化物半导体由具有InxAlyGa1-x-yN(其中0≤x≤1，0≤y≤1，并且0≤x+y≤1)的组成式的半导体材料组成。
LED是下述半导体器件，其通过使用化合物半导体的特性将电变成红外线或者光以输入/输出信号或者用作光源。
具有氮化物半导体材料的LED或LD被应用于用于获得光的发光器件。例如，LED或LD被用作诸如蜂窝电话的键区的发光部分、电子标识牌、以及照明装置的各种产品的光源。
发明内容
实施例提供高效率的发光器件。
实施例提供其有源层和第二导电类型半导体层之间的界面具有不平坦表面的发光器件。
实施例提供其有源层的最上边的势垒层的面积大于其它势垒层的面积的发光器件。
实施例提供具有其内量子效率得以提高的发光器件的照明系统和发光器件封装。
在一个实施例中，发光器件包括：第一导电类型半导体层；在第一导电类型半导体层上的包括多个阱层和多个势垒层的有源层；以及在有源层上的第二导电类型半导体层；其中势垒层之间的至少第一势垒层的上表面包括不平坦表面，并且所述第一势垒层被布置为比离第一导电类型半导体层更接近所述第二导电类型半导体层。
在另一实施例中，发光器件包括：第一导电类型半导体层；在第一导电类型半导体层上的包括阱层和势垒层的有源层；以及在有源层上的第二导电类型半导体层，其中在所述有源层和第一导电类型半导体层之间的接触界面的面积小于在所述有源层和第二导电类型半导体层之间的接触界面的面积。
附图说明
图1是示出根据第一实施例的发光器件的侧截面图。
图2是示出根据实施例的图1的有源层的能带结构的图。
图3是示出根据第二实施例的发光器件的图。
图4是示出根据第三实施例的发光器件的侧截面图。
图5是示出根据第四实施例的发光器件的侧截面图。
图6是示出具有横向电极结构并且使用图3中所示的实施例的发光器件的侧截面图。
图7是示出具有垂直电极结构并且使用图3中所示的实施例的发光器件的侧截面图。
图8是示出根据实施例的发光器件封装的横截面图。
图9是示出根据实施例的显示装置的图。
图10是示出根据实施例的另一显示装置的图。
图11是示出根据实施例的照明装置的图。
具体实施方式
在实施例的描述中，将理解的是，当层(或膜)、区域、图案或结构被称为在基板、每层(或膜)、区域、垫或图案“上”时，它能够“直接”在基板、每层(或膜)、区域、垫或图案上，或者也可以存在中间层。此外，将理解的是，当层被称为在每层(膜)、区域、垫或结构“下”时，它能够直接在另一层(膜)、另一区域、另一垫、或者另一图案下，或者也可以存在一个或者多个中间层。
为了示出的清楚，每个元件的尺寸可以被夸大，并且每个元件的尺寸可以不同于每个元件的实际尺寸。
在下文中，将会参考附图描述实施例。
图1是示出根据第一实施例的发光器件的侧截面图。
参考图1，发光器件100包括衬底110、缓冲层120、第一导电类型半导体层130、有源层140、以及第二导电类型半导体层150。
绝缘衬底或者导电衬底可以被用于衬底110。例如，可以使用蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、以及Ge中的至少一个。在衬底110的上表面上，可以形成不平坦图案或者粗糙。在此，不平坦图案可以与衬底110形成为一体或者可以单独地形成。不平坦图案通过更改入射角的临界角可以提高光提取效率。
化合物半导体层可以形成在衬底110上。通过诸如电子束蒸镀器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、复合型热蒸镀器溅射、金属有机化学气相沉积(MOCVD)等等的设备可以生长化合物半导体层，并且设备不限于所列出的设备。化合物半导体层可以使用II至VI族化合物半导体形成为层或者图案，并且化合物半导体层可以形成为多层。
缓冲层120形成在衬底110上。缓冲层120可以使用II至IV族化合物半导体形成为层或者图案。缓冲层120可以包括例如InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的例如使用III-V族化合物半导体的半导体层。
缓冲层120可以包括从GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP的组中选择的至少一个。缓冲层120可以形成有诸如ZnO层的氧化物，并且不限于此。可以不形成缓冲层120，并且不限制是否形成缓冲层。
未掺杂的半导体层可以形成在衬底110或者缓冲层120上。未掺杂的半导体层可以被实施为使用III-V族化合物半导体的GaN基半导体。即使未掺杂的半导体层没有被有意地掺杂有导电掺杂物，这样的未掺杂的半导体层也可以包括n型掺杂物。未掺杂的半导体层可以形成为其掺杂物浓度低于第一导电类型半导体层130的掺杂物浓度，并且与第一导电类型半导体层130相比较，可以形成为低导电层或者高电阻层；然而，未掺杂的半导体层不限于此。
第一导电类型半导体层130可以形成在衬底110或者缓冲层120上。可以利用例如InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的掺杂有第一导电掺杂物的III-V族化合物半导体形成第一导电类型半导体层130。第一导电类型半导体层130可以包括从GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP的组中选择的至少一个。在第一导电类型半导体层130是N型半导体层的情况下，第一导电掺杂物包括Si、Ge、Sn、Se、以及Te作为N型掺杂物。
第一导电类型包覆层可以形成在第一导电类型半导体层130和有源层140之间。第一导电类型包覆层可以形成有GaN基半导体并且其带隙大于有源层40内的势垒层的带隙。第一导电类型包覆层用于限制载流子(carrier)。
有源层140形成在第一导电类型半导体层130上。有源层140可以形成为单量子阱、多量子阱(MQW)、量子线、以及量子点的结构当中的至少一种结构。可以使用III-V族化合物半导体的材料为有源层140形成阱层和势垒层。在下文中，为了便于解释，假定有源层140具有其中交替地布置阱层141、143、以及145和势垒层142、144、以及146的多量子阱结构。
有源层140的阱层/势垒层对可以是InGaN阱层/GaN势垒层、GaN阱层/AlGaN势垒层、InGaN阱层/AlGaN势垒层、以及InGaN阱层/InGaN势垒层。有源层140可以形成有2至30的周期，并且势垒层142、144、以及146中的至少一个可以被掺杂有诸如铟或者硅的掺杂物或者可以不被掺杂；然而，它们不限于此。势垒层142、144、以及146的带隙可以形成为高于阱层141、143、以及145的带隙。
阱层141可以被布置为有源层140的最下层，并且势垒层146可以被布置为最上层。替代阱层141，势垒层可以被布置为最下层。
在实施例中，有源层140的势垒层142、144、以及146中的至少一个的上表面可以形成为不平坦表面，并且至少一个势垒层可以距离第二导电类型半导体层130比距离第一导电类型半导体层150更近。被布置为有源层140的最上层的势垒层146可以形成为不平坦表面，并且最上的势垒层146在下面被称为第一势垒层。
可以以InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式形成第一势垒层146并且可以利用其带隙高于阱层141、143、以及145的带隙的材料形成第一势垒层146。
第一势垒层146的上表面形成为不平坦表面140A。不平坦表面140A不是平的，具有凹凸结构，并且是粗糙的，并且它可以形成为三维形状。第一势垒层146的上表面可以不具有平坦部分。
由于有源层140的第一势垒层146的上表面形成为不平坦表面140A，所以第一势垒层146的上表面的面积大于其它的势垒层142和144的每个上表面的面积。因此，可以增加用于第一势垒层45的空穴注入面积使得可以提高空穴注入效率。
通过在从大约780℃至大约1000℃范围内的生长温度使用氮或/和氢作为载气并且提供环境气体NH3、镓前驱体TMGa(TEGa)、TMIn、以及TMAl可以生长并且形成有源层140。有源层140的阱层141、143、以及145中的每一个可以形成为大约至大约范围内的厚度，并且势垒层142和144中的每一个可以形成为例如大约至大约的较厚的厚度。
在生长温度或/和环境气体方面，有源层140的第一势垒层146的生长条件可以不同于下势垒层142和144的生长条件。例如，通过将第一势垒层146的生长温度减小为比第一导电类型半导体层130的生长温度(例如，大约至大约)低150℃，可以生长不平坦表面140A。对于另一示例，通过将第一势垒层146的生长温度减小为比其它势垒层142和144的生长温度低150℃，可以生长不平坦表面140A。由于第一势垒层146的上表面生长为不平坦表面，因此减少了由于引线键合等等导致的损伤使得可以防止有源层140的损失。
在此，第一势垒层146的厚度D1可以等于其它的势垒层142和144的厚度或者比其它势垒层142和144的厚度厚，例如，可以为大约至大约的范围内。第一势垒层146的凹部的深度D2可以处于大约至大约的范围内，并且可以形成为小于第一势垒层146的厚度的深度。而且，第一势垒层146的厚度D1可以比其它势垒层142和144的厚度厚大约凹部的深度D2可以优选地等于或者大于大约并且此深度是考虑电阻的临界数值。不平坦表面140A的凸部可以形成为具有多边形形状的锥形或者圆形，但是它不限于此。
在第一势垒层146的不平坦表面140A上，可以以规则的间隔或者不规则的间隔形成凹部或者凸部。
由于第一势垒层146的上表面面积增加，所以第一势垒层146和第二导电类型半导体层150之间的界面处的接触面积增加，并且可以提高将空穴注入第二势垒层146的效率。通过第一势垒层146的上表面面积，可以增加电子空穴对(EHP)密度，并且可以充分地提高发光效率。
包覆层可以形成在有源层140上，并且不平坦表面140A可以形成在包覆层的而不是第一势垒层146的上表面上。这可以形成距离有源层140比距离第二导电类型半导体层150的顶表面或者上表面更近的不平坦表面。
图2是示出根据实施例的有源层的能带结构的图。如图1和图2中所示，通过第一势垒层146可以更多地注入价带Ev处的空穴C2和C3使得可以增加与导带Ec处的电子C1的复合率，并且因此可以增加发光效率。在此，存在通过至少一个不平坦表面140A为有源层140补充局部空穴的效果。
同时，第二导电类型半导体层150形成在有源层140上，并且可以以InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式形成第二导电类型半导体层150。第二导电类型半导体层150可以包括掺杂有第二导电掺杂物的III-V族化合物半导体，例如，从GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP的组中选择的至少一个。在第二导电类型是P型半导体的情况下，第二导电掺杂物包括诸如Mg和Ze的P型掺杂物。第二导电类型半导体层150可以形成为单层或者多层，并且它不限于此。
在此，第二导电类型半导体层150的掺杂物的浓度可以处于大约1017cm-3至大约1022cm-3的范围内以进行掺杂。第二导电类型半导体层150可以形成为超过数百埃的厚度，并且通常，它可以形成为大约至的范围内的厚度。
在此，第二导电类型半导体层150的P型掺杂物浓度可以是第一导电类型半导体层140的N型掺杂物浓度的大约1％至大约10％，并且，例如，可以具有大约1017cm-3的掺杂物浓度。即使第二导电类型半导体层150的P型掺杂物浓度可以低于第一导电类型半导体层140的N型掺杂物浓度的10％，通过有源层140的不平坦表面140A可以提高空穴注入效率。
由于不平坦表面140A使得有源层140和第二导电类型半导体层150之间的接触界面比有源层140和第一导电类型半导体层130之间的接触界面大大约50％。因此，即使第二导电类型半导体层150的P型掺杂物浓度可以小于第一导电类型半导体层130的N型掺杂物浓度，也可以提高空穴注入效率和内量子效率。
同时，第一导电类型半导体层130和第二导电类型半导体层150可以分别被实施为P型半导体层和N型半导体层。具有不同于第二导电类型半导体层150的极性的第三导电类型半导体层可以形成在第二导电类型半导体层150上。第一导电类型半导体层130、有源层140、以及第二导电类型半导体层150可以被定义为用于半导体发光器件100的发光结构。发光结构可以被实施为N-P结、P-N结、N-P-N结、以及P-N-P结当中的一种结构。为了便于解释，在下面假定发光器件100的最上边的半导体层是第二导电类型半导体层150。
透明电极层(未示出)、反射电极层、以及第二电极中的一个可以形成在第二导电类型半导体层150上。透明电极层可以在第二导电类型半导体层150的几乎整个表面上包括从由铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、ZnO、IrOx、RuOx、以及NiO组成的组中选择的至少一个。
反射电极层可以在第二导电类型半导体层150的几乎整个表面上选择性地包括Al、Ag、Pd、Ph、Pt、以及Ir的合金或者金属材料。
第二电极可以形成在第二导电类型半导体层150和/或透明电极层上，并且可以包括电极焊盘。可以进一步形成电流扩散图案。
图3是示出根据第二实施例的发光器件的图。为了解释图3中所示的第二实施例，参考第一实施例描述与第一实施例相比较来说相同的部分，并且省略重复的解释。
参考图3，发光器件100A包括衬底110、缓冲层120、第一导电类型半导体层130、有源层140、以及第二导电类型半导体层150。
第二导电类型半导体层150包括第一半导体层151和第二半导体层152，并且可以形成有被掺杂有第二导电掺杂物的半导体，例如，从GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP的组中选择的至少一个。
第一半导体层151的P型掺杂物浓度可以不同于第二半导体层152的掺杂物浓度，例如，第一半导体层151的P型掺杂物浓度可以高于第二半导体层152的掺杂物浓度。
第一半导体层151的P型掺杂物浓度可以处于大约1019cm-3至1022cm-3的范围内以进行掺杂。第一半导体层151的厚度可以比第二半导体层152的厚度薄并且，例如，可以大于大约
第一半导体层151的材料可以与第一势垒层146的材料相同或者不同，并且它们可以具有相同或者不同的带隙。
有源层140的第一势垒层146形成为不平坦表面140B，并且第一半导体层151被布置在第一势垒层146上。沿着第一势垒层146的不平坦表面140B，第一半导体层151可以形成为不平坦层。第一半导体层151形成为不平坦层，并且其上表面面积可以与不平坦表面140B的相同。
第一半导体层151可以形成为不具有平坦部分的不平坦的表面。由于第一半导体层151被布置为距离有源层140比距离第二半导体层152的上表面更近，因此可以有效地提高空穴注入效率。
第一半导体层151和第一势垒层146的不平坦的表面140B被形成为具有比其它势垒层142和144的面积大超过大约50％的面积，使得可以提高将空穴注入有源层140的效率。
图4是示出根据第三实施例的发光器件的侧截面图。为了解释图4中所示的第三实施例，参考第二实施例描述与第二实施例相比较的相同的部分，并且重复的解释被省略。
参考图4，在发光器件100B中，有源层140的第一势垒层146A的上表面形成为不平坦表面140C，并且不平坦表面140C的凹部包括基本上平坦的部分T2。
在不平坦表面140C的凹部处可以形成不平坦表面140C的平坦部分T2，该凹部可以形成为具有多边形形状的锥形或圆形。
有源层140的第一势垒层146A的生长条件如下。第一势垒层146A的生长温度从其它势垒层142和144的生长温度逐渐地降低。在此，可以以规则的间隔分隔不平坦表面140C处的凸部的距离T1，并且第一势垒层146A的凹部可以形成为在凸部之间具有平坦平面的部分T2。
高掺杂物浓度的第一半导体层151可以形成在有源层140的第一势垒层146A上并且可以沿着第一势垒层146A的不平坦表面140C形成。第一半导体层151形成为不平坦层，并且它的上表面面积可以与不平坦表面140C的相同。
在第一势垒层146A上，可以形成高掺杂物浓度的第一半导体层151，或者如图1中所示，可以形成第二导电类型半导体层。
图5是示出根据第四实施例的发光器件的侧截面图。为了解释图5中所示的第四实施例，参考第二实施例描述与第二实施例相比较而言相同的部分，并且省略重复的解释。
参考图5，在发光器件100C中，有源层140的第一势垒层146B的上表面形成为不平坦表面140D，并且不平坦表面140D包括具有多个不平坦图案的基本上平坦的部分T4。
第一势垒层146B的生长温度从第一导电类型半导体层130的生长温度降低了某一温度(例如，150℃以下)，并且氨的提供量减少。与有源层140的其它势垒层142和144的相比较，氨的提供量可以被减少大约50％。在第一势垒层146B的不平坦表面140D的表面上，可以以不规则的间隔和尺寸形成凸部的距离T3，并且可以形成其高度低于不平坦表面140D的峰值高度的多个不平坦图案147。
被布置在第一势垒层146B上的高掺杂物浓度的第一半导体层151可以形成为不平坦层，并且通过不平坦表面140D的微小不平坦图案147可以形成具有微小不平坦的图案的基本上平坦的部分T4。由于具有微小不平坦图案147的不平坦表面140D使得可以增加第一半导体层151和有源层140之间的接触面积，并且此接触面积可以提高空穴注入效率。
在第一势垒层146B上，可以如图1中所示地形成第二导电类型半导体层来替代第一半导体层151。
图6是示出具有横向电极结构并且使用图3中所示的实施例的发光器件的图。为了解释图6中所示的发光器件，将会参考图3描述与图3相比较来说相同的部分。
参考图6，在发光器件101A中，第一电极171可以形成在第一导电类型半导体层130上，并且第二电极173可以形成在第二导电类型半导体层150上。电流扩展层170或/和绝缘层可以形成在第二导电类型半导体层150上。电流扩展层170包括透明电极层或/和反射电极层。电流扩展层170可以被连接到第二电极173。第二电极173可以接触在电流扩展层170和第二导电类型半导体层150上。
可以利用铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、金属氧化物、或者金属氮化物形成透明电极层。可以利用来自Ag、Ag合金、Ni、Al、Al合金、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、以及Hf的一个或者组合形成第二电极173。第二电极173可以包括电极焊盘，或者可以形成单独的电极焊盘。
由于与有源层140和第一导电类型半导体层130之间的接触界面相比，有源层140和第二导电类型半导体层150之间的接触界面更多地增加，所以可以提高将空穴注入有源层140的效率并且可以提高发光效率。
图7是示出具有垂直电极结构并且使用图3中所示的实施例的发光器件102的侧截面图。
参考图7，有源层140被布置在第一导电类型半导体层130和第二导电类型半导体层150之间。第一导电类型半导体层130被实施为N型半导体层并且可以被连接到第一电极171。第二导电类型半导体层150可以被实施为P型半导体层并且可以通过大于其下表面面积的大约50％的区域被提供有电力。由于不平坦表面140B使得与有源层140和第一导电类型半导体层130之间的接触界面相比较，有源层140和第二导电类型半导体层150之间的接触界面可以被更多地增加。
N型半导体层可以进一步形成在第二导电类型半导体层150下面；然而，为了下面的解释的方便起见，省略了该N型半导体层。
在第二导电类型半导体层150下面，可以包括保护层163、电流阻挡层166、第一导电层162、第二导电层164、第三导电层161、以及支撑构件165。在此，在沉积或者附着支撑构件165之后可以移除图3中所示的衬底。移除工艺可以包括物理方法或/和化学方法。物理方法可以包括激光剥离(LLO)，并且化学方法可以包括湿蚀刻液体。通过选择性地使用蚀刻或/和抛光可以消除图3中所示的缓冲层120。
第二导电层164、第三导电层161、以及支撑构件165中的至少一个被用作第二电极，并且第一电极171可以形成在第一导电类型半导体层130上。第一电极171和第二电极可以被相对地布置，并且它们不限于此。
第一导电类型半导体层130的上表面可以形成为光提取结构，例如，凹凸结构或者粗糙。第一导电类型半导体层130的光提取结构可以通过更改入射光的临界角提高外量子效率。
支撑构件164包括使用片形式或镀方法的导电支撑构件并且可以形成为超过数十微米的厚度。导电支撑构件可以包括例如铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜钨(Cu-W)、以及载具晶圆(例如，Si、Ge、GaAs、ZnO、以及SiC)中的至少一个。支撑构件165可以包括绝缘支撑构件，并且它不限于此。
第三导电层161可以形成在支撑构件165上。第三导电层161是结合层并且被接合在第二导电层164和支撑构件165之间。
第三导电层161可以包括势垒金属或者结合金属，例如，可以包括从Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Ta、以及来自于这些金属的两个或者更多的合金中选择的至少一个。
第三导电层161可以延伸到保护层163下面，并且它不限于此。而且，可以不形成第三导电层161，并且支撑构件165可以被布置在第二导电层164下面。
第二导电层164可以包括具有大于大约50％的反射率的金属并且可以用作能够有效地反射入射光的反射层。
第二导电层164可以形成有包括例如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、以及Hf中的至少一个的金属或合金并且可以包括单层或者多层。而且，第二导电层164可以使用金属或者合金和诸如IZO、IZTO、IAZO、IGZO、IGTO、AZO、以及ATO的半透明导电材料形成为多层并且，例如，可以被分层为IZO/Ni、AZO/Ag、IZO/Ag/Ni、以及AZO/Ag/Ni。
第一导电层162可以形成在第二导电层164上。第一导电层162可以欧姆接触到第二导电类型半导体层150并且可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO中的至少一个形成为单层或多层。第二导电层164可以欧姆接触到第二导电类型半导体层150。
电流阻挡层(CBL)166可以形成在第一导电层162和第二导电类型半导体层150之间。电流阻挡层166的上表面可以接触到第二导电类型半导体层150，并且电流阻挡层166的下表面和侧表面可以接触到欧姆接触层162。
在垂直方向上，电流阻挡层166的至少一部分可以与第一电极171重叠，并且电流阻挡层166可以更多地分离第一电极171和支撑构件165之间的电流路径。电流阻挡层166的宽度是第一电极171的宽度的大约0.9至1.3倍。例如，电流阻挡层166的宽度可以是第一电极171的宽度的大约1.1至1.3倍。
使用其导电性低于第二导电层164或者第一导电层162的导电性的材料、与第二导电类型半导体层150形成肖特基接触的材料、或者绝缘材料可以形成电流阻挡层166。例如，电流阻挡层166可以包括ITO、ZnO、SiO2、SiON、Si3N4、Al2O3、TiO2、Ti、Al、以及Cr中的至少一个。
保护层163的内侧部分被布置在第二导电类型半导体层150下面的外侧，并且其外侧部分可以比第二导电类型半导体层150的侧面更加向外延伸。保护层163可以具有环形并且可以被布置在第二导电类型半导体层160下面的外侧。环形可以是连续的或者不连续的环形并且可以包括圆形、多边形、以及弯曲表面和多边形的混合的形状。
保护层163的内侧部分可以接触到第一导电层162的侧面。保护层163可以形成有其导电性低于第二导电层164或者第三导电层161的导电性的材料、与第二导电类型半导体层150形成肖特基接触的材料、或者电绝缘材料。例如，可以利用ZnO、SiO2、SiON、Si3N4、Al2O3、以及TiO2形成保护层163。
也可以选择性地使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、以及镓锌氧化物(GZO)形成保护层163。
保护层163分离第三导电层161和第二导电层150之间的距离使得可以防止器件的侧壁处的电短路。保护层163也可以提高第二导电类型半导体层150和第三导电层161之间的粘附力。
在用于划分为单位芯片的隔离蚀刻工艺期间可以倾斜地形成半导体层130、140、以及150的侧壁，并且保护层163可以被暴露在半导体层130、140、以及150的侧壁下面。在半导体层130、140、以及150的侧面上，可以进一步形成绝缘层。利用SiO2、SiON、Si3N4、Al2O3等等形成绝缘层并且保护半导体层130、140、以及150的侧面。
上述实施例的特征不限于实施例而是可以被选择性地应用于其它实施例。通过实施例的技术范围内的选择性组合，其它的实施例和应用是可能的。
图8是示出根据实施例的发光器件封装的横截面图。
参考图8，发光器件封装30包括主体20、布置在主体20处的第一引线电极31和第二引线电极32、根据实施例的发光器件101、以及覆盖发光器件101的成型构件40。在此，发光器件被布置在主体20处并且被电气地连接到第一引线电极31和第二引线电极32。
主体20可以形成为包括诸如硅的导电衬底、诸如PPA(聚邻苯二甲酰胺)的合成树脂、陶瓷衬底、绝缘衬底、或者金属衬底(例如，MCPCB)。主体20包括诸如其上部开口的凹部。在凹部处，布置发光器件101，并且暴露第一和第二引线电极31和32。倾斜表面可以形成在凹部的周围上。主体20可以包括通孔结构，并且它不限于此。
第一引线电极31和第二引线电极32被相互电气地分离并且将电力提供给发光器件101。第一引线电极31和第二引线电极32还可以通过反射从发光器件101产生的光来增加光效率并且可以用于散发从发光器件101产生的热。
发光器件101可以被安装在主体20上，或者第一引线电极31或者第二引线电极32上。
发光器件101可以通过布线被连接到第一引线电极31和第二引线电极32。
成型构件40可以包围发光器件101以保护发光器件101。而且，荧光衬底可以被包括在成型构件40中使得可以改变从发光器件101发射的光的波长。透镜可以被布置在成型构件40上，并且透镜可以被实施为接触到或者没有接触到成型构件40的形式。
发光器件101可以通过通孔电气地连接到衬底或主体的下表面。
在发光器件封装30上，可以安装上述实施例的发光器件中的至少一个，并且对此不存在限制。
尽管发光器件封装已经被描述为顶视形式，但是它还可以被实施为侧视方法使得可以改进上述热辐射特性、导电性以及反射特性。如上所述通过树脂层可以封装根据顶视或者侧视方法的发光器件，并且然后，透镜可以形成或者附着在树脂层上；对此不存在限制。
<照明系统>
根据实施例的发光器件封装或者发光器件能够被应用于照明系统。照明系统包括多个发光器件或者发光器件封装的阵列的结构。照明系统可以包括图9和图10中所示的显示装置、图11中所示的照明装置、照明灯、信号灯、汽车头灯、电子显示器等等。
图9是示出根据实施例的显示装置的分解透视图。
参考图9，根据实施例的显示装置1000可以包括导光板1041；发光模块1031，该发光模块1031将光提供给导光板1041；在导光板1041的下方的反射构件1022；在导光板1041上的光学片1051；在光学片1051上的显示面板1061；以及底盖1011，该底盖1011存储导光板1041、发光模块1031、以及反射构件1022；然而，其不限于此。
底盖1011、反射片1022、导光板1041以及光学片1051可以被定义为灯单元1050。
导光板1041用于漫射光以聚集为表面光源。利用透明材料形成导光板1041并且，例如，可以包括诸如聚甲基丙烯酸甲酯(PMMA)的丙烯基树脂、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、环烯烃共聚合物(COC)以及聚邻苯二甲酸酯(PEN)树脂中的一个。
发光模块1031将光提供给导光板1041的至少一侧，并且最终用作显示装置的光源。
包括至少一个发光模块1031，并且发光模块1031可以在导光板1041的一侧处直接或者间接地提供光。发光模块1031包括根据上述实施例的发光器件封装30和基板1033。发光器件封装30可以以预定的间隔布置在基板1033上。
基板1033可以是包括电路图案(未示出)的印刷电路板(PCB)。然而，基板1033不仅可以包括典型的PCB而且可以包括金属核PCB(MCPCB)或者柔性PCB(FPCB)，并且它不限于此。在发光器件封装30被安装在底盖1011的侧面上或者散热板上的情况下，基板1033可以被省略。在此，散热板的一部分可以接触到底盖1011的上表面。
多个发光器件封装30可以被安装在基板1033上使得发光表面与导光板1041分离预定的距离，但是对此不存在限制。发光器件封装30可以将光直接地或者间接地提供给光进入部分，即导光板1041的一侧，并且对此不存在限制。
反射构件1022可以被布置在导光板1041的下方。反射构件1022在向上方向上反射被入射到导光板1041的下表面的光，从而可以提高灯单元1050的亮度。例如，可以利用例如PET、PC或者PVC树脂形成反射构件1022；然而，它不限于此。反射构件1022可以是底盖1011的上表面；然而，对此不存在限制。
底盖1011可以存储导光板1041、发光模块1031、以及反射构件1022。为此，底盖1011可以被提供有存储单元1012，其具有其上表面被打开的盒形状，并且对此不存在限制。底盖1011可以与顶盖组合，并且对此不存在限制。
可以利用金属材料或者树脂材料形成底盖1011并且可以使用按压或者挤出成型工艺来制造底盖1011。底盖1011还可以包括具有优秀的导热性的金属或者非金属材料，并且对此不存在限制。
例如，显示面板1061是LCD面板，并且包括透明的第一和第二基板，和第一和第二基板之间的液晶层。在显示面板1061的至少一侧上，可以附着偏振板；然而，附着结构不限于此。显示面板1061通过穿过光学片1051的光来显示信息。显示装置1000可以被应用于各种蜂窝电话、笔记本计算机的监视器、膝上计算机的监视器、以及电视。
光学片1051被布置在显示面板1061和导光板1041之间并且包括至少一个半透明片。光学片1051可以包括例如漫射片、水平和垂直棱镜片、亮度增强片中的至少一个。漫射片漫射入射光。水平或/和垂直棱镜片将入射光集中在显示区域。亮度增强片重新使用丢失的光以增强亮度。保护片可以被布置在显示面板1061上，并且对此不存在限制。
在此，在发光模块1031的光路径上，导光板1041和光学片1051可以被包括作为光学构件；然而，对此不存在限制。
图10是示出根据实施例的显示装置的图。
参考图10，显示装置1100包括底盖1152、基板1120、光学构件1154、以及显示面板1155。在此，上述发光器件封装30被排列在基板1120上。
基板1120和发光器件封装30可以被定义为发光模块1060。底盖1152、至少一个发光模块1060、以及光学构件1154可以被定义为灯单元。
底盖1152可以被提供有存储单元1153，并且对此不存在限制。
在此，光学构件1154可以包括透镜、导光板、漫射片、水平和垂直棱镜片、以及亮度增强片中的至少一个。可以利用PC材料或者甲基丙烯酸甲酯(PMMA)材料形成导光板，并且可以消除导光板。漫射片漫射入射光。水平或/和垂直棱镜片将入射光集中在显示区域上。亮度增强片重新使用丢失的光以增强亮度。
光学构件1154被布置在发光模块1060上。光学构件1154将从发光模块1060发射的光转换为表面光源，或者执行漫射或者收集光。
图11是示出根据实施例的照明装置的透视图。
参考图11，照明装置1500包括壳体1510；发光模块1530，该发光模块1530被安装到壳体1510；以及连接端子1520，该连接端子1520被安装到壳体1510并且被提供有来自于外部电源的电力。
优选地，利用具有优异的散热特性的材料形成壳体1510。例如，可以利用金属材料或者树脂材料形成壳体1510。
发光模块1530可以包括基板1532，和被安装在基板1532上的根据实施例的发光器件封装30。多个发光器件封装30可以以矩阵的形式排列或者以预定的间隔相互分离地排列。
基板1532可以是印有电路图案的绝缘体。例如，基板1532可以包括PCB、金属核PCB、柔性PCB、陶瓷PCB、以及FR-4基板。
基板1532还可以利用有效地反射光的材料形成，或者它的表面可以被涂覆有有效地反射光的颜色，例如，白色或者银色。
至少一个发光器件封装30可以被安装在板1532上。每个发光器件封装30可以包括至少一个发光二极管(LED)芯片。LED芯片可以包括诸如红、绿、蓝或者白色的可见光的发光二极管，或者发射紫外线(UV)的UV发光二极管。
各种发光器件封装30的组合可以被布置在发光模块1530中以获得颜色色调和亮度。例如，为了确保高显色指数(CRI)，可以组合并且布置白色发光二极管、红色发光二极管、以及绿色发光二极管。
连接端子1520可以被电气地连接到发光模块1530以提供电力。连接端子1520以插座的方法螺丝连接到外部电源；然而，对此不存在限制。例如，可以将连接端子1520形成为插脚的形状以将其插入到外部电源或者可以通过布线将其连接到外部电源。
根据实施例，其中封装发光器件100的封装可以被布置在基板上以实施为如上的发光模块，或者图1中所示的发光器件可以被布置在基板上并且被封装以实施为发光模块。
根据实施例，能够增加将载流子注入有源层的效率，能够提高有源层的内量子效率。因此，能够提高发光器件和发光器件封装的可靠性。
根据实施例的发光器件的制造方法包括：形成第一导电类型半导体层；在第一导电类型半导体层上形成包括阱层和势垒层的单层或者多层结构的有源层；以及在有源层上形成第二导电类型半导体层。
虽然已经参照本发明的多个示例性实施例描述了实施例，但是应该理解，本领域的技术人员可以想到多个其它修改和实施例，这将落入本发明原理的精神和范围内。更加具体地，在本说明书、附图和所附权利要求的范围内的主要内容组合布置的组成部件和/或布置中，各种变化和修改都是可能的。除了组成部件和/或布置中的变化和修改之外，对于本领域的技术人员来说，替代使用也将是显而易见的。

Claims (15)

1.一种发光器件，包括：
第一导电类型半导体层；
在所述第一导电类型半导体层上的包括多个阱层和多个势垒层的有源层；以及
在所述有源层上的第二导电类型半导体层，
其中在所述势垒层中的至少第一势垒层的上表面包括不平坦表面，并且所述第一势垒层被布置为比离所述第一导电类型半导体层更接近所述第二导电类型半导体层，以及
其中在所述有源层和所述第一导电类型半导体层之间的接触界面的面积小于在所述有源层和所述第二导电类型半导体层之间的接触界面的面积。
2.根据权利要求1所述的发光器件，其中所述第一势垒层被布置在所述有源层的最上边部分处。
3.根据权利要求2所述的发光器件，其中所述不平坦表面的凹部的深度处于至的范围内。
4.根据权利要求2所述的发光器件，其中所述有源层的第一势垒层的厚度比其它势垒层的厚度厚并且比所述不平坦表面的凹部的深度大。
5.根据权利要求2所述的发光器件，其中所述有源层的第一势垒层的厚度比其它势垒层的厚度厚至少
6.根据权利要求1或2所述的发光器件，其中所述第一势垒层的上表面的面积大于所述有源层的其它势垒层的面积。
7.根据权利要求6所述的发光器件，其中所述第一导电类型半导体层包括N型掺杂物并且所述第二导电类型半导体层包括P型掺杂物，其中被包括在所述第一导电类型半导体层中的N型掺杂物的浓度高于被包括在所述第二导电类型半导体层中的P型掺杂物的浓度。
8.根据权利要求1或2所述的发光器件，其中所述第一势垒层的不平坦表面包括具有平坦部分的凹部。
9.根据权利要求8所述的发光器件，其中在所述第一势垒层的不平坦表面当中的平坦部分的凹部包括高度低于所述不平坦表面的峰值高度的多个不平坦图案。
10.根据权利要求2所述的发光器件，其中所述有源层包括具有AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体，并且所述第二导电类型半导体层包括包含P型掺杂物的第一半导体层和第二半导体层，其中所述第一半导体层形成为与所述第一势垒层的不平坦表面相对应的不平坦层。
11.根据权利要求10所述的发光器件，其中所述第一半导体层的掺杂物浓度高于所述第二半导体层的掺杂物浓度。
12.根据权利要求2所述的发光器件，其中所述第一势垒层的不平坦表面的面积比所述有源层中的其它势垒层的上表面的面积大超过50％。
13.根据权利要求1所述的发光器件，其中所述第一势垒层利用InxAlyGa1-x-yN的组成式来形成，其中0≤x≤1,0≤y≤1,0≤x+y≤1，并且利用具有比所述阱层的带隙高的带隙的材料来形成。
14.根据权利要求1或2所述的发光器件，其中所述第一势垒层包括铟，并且所述不平坦表面包括三维形状。
15.根据权利要求1或2所述的发光器件，其中所述第一导电类型半导体层是N型半导体层，并且所述第二导电类型半导体层包括P型半导体层。
CN201010583537.7A 2009-12-28 2010-12-03 发光器件、发光器件封装以及照明系统 Expired - Fee Related CN102110753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090132182A KR101028286B1 (ko) 2009-12-28 2009-12-28 반도체 발광소자 및 그 제조방법
KR10-2009-0132182 2009-12-28

Publications (2)

Publication Number Publication Date
CN102110753A CN102110753A (zh) 2011-06-29
CN102110753B true CN102110753B (zh) 2015-05-27

Family

ID=43797502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010583537.7A Expired - Fee Related CN102110753B (zh) 2009-12-28 2010-12-03 发光器件、发光器件封装以及照明系统

Country Status (4)

Country Link
US (2) US8796705B2 (zh)
EP (1) EP2339651B1 (zh)
KR (1) KR101028286B1 (zh)
CN (1) CN102110753B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130079873A (ko) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR101957816B1 (ko) 2012-08-24 2019-03-13 엘지이노텍 주식회사 발광 소자
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR102101356B1 (ko) * 2013-06-18 2020-04-17 엘지이노텍 주식회사 발광소자 및 조명시스템
JP2015177107A (ja) * 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光素子及びその製造方法
CN105590944A (zh) * 2014-10-24 2016-05-18 上海和辉光电有限公司 Oled柔性显示器件
US9847454B2 (en) * 2015-10-02 2017-12-19 Epistar Corporation Light-emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314620B2 (ja) * 1996-04-11 2002-08-12 日亜化学工業株式会社 窒化物半導体発光素子
US7012283B2 (en) * 2000-09-21 2006-03-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and optical device containing it
JP2005093682A (ja) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
US7781777B2 (en) * 2004-03-08 2010-08-24 Showa Denko K.K. Pn junction type group III nitride semiconductor light-emitting device
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
KR20060027133A (ko) 2004-09-22 2006-03-27 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100699147B1 (ko) 2005-12-15 2007-03-21 엘지전자 주식회사 다파장 발광소자 및 그 제조방법
KR20090002165A (ko) * 2007-06-20 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조 방법
KR101349444B1 (ko) * 2007-06-21 2014-01-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7816701B2 (en) 2007-06-21 2010-10-19 Lg Innotek Co., Ltd. Semiconductor light emitting device
TW200903838A (en) * 2007-07-06 2009-01-16 Huga Optotech Inc Optoelectronic device and the forming method thereof
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR101360882B1 (ko) * 2007-08-17 2014-02-12 삼성전자주식회사 질화물 반도체 소자 및 그 제조방법
WO2009057655A1 (ja) * 2007-10-29 2009-05-07 Mitsubishi Chemical Corporation 半導体発光素子およびその製造方法
TWI381547B (zh) * 2007-11-14 2013-01-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光二極體及其製造方法
KR101521259B1 (ko) * 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
CN102110753A (zh) 2011-06-29
EP2339651A3 (en) 2014-01-22
EP2339651B1 (en) 2018-05-09
KR101028286B1 (ko) 2011-04-11
US20140306178A1 (en) 2014-10-16
US20110156068A1 (en) 2011-06-30
EP2339651A2 (en) 2011-06-29
US8796705B2 (en) 2014-08-05
US10283673B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
CN102157658B (zh) 发光器件、发光器件封装及照明系统
CN102237463B (zh) 发光器件及其制造方法、发光器件封装以及发光系统
KR101039879B1 (ko) 발광소자 및 그 제조방법
CN102130258B (zh) 发光器件、发光器件封装以及照明系统
CN102148322B (zh) 发光器件和具有发光器件的发光器件封装
CN102088018B (zh) 发光器件和具有发光器件的发光器件封装
US8436383B2 (en) Light emitting device, light emitting device package, and lighting system
EP2562814B1 (en) Light emitting device and light emitting device package
US8748927B2 (en) Light emitting device, light emitting device package, and lighting system
EP2562815A2 (en) Light emitting device and light emitting device package
CN102163675A (zh) 发光器件
CN102110753B (zh) 发光器件、发光器件封装以及照明系统
EP2262014A2 (en) Light emitting device, light emitting device package and lighting system having the same
KR101956019B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101830144B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956033B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130029543A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101952435B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101880451B1 (ko) 발광소자
KR101921150B1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
KR20130021299A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150527

Termination date: 20191203