KR100699147B1 - 다파장 발광소자 및 그 제조방법 - Google Patents

다파장 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100699147B1
KR100699147B1 KR1020050123854A KR20050123854A KR100699147B1 KR 100699147 B1 KR100699147 B1 KR 100699147B1 KR 1020050123854 A KR1020050123854 A KR 1020050123854A KR 20050123854 A KR20050123854 A KR 20050123854A KR 100699147 B1 KR100699147 B1 KR 100699147B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
forming
electrode
Prior art date
Application number
KR1020050123854A
Other languages
English (en)
Inventor
신종언
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050123854A priority Critical patent/KR100699147B1/ko
Application granted granted Critical
Publication of KR100699147B1 publication Critical patent/KR100699147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 다파장 발광소자에 관한 것으로서, 발광소자의 광을 방출하는 영역인 활성층을 이루고 있는 양자우물(Quatum Well)층 및 양자장벽(Quantum Barrier)층의 두께에 따라 다른 파장대의 광을 방출시키는 현상을 이용하여, 양자우물층과 양자장벽층 사이의 계면을 요철 형상을 따라 형성시켜서 위치에 따라 두께를 다르게 형성함으로써, 하나의 발광소자 칩에서 다양한 파장대의 광이 방출되도록 구현할 수 있고, 간단한 공정을 통해 패키징할 수 있으며, 신뢰성 또한 향상된 다파장 발광소자 및 그 제조방법에 관한 것이다.
다파장, 발광소자, 활성층, 요철, 돌출부, 두께

Description

다파장 발광소자 및 그 제조방법{Multi Wavelength Light Emitting Device and Fabricating Method thereof}
도 1은 일반적인 수평형 발광소자의 구조를 설명하기 위한 개략도.
도 2는 일반적인 수직형 발광소자의 구조를 설명하기 위한 개략도.
도 3은 일반적인 수평형 또는 수직형 발광소자에서 활성층의 구조를 설명하기 위한 개략도.
도 4는 본 발명에 따른 다파장 발광소자의 바람직한 제 1 실시 예로써, 수평형 발광소자에 본 발명의 활성층 구조를 채용한 구조를 설명하기 위한 단면도.
도 5는 본 발명에 따른 다파장 발광소자의 바람직한 제 2 실시 예로써, 수직형 발광소자에 본 발명의 활성층 구조를 채용한 구조를 설명하기 위한 단면도.
도 6a 내지 도 6f는 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 1 실시 예로써, 수평형 발광소자의 제조방법을 설명하기 위한 단면도.
도 7a 내지 도 7f는 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 2 실시 예로써, 수직형 발광소자의 제조방법을 설명하기 위한 단면도.
도 8은 활성층을 복수개 구비하며, 각 층에 형성되는 요철의 위상이 일치하도록 형성한 경우를 설명하기 위한 단면도.
도 9는 활성층을 복수개 구비하며, 각 층에 형성되는 요철의 위상이 어긋나도록 형성한 경우를 설명하기 위한 단면도.
도 10a 내지 도 10e는 본 발명에 따른 다파장 발광소자의 활성층 구조를 제조하는 방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 설명>
100, 200. 기판 110, 210. 버퍼층
121, 221. n-반도체층 122, 222. 활성층
123, 223. p-반도체층 130, 230. 제 1 전극
140, 240. 제 2 전극 122a, 222a, 300. 양자우물층
122b, 222b, 310. 양자장벽층 400. 제 1 양자우물층
410. 제 1 양자장벽층 420. 제 2 양자우물층
430. 제 2 양자장벽층 401, 402, 403, 404. 개구
본 발명은 다파장 발광소자에 관한 것으로서, 발광소자를 이루는 활성층의 두께 및 조성을 위치에 따라 다르게 하여, 하나의 발광소자 칩에서 다양한 파장 영역의 광 방출을 구현할 수 있도록 하는 다파장 발광소자 및 그 제조방법에 관한 것 이다.
일반적으로, 발광소자는 전극의 위치에 따라 수평형 발광소자와 수직형 발광소자로 분류한다.
이하, 도면을 참조하여 종래기술에 따른 수평형 발광소자와 수직형 발광소자의 구조에 대해서 개략적으로 설명한다.
도 1은 일반적인 수평형 발광소자를 설명하기 위한 개략도이다.
도면에 도시된 바와 같이, 수평형 발광소자는 일반적으로, 기판(10), 버퍼층(11), n-반도체층(12a), 활성층(12b), p-반도체층(12c), 제 1 전극(13), 제 2 전극(14)으로 구성된다.
상기 기판(10) 상부에 상기 버퍼층(11)과 상기 n-반도체층(12a)이 차례로 형성되어 있는데, 상기 n-반도체층(12a)은 상부의 일부 영역이 식각되어 있으며, 식각된 영역 상부에 제 1 전극(13)이 형성되어 있다.
그리고, 상기 n-반도체층(12a) 상부에서 식각된 일부 영역을 제외한 나머지 영역은 활성층(12b), p-반도체층(12c), 제 2 전극(14)이 순차적으로 형성되어 있는 구조이다.
한편, 상기 활성층(12b)의 구조는 도 1에서는 구체적으로 도시하지 않았으나, 통상적으로 도 3에 도시한 바와 같이 복수개의 양자우물층(30)과 양자장벽층(31)이 번갈아가며 적층된 구조이다.
종래에는 이와 같이 양자우물층을 균일한 두께의 구조로 형성하기 때문에, 단일 파장만 발생시킬 수 있다.
도 2는 일반적인 수직형 발광소자를 설명하기 위한 개략도이다.
도면에 도시된 바와 같이, 수직형 발광소자는 일반적으로, 제 1 전극(20), n-반도체층(21a), 활성층(21b), p-반도체층(21c), 제 2 전극(24)을 포함하여 이루어진다.
구조적으로는, 상기 제 1 전극(20) 상부에 단순히 n-반도체층(21a), 활성층(21b), p-반도체층(21c), 제 2 전극(24)이 순차적으로 쌓여 있는 형상이다.
한편, 앞에서와 언급한 바와 마찬가지로, 상기 활성층(12b)의 구조는 도 2에서는 구체적으로 도시하지 않았으나, 통상적으로 도 3에 도시된 것처럼 복수개의 양자우물층(30)과 양자장벽층(31)이 일정한 두께로 번갈아가며 적층시킨 구조이므로 하나의 파장만을 발생시킨다.
한편, 발광소자를 다양한 파장을 방출하도록 구현하기 위한 방법에는 크게 세 가지 방법이 있다.
첫 번째는 발광소자의 활성층 물질로서 사용되는 InGaN의 In 함유량을 조절하는 방법이 있다.
그러나 이 방법은 In의 함유량이 많아지는 장파장으로 갈수록 결정질 특성이 나빠지므로, 좋은 특성의 가시광을 구현하기가 어렵고, 신뢰성이 떨어진다.
두 번째는 청색(Blue), 녹색(Green), 적색(Red)의 세 가지 발광소자를 조합한 패키지를 형성하여 파장을 조절하는 방법이 있다.
예를 들어서, 황색(Yellow) 파장을 만들기 위하여, 청색(Blue), 녹색(Green)을 조합하거나, 호박색(Amber)을 만들기 위하여 청색(Blue), 녹색(Green), 적색(Red)를 적절히 조합하는 방법이다.
그러나, 원하는 색을 얻기 위한 정확한 색 조절이 쉽지 않으며, 패키지에 세 가지 색의 발광소자를 실장시켜야 하므로, 패키징도 어렵고, 단가도 비싸진다는 단점이 있다.
세 번째는, 자외선(UV) 발광소자에 여러 가지 표현하고 싶은 색깔의 인광체(Phosphor)를 덮어 사용하는 방법이 있다.
이를테면, 오렌지 색을 만들려면 이에 해당하는 인광체(Phosphor)를 자외선 발광소자 상부에 덮어 램프를 만드는 방법이다.
그러나, 이와 같은 자외선 발광소자와 인광체를 사용하는 방법은 각 색깔에 대응하는 인광체의 개발이 필요하며, 자외선 발광소자에 인광체를 덮어 램프를 만들 경우 발광소자의 효율이 저하되는 단점이 있다.
또한, 자외선 노출에 의한 인체의 영향을 고려해야 하며, 아직까지 고출력의 자외선 발광소자의 특성을 확보하지 못하고 있는 상태이다.
이와 같은 종래기술의 문제점을 해결하기 위해서, 본 발명은 활성층을 이루는 양자우물(Quantum Well)층과 양자장벽(Quantum Barrier)층의 두께를 위치에 따라 다르게 하여, 하나의 발광소자 칩에서 원하는 여러 가지 파장의 광을 방출하도 록 구현할 수 있는 다파장 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 기존의 다파장 발광소자보다 패키징하기에도 수월하고, 다파장을 구현하는데 있어서 신뢰성을 향상시킬 수 있으며, 기존의 발광소자 제조공정에서 간단한 추가 공정을 통해 여러 가지 파장을 구현할 수 있는 다파장 발광소자 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 다파장 발광소자의 바람직한 제 1 실시 예에 따르면, 기판 상부에 형성된 버퍼층; 버퍼층 상부에 형성되고, 상부의 일부 영역이 식각된 n-반도체층; n-반도체층의 식각된 영역에 형성된 제 1 전극; 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지고, n-반도체층의 식각된 영역을 제외한 나머지 영역의 상부에 형성된 활성층; 활성층 상부에 형성된 p-반도체층 및; p-반도체층 상부에 형성된 제 2 전극;을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 다파장 발광소자의 바람직한 제 2 실시 예에 따르면, 제 1 전극; 제 1 전극 상부에 형성된 n-반도체층; 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 상기 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지 고, n-반도체층 상부에 형성된 활성층; 활성층 상부에 형성된 p-반도체층 및; p-반도체층 상부에 형성된 제 2 전극;을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 1 실시 예에 따르면, 기판 상부에 버퍼층을 형성하는 단계; 버퍼층 상부에 n-반도체층을 형성하는 단계; 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지는 활성층을 n-반도체층 상부에 형성하는 단계; 활성층 상부에 p-반도체층을 형성하는 단계; p-반도체층 상부에서부터 n-반도체층의 일부까지 메사(Mesa) 식각하여, 노출된 n-반도체층 상부에 제 1 전극을 형성하는 단계 및; p-반도체층 상부에 제 2 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 2 실시 예에 따르면, 기판 상부에 버퍼층을 형성하는 단계; 버퍼층 상부에 n-반도체층을 형성하는 단계; 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지는 활성층을 n-반도체층 상부에 형성하는 단계; 활성층 상부에 p-반도체층을 형성하는 단계; p-반도체층 상부에 제 1 전극을 형성하는 단계; 기판 및 버퍼층을 제거하여 n-반도체층을 노출시키는 단계 및; n-반도체층 하부에 제 2 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 다파장 발광소자 및 그 제조방법의 바람직한 실시 예에 대하여 상세히 설명한다.
도 4는 본 발명에 따른 다파장 발광소자의 바람직한 제 1 실시 예로써, 수평형 발광소자에 본 발명의 활성층 구조를 채용한 구조를 설명하기 위한 단면도를 나타낸다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 다파장 발광소자는, 기판(100), 버퍼층(110), n-반도체층(121), 활성층(122), p-반도체층(123), 제 1 전극(130), 제 2 전극(140)으로 구성된다.
여기서, 상기 기판(100)은 사파이어 기판을 사용하는 것이 바람직하다.
구조적으로는, 상기 기판(100) 상부에 상기 버퍼층(110)이 형성되어 있고, 상기 버퍼층(110)상부에는 상기 n-반도체층(121)이 형성되어 있다.
이때, 상기 n-반도체층(121)은 상부의 일부 영역이 식각되어 있으며, 그 식각된 면에는 제 1 전극(130)이 형성되어 있다.
그리고, 상기 n-반도체층(121)의 식각된 일부 영역을 제외한 나머지 영역 상부에 상기 활성층(122), p-반도체층(123), 제 2 전극(140)이 순차적으로 형성되어 있다.
그런데, 본 발명은 상기 활성층(122)이 양자우물(Quatum Well)층(122a)과 양자장벽(Quatum Barrier)층(122b)을 포함하며, 그 양자우물층과 양자장벽층 사이의 계면이 도면에 도시된 바와 같이 요철 형상을 따라 이루어도록 하는 것을 특징으로 한다.
이때, 상기 요철 혹은 돌출부는 높이가 10Å ~ 102Å 이고, 상호 이격된 거리가 102Å ~ 106Å인 것이 바람직하다.
또한, 상기 활성층(122)은 Al1 -x- yGaxInyN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성물로 이루어지는 것이 바람직하다.
도면상에서 상기 활성층(122)은 양자우물층과 양자장벽층을 각각 한 층씩 갖는 단층 구조의 경우를 나타내었으나, 도 8에 도시된 바와 같이 양자우물층(300)과 양자장벽층(310)으로 이루어진 활성층이 순차적으로 복수개 적층된 구조로도 가능하며, 또한, 이와 같은 구조를 통해 더욱 다양한 파장의 광을 방출하도록 구현할 수 있다.
게다가, 도 9에서와 같이 양자우물층(300)과 양자장벽층(310) 사이 계면상의 요철의 위치를 상호 엇갈리게 형성하거나, 도면에는 도시하지 않았으나, 위치에 따라서 요철의 두께를 불규칙하게 형성하는 등 양자우물층과 양자장벽층 사이의 두께의 차이를 변화시키는 방법은 다양하므로, 이와 같이 응용 및 변형을 통해서 얼마든지 다양한 파장의 광을 구현할 수도 있다.
한편, 상기 n-반도체층 또는 p-반도체층은 질화갈륨(GaN) 반도체층인 것이 바람직하다.
상기 p-반도체층과 제 2 전극 사이에는 전류 특성을 좋게 하기 위해서, 투명전극을 더 형성하는 것이 바람직하다.
도 5는 본 발명에 따른 다파장 발광소자의 바람직한 제 2 실시 예로써, 수직 형 발광소자에 본 발명의 활성층 구조를 채용한 구조를 설명하기 위한 단면도를 나타낸다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 다파장 발광소자는, 제 1전극(230), n-반도체층(221), 활성층(222), p-반도체층(223), 제 2 전극(240)으로 구성된다.
구조적으로 보면, 상기 제 1 전극(230)의 상부에 n-반도체층(221), 활성층(222), p-반도체층(223), 제 2 전극(240)이 순차적으로 형성되어 있는 구조이다.
여기서도 마찬가지로, 상기 활성층(122)은 양자우물(Quatum Well)층(222a)과 양자장벽(Quatum Barrier)층(222b)을 포함하며, 그 양자우물층과 양자장벽층 사이의 계면이 도면에 도시된 바와 같이 요철 형상을 따라 이루어지는 것을 특징으로 한다.
참고로, 도 4를 참조한 본 발명의 바람직한 제 1 실시 예에 따른 설명에서 다루었던 내용과 중복되는 내용은 생략한다.
도 6a 내지 도 6f는 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 1 실시 예로써, 수평형 발광소자의 제조방법을 설명하기 위한 단면도를 나타낸다.
도 6a는 기판(100) 상부에 버퍼층(110)을 형성한 단계를 나타낸다.
이때, 상기 기판(100)은 사파이어 기판으로 사용하는 것이 바람직하다.
도 6b는 버퍼층(110) 상부에 n-반도체층(121)을 형성한 단계를 나타낸다.
이때, n-반도체층(121)은 후술할 p-반도체층과 더불어 질화갈륨(GaN) 반도체층인 것이 바람직하다.
도 6c는 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층(122a)과 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층(122b)이 순차적으로 적층된 구조로 이루어지는 활성층(122)을 n-반도체층(121) 상부에 형성한 단계를 나타낸다.
이때, 상기 돌출부(요철)는 높이가 10Å ~ 102Å 이고, 상호 이격된 거리가 102Å ~ 106Å인 것이 바람직하다.
여기서, 상기 활성층은 Al1 -x- yGaxInyN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성물인 것이 바람직하다.
또한, 본 발명의 발광소자 구조에서 이미 언급하였듯이, 도면상에 상기 활성층(122)은 양자우물층과 양자장벽층을 각각 한 층씩 갖는 단층 구조의 경우를 나타내었으나, 도 8에 도시된 바와 같이 양자우물층(300)과 양자장벽층(310)으로 이루어진 활성층이 순차적으로 복수개 적층된 구조로도 가능하며, 또한, 이와 같은 구조를 통해 더욱 다양한 파장의 광을 방출하도록 구현할 수 있다.
게다가, 도 9에서와 같이 양자우물층(300)과 양자장벽층(310) 사이 계면상의 요철의 위치를 상호 엇갈리게 형성하거나, 도면에는 도시하지 않았으나, 위치에 따라서 요철의 두께를 불규칙하게 형성하는 등 양자우물층과 양자장벽층 사이의 두께 의 차이를 변화시키는 방법은 다양하므로, 이와 같은 응용 및 변형을 통해서 얼마든지 다양한 파장의 광을 구현할 수 있다.
참고로, 상기 양자우물층과 양자장벽층으로 이루어진 활성층을 형성하는 방법에 대한 구체적인 설명은, 도 10a 내지 도 10e를 참조한다.
그리고, 이하 도면에서는 활성층(122)에서 양자우물층(122a)과 양자장벽층(122b)의 요철 형상은 도시하지 않았음을 강조한다.
도 6d는 활성층(122) 상부에 p-반도체층(123)을 형성한 단계를 나타낸다.
상기 활성층(122) 상부는, 다시 말해서, 최종적으로 형성된 양자장벽층의 상부를 말한다.
도 6e는 p-반도체층(123) 상부에서부터 n-반도체층(121)의 일부까지 메사(Mesa) 식각한 단계를 나타낸다.
상기 메사(Mesa) 식각은 수직한 방향으로만 식각을 위해, 건식 식각(Dry Etching)을 통해 수행하는 것이 바람직하다.
도 6f는 노출된 n-반도체층(121) 상부에 제 1 전극(130)을 형성하고, p-반도체층(123) 상부에 제 2 전극(140)을 형성한 단계를 나타낸다.
여기서, 상기 p-반도체층(123) 상부에 p-반도체층에서의 전류 확산이 잘되도록 하기 위해 투명전극을 먼저 형성한 후, 그 투명전극 상부에 제 2 전극(140)을 형성하는 것이 바람직하다.
도 7a 내지 도 7f는 본 발명에 따른 다파장 발광소자 제조방법의 바람직한 제 2 실시 예로써, 수직형 발광소자의 제조방법을 설명하기 위한 단면도를 나타낸다.
도 7a는 기판(200) 상부에 버퍼층(210)을 형성한 단계를 나타낸다.
도 7b는 버퍼층(210) 상부에 n-반도체층(221)을 형성한 단계를 나타낸다.
도 7c는 상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층(222a)과 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층(222b)이 순차적으로 적층된 구조로 이루어지는 활성층(222)을 n-반도체층(221) 상부에 형성한 단계를 나타낸다.
여기서, 상기 활성층은 Al1 -x- yGaxInyN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성물인 것이 바람직하다.
참고로, 상기 양자우물층과 양자장벽층으로 이루어진 활성층을 형성하는 방법에 대한 구체적인 설명은, 도 10a 내지 도 10e를 참조한다.
도 7d는 활성층(222) 상부에 p-반도체층(223)을 형성한 단계를 나타낸다.
도 7e는 p-반도체층(223) 상부에 제 1 전극(230)을 형성한 단계를 나타낸다.
도 7f는 기판 및 버퍼층을 제거하여 n-반도체층(200) 하부를 노출시키고, n-반도체층 하부에 제 2 전극(240)을 형성한 단계를 나타낸다.
상기 기판 및 버퍼층을 제거하는 방법은 레이저 리프트 오프(Laser Lift Off) 또는 습식 식각을 통해 수행하는 것이 바람직하다.
도 8은 활성층을 복수개 구비하며, 각 층에 형성되는 요철의 위상을 일치시켜 형성한 경우의 구조를 설명하기 위한 단면도를 나타낸다.
앞서 도 4 또는 도 5에서는 한 쌍의 양자우물층과 양자장벽층을 갖는 활성층이 단층 구조로 형성된 경우만 설명하였는데, 여기서는 복수개로 적층된 활성층 구조의 예를 들어서 설명한다.
도면에 도시된 바와 같이, 상기 양자우물층(300)과 상기 양자장벽층(310) 위에 또 다시 양자우물층(300)과 양자장벽층(310)을 연이어 적층되도록 변형 실시한 경우의 구조를 나타낸다.
이때, 도면에는 두 번 적층된 구조만 도시하였으나, 여러번 적층된 구조로도 충분히 응용 가능하다.
한편, 여기서는 상기 양자우물층(300)과 양자장벽층(310) 사이의 첫 번째 계면과 두 번째 계면의 요철이 위치에 따라서 상호 일치하도록 형성시킨 경우를 나타 낸 것이다.
도 9는 활성층을 복수개 구비하며, 각 층에 형성되는 요철의 위상을 어긋나게 형성한 경우의 구조를 설명하기 위한 단면도를 나타낸다.
앞에서와 마찬가지로, 상기 양자우물층(300)과 상기 양자장벽층(310) 위에 또 다시 양자우물층(300)과 양자장벽층(310)을 연이어 적층되도록 변형 실시한 경우의 구조를 나타낸다.
그런데, 여기서는 상기 양자우물층(300)과 양자장벽층(310) 사이의 첫 번째 계면과 두 번째 계면의 요철이 위치에 따라서 상호 어긋나게 형성시킨 경우를 나타낸 것이다.
도 10a 내지 도 10e는 본 발명에 따른 다파장 발광소자의 활성층 구조를 제조하는 방법을 설명하기 위한 단면도를 나타낸다.
도 10a는 n-반도체층 상부에 제 1 양자우물(Quantum Well)층(400)을 형성한 단계를 나타낸다.
여기서, 상기 n-반도체층은 도면에는 도시하지 않았다.
도 10b는 제 1 양자우물층(400) 상부에 제 1 양자장벽(Quantum Barrier)층(410)을 형성한 단계를 나타낸다.
상기 제 1 양자장벽층(410)의 두께를 얼만큼 형성하느냐에 따라 이후 재성장 되는 제 2 양자우물층의 두께를 조절할 수 있으며, 이를 통해서 원하는 파장대를 구현하는 발광소자를 만들 수 있다.
도 10c는 제 1 양자장벽층(410)에 상호 이격된 복수개의 개구(401, 402, 403, 404)를 형성한 단계를 나타낸다.
이때, 상기 복수개의 개구(401, 402, 403, 404)를 형성하는 방법은 건식 식각 등을 통해서 가능하다.
앞서 제 1 양자우물층(400) 상부에 형성하는 제 1 양자장벽층(410)은 10Å ~ 102Å 두께로 형성하는 것이 바람직한데, 결과적으로, 식각등을 통해서 상기 제 1 양자장벽층(410)에 형성되어진 상기 복수개의 개구(401, 402, 403, 404)의 높이는 10Å ~ 102Å 이 된다.
또한, 상기 복수개의 개구들 각각의 폭은 102Å ~ 106Å 로 형성하는 것이 바람직하다.
도 10d는 제 1 양자장벽층(410)에 형성된 복수개의 개구(401, 402, 403, 404)에 각각 제 2 양자우물층 물질을 개구의 높이만큼 증착한 단계를 나타낸다.
도 10e는 제 1 양자장벽층과 증착된 제 2 양자우물층 상부를 덮도록 제 2 양자장벽층(410)을 형성한 단계를 나타낸다.
도 10a 내지 도 10e에 언급한 바와 같은 활성층 성장방법은 복수개의 활성층 구조를 구현하는 경우뿐만 아니라, 가시광 영역, UV, IR영역의 발광소자에도 얼마든지 적용이 가능하다.
이상, 본 발명의 실시 예에 따른 발명의 구성을 상세히 설명하였지만, 본 발명은 반드시 이러한 실시 예로 국한되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
본 발명의 다파장 발광소자 및 그 제조방법에 따르면, 발광소자의 활성층을 이루고 있는 양자우물층과 양자장벽층 사이의 계면을 요철 형상을 따라 형성시킴으로써, 요철이 나와 있는 부분과 들어가 있는 부분에서 두께의 차이로 인해 각기 다른 파장의 광을 방출하고, 따라서, 한 개의 발광소자 칩으로 여러 가지 파장의 광을 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 다양한 파장의 구현을 위해서 한 개의 칩이 사용되기 때문에, 기존의 다파장 발광소자보다 패키징하기에도 수월하고, 다파장을 구현하는데 있어서 신뢰성을 향상시킬 수 있으며, 일반적인 발광소자 제조공정에서 간단한 추가 공정만으로 구현할 수 있다는 장점이 있다.

Claims (16)

  1. 기판 상부에 형성된 버퍼층;
    상기 버퍼층 상부에 형성되고, 상부의 일부 영역이 식각된 n-반도체층;
    상기 n-반도체층의 식각된 영역에 형성된 제 1 전극;
    상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 상기 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지고, 상기 n-반도체층의 식각된 영역을 제외한 나머지 영역의 상부에 형성된 활성층;
    상기 활성층 상부에 형성된 p-반도체층 및;
    상기 p-반도체층 상부에 형성된 제 2 전극;을 포함하는 것을 특징으로 하는 다파장 발광소자.
  2. 제 1 전극;
    상기 제 1 전극 상부에 형성된 n-반도체층;
    상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 상기 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지고, 상기 n-반도체층 상부에 형성된 활성층;
    상기 활성층 상부에 형성된 p-반도체층 및;
    상기 p-반도체층 상부에 형성된 제 2 전극;을 포함하는 것을 특징으로 하는 다파장 발광소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 n-반도체층 또는 p-반도체층은,
    질화갈륨(GaN) 반도체층인 것을 특징으로 하는 다파장 발광소자.
  4. 제 1항 또는 제 2항에 있어서,
    상기 활성층은,
    Al1 -x- yGaxInyN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 인 것을 특징으로 하는 다파장 발광소자.
  5. 제 1항 또는 제 2항에 있어서,
    상기 돌출부들은 각각,
    높이가 10Å ~ 102Å 이고, 폭이 102Å ~ 106Å 인 것을 특징으로 하는 다파장 발광소자.
  6. 제 1항 또는 제 2항에 있어서,
    상기 p-반도체층과 제 2 전극 사이에,
    투명전극을 더 포함하고 있는 것을 특징으로 하는 다파장 발광소자.
  7. 제 1항에 있어서,
    상기 활성층이,
    복수개 적층된 구조인 것을 특징으로 하는 다파장 발광소자.
  8. 제 7항에 있어서,
    상기 각각의 양자우물층에 형성된 복수개의 돌출부들이,
    각각 수직선상의 동일한 위치에 위치하는 것을 특징으로 하는 다파장 발광소자.
  9. 제 7항에 있어서,
    상기 각각의 양자우물층에 형성된 복수개의 돌출부들이,
    각각 수직선상의 어긋난 위치에 위치하는 것을 특징으로 하는 다파장 발광소자.
  10. 기판 상부에 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 n-반도체층을 형성하는 단계;
    상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 상기 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지는 활성층을 상기 n-반도체층 상부에 형성하는 단계;
    상기 활성층 상부에 p-반도체층을 형성하는 단계;
    상기 p-반도체층 상부에서부터 n-반도체층의 일부까지 메사(Mesa) 식각하여, 노출된 n-반도체층 상부에 제 1 전극을 형성하는 단계 및;
    상기 p-반도체층 상부에 제 2 전극을 형성하는 단계;를 포함하는 다파장 발광소자 제조방법.
  11. 기판 상부에 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 n-반도체층을 형성하는 단계;
    상부에 상호 이격된 복수개 돌출부들을 갖는 양자우물(Quantum Well)층과 상기 돌출부들을 포함하는 양자우물층 상부에 형성된 양자장벽(Quantum Barrier)층이 순차적으로 적층된 구조로 이루어지는 활성층을 상기 n-반도체층 상부에 형성하는 단계;
    상기 활성층 상부에 p-반도체층을 형성하는 단계;
    상기 p-반도체층 상부에 제 1 전극을 형성하는 단계;
    상기 기판 및 버퍼층을 제거하여 n-반도체층을 노출시키는 단계 및;
    상기 n-반도체층 하부에 제 2 전극을 형성하는 단계;를 포함하는 다파장 발광소자 제조방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 활성층을 형성하는 단계는,
    상기 n-반도체층 상부에 제 1 양자우물(Quantum Well)층을 형성하는 단계;
    상기 제 1 양자우물층 상부에 제 1 양자장벽(Quantum Barrier)층을 형성하는 단계;
    상기 제 1 양자장벽층에 상호 이격된 복수개의 개구를 형성하는 단계;
    상기 제 1 양자장벽층에 형성된 상기 복수개의 개구에 각각 제 2 양자우물층 물질을 상기 개구의 높이만큼 증착하는 단계 및;
    상기 제 1 양자장벽층과 상기 증착된 제 2 양자우물층 상부를 덮도록 제 2 양자장벽층을 형성하는 단계;를 포함하는 것을 특징으로 하는 다파장 발광소자 제조방법.
  13. 제 10항 또는 제 11항에 있어서,
    상기 n-반도체층 또는 p-반도체층은,
    질화갈륨(GaN) 반도체층인 것을 특징으로 하는 다파장 발광소자 제조방법.
  14. 제 10항 또는 제 11항에 있어서,
    상기 활성층은,
    복수개 형성하는 것을 특징으로 하는 다파장 발광소자 제조방법.
  15. 제 10항 또는 제 11항에 있어서,
    상기 돌출부들은 각각,
    높이가 10Å ~ 102Å 이고, 폭이 102Å ~ 106Å 인 것을 특징으로 하는 다파장 발광소자 제조방법.
  16. 제 10항 또는 제 11항에 있어서,
    상기 제 1 전극을 형성하는 단계는,
    상기 p-반도체층 상부에 투명전극을 먼저 형성하고, 그 투명전극 상부에 제 1 전극을 형성하는 것을 특징으로 하는 다파장 발광소자 제조방법.
KR1020050123854A 2005-12-15 2005-12-15 다파장 발광소자 및 그 제조방법 KR100699147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123854A KR100699147B1 (ko) 2005-12-15 2005-12-15 다파장 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123854A KR100699147B1 (ko) 2005-12-15 2005-12-15 다파장 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100699147B1 true KR100699147B1 (ko) 2007-03-21

Family

ID=41564370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123854A KR100699147B1 (ko) 2005-12-15 2005-12-15 다파장 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100699147B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115414A2 (ko) * 2010-03-17 2011-09-22 한국광기술원 다중발광소자 및 이를 제조하는 방법
CN102856452A (zh) * 2012-09-06 2013-01-02 中国科学院苏州纳米技术与纳米仿生研究所 多波长发光二极管及其制备方法
US8796705B2 (en) 2009-12-28 2014-08-05 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092426A (ja) 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2005093682A (ja) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
JP2005109283A (ja) 2003-09-30 2005-04-21 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092426A (ja) 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2005093682A (ja) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
JP2005109283A (ja) 2003-09-30 2005-04-21 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796705B2 (en) 2009-12-28 2014-08-05 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system
US10283673B2 (en) 2009-12-28 2019-05-07 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and illumination system
WO2011115414A2 (ko) * 2010-03-17 2011-09-22 한국광기술원 다중발광소자 및 이를 제조하는 방법
WO2011115414A3 (ko) * 2010-03-17 2011-12-29 한국광기술원 다중발광소자 및 이를 제조하는 방법
KR101122020B1 (ko) 2010-03-17 2012-03-09 한국광기술원 다중발광소자 및 이를 제조하는 방법
US8765505B2 (en) 2010-03-17 2014-07-01 Korea Photonics Technology Institute Multi-luminous element and method for manufacturing same
US9508897B2 (en) 2010-03-17 2016-11-29 Korea Photonics Technology Institute Multi-luminous element and method for manufacturing same
CN102856452A (zh) * 2012-09-06 2013-01-02 中国科学院苏州纳米技术与纳米仿生研究所 多波长发光二极管及其制备方法

Similar Documents

Publication Publication Date Title
US8263990B2 (en) Compound semiconductor light-emitting element and illumination device using the same, and method for manufacturing compound semiconductor light-emitting element
JP4964899B2 (ja) パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
KR102422146B1 (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
CN112768485A (zh) 发光二极管装置和发光设备
JP2002170989A (ja) 窒化物系化合物半導体発光素子
JP2012528472A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
KR101148444B1 (ko) 백색 나노 발광다이오드 및 이의 제조 방법
JP3691951B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR20090080217A (ko) 질화물계 발광 소자
KR100699147B1 (ko) 다파장 발광소자 및 그 제조방법
TWI697076B (zh) 發光元件及其製造方法
JP2007324411A (ja) 半導体発光素子及びその製造方法、並びに半導体発光素子を用いた照明装置
KR20110102061A (ko) Ｌｅｄ 소자 및 그 제조 방법
KR100682256B1 (ko) 발광 다이오드 및 그 제조방법
KR100714627B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR20220117302A (ko) 발광 다이오드 전구체
KR20180059157A (ko) 복수의 파장변환기를 가지는 발광 다이오드
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
JP3936368B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR20050060739A (ko) 다수 파장의 광들을 방출하는 발광 다이오드 및 그의제조방법
CN108831878B (zh) 一种薄膜发光二极管的制造方法
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법
CN213366615U (zh) 微型发光二极管阵列
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR100936001B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 13