WO2011115414A2 - 다중발광소자 및 이를 제조하는 방법 - Google Patents

다중발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
WO2011115414A2
WO2011115414A2 PCT/KR2011/001813 KR2011001813W WO2011115414A2 WO 2011115414 A2 WO2011115414 A2 WO 2011115414A2 KR 2011001813 W KR2011001813 W KR 2011001813W WO 2011115414 A2 WO2011115414 A2 WO 2011115414A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
active layer
active
type semiconductor
patterned
Prior art date
Application number
PCT/KR2011/001813
Other languages
English (en)
French (fr)
Other versions
WO2011115414A3 (ko
Inventor
전성란
김재범
이승재
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to US13/581,399 priority Critical patent/US8765505B2/en
Publication of WO2011115414A2 publication Critical patent/WO2011115414A2/ko
Publication of WO2011115414A3 publication Critical patent/WO2011115414A3/ko
Priority to US14/277,905 priority patent/US9508897B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a multi-light emitting device that can reduce the loss of luminous efficiency by repeating the horizontal arrangement of the first active layer and the second active layer and a method of manufacturing the same. will be.
  • LEDs Light Emitting Diodes
  • LEDs are semiconductor devices that convert current into light and are used as light sources of lighting, display devices, or display devices. These LEDs are extremely small compared to conventional lighting or light sources, and have very excellent characteristics such as low power consumption, long life, and fast reaction speed. In addition, mercury and other discharge gas are not used, which is environmentally friendly.
  • the white light is formed by combining three kinds of light sources of red, green, and blue LEDs, or a combination of blue LEDs and yellow phosphors or a combination of UV LEDs and RGB phosphors. can do.
  • the conventional LED when used as a white light source, the structure thereof is complicated, the manufacturing process is complicated, or the luminous efficiency is deteriorated.
  • An object of the present invention is to provide a multi-light emitting device having low luminous efficiency loss and a method of manufacturing the same.
  • Another object of the present invention is to provide a multi-light emitting device in which a first active layer emitting a first wavelength and a second active layer emitting a second wavelength are horizontally arranged and a method of manufacturing the same.
  • a buffer layer located on the substrate; A first type semiconductor layer on the buffer layer; A first active layer on the first type semiconductor layer and patterned to expose a portion of the first type semiconductor layer; A second active layer on the first type semiconductor layer exposed by the first active layer; And a second type semiconductor layer positioned on the first active layer and the second active layer, wherein the first active layer and the second active layer are repeatedly arranged horizontally.
  • a seed layer may be further included between the buffer layer and the first type semiconductor layer.
  • the buffer layer may include AlN or GaN.
  • the first type semiconductor layer may be an n-type GaN ohmic contact layer.
  • At least two second active layers adjacent to each other with the first active layer interposed therebetween, and the at least two neighboring second active layers may be separated by the first active layer.
  • the first active layer or the second active layer may have a multiple quantum well structure.
  • the first active layer includes at least one barrier layer and at least one well layer, wherein the barrier layer and the well layer are alternately stacked, and the barrier layer is formed of Al x1 Ga 1-.
  • x1-y1 In 1-x1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1)
  • the well layer is made of Al x2 Ga 1-x2-y2 In 1-x2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1 x2 ⁇ x1, y2 ⁇ y1).
  • the second active layer includes at least one barrier layer and at least one well layer, wherein the barrier layer and the well layer are alternately stacked, and the barrier layer is formed of Al x3 Ga 1-x3-y3 In 1-. x3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, x3 + y3 ⁇ 1), and the well layer is made of Al x4 Ga 1-x4-y4 In 1-x4 N (0 ⁇ x4 ⁇ 1, 0 ⁇ y4 ⁇ 1, x4 + y4 ⁇ 1 x4 ⁇ x3, y4 ⁇ y3).
  • the first active layer includes at least one barrier layer and at least one well layer
  • the second active layer includes at least one barrier layer and at least one well layer, wherein the first active layer or agent
  • the barrier layer and the well layer of the active layer are alternately stacked, the barrier layer may have a thickness of 5 to 15 nm, and the well layer may have a thickness of 1 to 3 nm.
  • the first active layer may be formed in any one or more of a linear pattern having a predetermined width on a plane, a circular pattern having a predetermined width, and a polygonal pattern including a square having a predetermined width. A portion of can be patterned to be exposed.
  • a mask pattern may be further included between the first active layer and the second type semiconductor layer.
  • the mask pattern may include SiO 2 .
  • the light of the first wavelength emitted from the first active layer and the light of the second wavelength emitted from the second active layer may emit light of the third wavelength generated by interfering with each other.
  • the width, width or diameter of the first active layer satisfies the condition of ⁇ 1 / 4n 1 , wherein ⁇ 1 is the first wavelength of light emitted from the first active layer and n 1 is the refractive index of the first active layer.
  • the width, width or diameter of the second active layer is provided to satisfy the condition of ⁇ 2 / 4n 2 , wherein ⁇ 2 is the second wavelength of light emitted from the second active layer and n 2 is the refractive index of the second active layer. Can be.
  • the second type semiconductor layer may be a P-type GaN ohmic contact layer.
  • Is formed on a portion of, wherein the first active layer and the second active layer is provided with a multi-light emitting device manufacturing method characterized in that it is formed to be repeatedly arranged horizontally.
  • the forming of the patterned first active layer may include stacking a mask layer on the first active layer; Patterning the mask layer to form a mask pattern; And etching the first active layer to expose a portion of the first type semiconductor layer using the mask pattern to form a patterned first active layer.
  • the buffer layer is formed at a temperature of 450 to 600 °C
  • the first type semiconductor layer or the second type semiconductor layer is formed at a temperature of 1000 to 1100 °C
  • the first active layer or the second active layer is 700 to 850 °C Can be formed at a temperature.
  • the method may further include forming a seed layer between the buffer layer and the first type semiconductor layer.
  • the method may further include removing the mask pattern between forming the second active layer and forming the second type semiconductor layer.
  • the configuration of the present invention can achieve all the objects of the present invention described above. Specifically, according to the present invention, by repeatedly arranging the first active layer and the second active layer horizontally, there is an effect of providing a multi-light emitting device capable of emitting multiple wavelengths with low emission efficiency loss and a method of manufacturing the same. .
  • FIG. 1 is a conceptual diagram showing the structure of a multi-light emitting device according to an embodiment of the present invention.
  • FIGS. 2 to 4 are conceptual views illustrating a procedure of manufacturing a multi-light emitting device according to an embodiment of the present invention.
  • 5 to 7 are conceptual views illustrating the shape of the patterned first active layer.
  • FIG. 1 is a conceptual diagram showing the structure of a multi-light emitting device according to an embodiment of the present invention.
  • the multi-light emitting device 100 may include a substrate 110, a buffer layer 120, a seed layer 130, a first type semiconductor layer 140, and patterning.
  • the first active layer 152, the mask pattern 162, the second active layer 170, and the second type semiconductor layer 180 may be included.
  • the multi-light emitting device 100 may not include the seed layer 130 or the mask pattern 162 as necessary.
  • the substrate 110 may be an Al 2 O 3 substrate, a Si substrate, a SiC substrate, a GaAs substrate, or a sapphire substrate, preferably a sapphire substrate.
  • the buffer layer 120 may be located between the seed layer 130 or the first type semiconductor layer 140 positioned on the substrate 110 and the substrate 110, and may be disposed on an upper portion of the buffer layer 120. It may be included to mitigate the lattice constant or the coefficient of thermal expansion. Therefore, the buffer layer 120 may include any material capable of alleviating the difference in lattice constant or thermal expansion coefficient, but preferably, may include AlN or GaN.
  • the seed layer 130 may be located on the buffer layer 120.
  • the seed layer 130 may be a ⁇ -GaN layer.
  • the ⁇ -GaN may be made of undoped GaN.
  • the first type semiconductor layer 140 may be located on the buffer layer 120 or the seed layer 130.
  • the first type semiconductor layer 140 may be a semiconductor layer including a nitride system, and specifically, a semiconductor layer including a nitride system, such as GaN, Al x Ga 1-x N (0 ⁇ x ⁇ 1), In x Ga 1-x N (0 ⁇ x ⁇ 1) or In x Al y Ga 1- (x + y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) It may be a semiconductor layer, preferably a semiconductor layer containing GaN. In this case, the GaN may be an N-type GaN doped with N-type impurities, in particular, an N-type GaN ohmic contact layer doped with Si.
  • the patterned first active layer 152 may be a quantum well structure, preferably, multiple quantum well structures (MQWs). That is, the patterned first active layer 152 includes at least one barrier layer (not shown) and at least one well layer (not shown), and the barrier layer and well layer May be stacked alternately with each other. The patterned first active layer 152 is provided so that a portion of the first type semiconductor layer 140 is exposed.
  • the barrier layer of the patterned first active layer 152 includes Al x1 Ga 1-x1-y1 In 1-x1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1).
  • the well layer of the patterned first active layer 152 may be Al x 2 Ga 1-x2-y2 In 1-x2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 0, x2). ⁇ X1, y2 ⁇ y1).
  • the bare layer of the patterned first active layer 152 may be provided with a thickness of 5 to 15nm, the well layer of the patterned first active layer 152 may be provided with a thickness of 1 to 3nm.
  • the mask pattern 162 may be located on the patterned first active layer 152.
  • the mask pattern 162 may be any material capable of forming a pattern, but may be preferably SiO 2 , and may be provided in a thickness of 50 to 200 nm, preferably 100 nm.
  • the mask pattern 162 may be used as a mask for forming the patterned first active layer 152, and the shape of the patterned first active layer 142 may be determined according to the mask pattern 162.
  • the mask pattern 162 may be a straight pattern 162a having a predetermined width in plan view, a circular pattern 162b having a predetermined diameter in plan view, and planarly as shown in FIGS.
  • the patterned first active layer 152 has a straight line shape with a portion of the lower portion of the first active layer 152 on a plane, and a portion of the lower portion of the first active layer 152 on the plane has a constant diameter.
  • the first active layer 152 may be patterned so as to be exposed to any one of a polygonal shape including a rectangular shape having a predetermined width and a portion of the lower first active layer 152 on a plane.
  • the patterned first active layer 152 may have a width, width, or diameter of the pattern of 10 nm to 10 ⁇ m, which may be appropriately determined according to the first wavelength of light emitted from the first active layer 152. Can be determined.
  • the width, width or diameter of the pattern of the patterned first active layer 152 may be provided to satisfy the condition of ⁇ 1 / 4n 1 .
  • ⁇ 1 is the first wavelength of light emitted from the patterned first active layer 152
  • n 1 represents the refractive index of the patterned first active layer 152.
  • the width, width or diameter may be provided as 500nm / (4 ⁇ 2.5), that is, 50nm.
  • the second active layer 170 may be located on the first type semiconductor layer 140. Precisely, the first active layer 152 exposed by the patterned first active layer 152 may be positioned horizontally with the patterned first active layer 152 on the first type semiconductor layer 140. It may be provided to be repeatedly arranged periodically.
  • the second active layer 170 may be provided with at least two second active layers 170 separated by the patterned first active layer 152. That is, the second active layer 170 is composed of at least two second active layers 170 separated by the patterned first active layer 152, two neighboring ones of the second active layers 170.
  • the second active layer 170 may be provided in a form separated by the patterned first active layer 152.
  • the patterned first active layer 152 is also provided with at least two patterned first active layers 152 separated by the second active layer 170, and two adjacent patterned first layers.
  • the active layer 152 may be provided in a form separated by the second active layer 170.
  • the second active layer 170 may have a quantum well structure, preferably a multi quantum well structure. That is, the second active layer 170 may include at least one barrier layer (not shown) and at least one well layer (not shown), and the barrier layer and the well layer may be alternately stacked. .
  • the barrier layer of the second active layer 170 may include Al x3 Ga 1-x3-y3 In 1-x3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, y3 + y4 ⁇ 1).
  • the well layer of the second active layer 170 is Al x4 Ga 1-x4-y4 In 1-x4 N (0 ⁇ x4 ⁇ 1, 0 ⁇ y4 ⁇ 1, x4 + y4 ⁇ 1 x4 ⁇ x3, y4 ⁇ y3) It may include.
  • the bare layer of the second active layer 170 may be provided with a thickness of 5 to 15nm, the well layer of the second active layer 170 may be provided with a thickness of 1 to 3nm.
  • the width, width or diameter of the pattern of the second active layer 170 may be formed to 10nm to 10 ⁇ m, which may be appropriately determined according to the second wavelength of the light emitted from the second active layer 170. .
  • the width, width or diameter of the pattern of the second active layer 170 may be provided to satisfy the condition of ⁇ 2 / 4n 2 .
  • ⁇ 2 is a second wavelength of light emitted from the second active layer 170
  • n 2 represents a refractive index of the second active layer 170.
  • the width, width, or diameter of the second active layer 170 is 300 nm. / (4 ⁇ 2.5), that is, 30nm can be provided.
  • the second active layer 170 may emit light having a second wavelength having a wavelength different from that of the patterned first active layer 152.
  • the patterned first active layer 152 and the second active layer 170 have the same component, but in the composition ratio, the composition ratio of Al is configured to have a different composition ratio with respect to the composition ratio of In or Ga
  • the patterned first active layer 152 and the second active layer 170 may emit light having a first wavelength and light having a second wavelength, respectively. At this time, when the composition ratio of Al has a high composition ratio compared to the composition ratio of In or Ga, light having a short wavelength is emitted.
  • the composition ratio of In or Ga to the composition ratio of Al to the composition ratio of Al compared to the second active layer 170 can be made by having a low composition ratio.
  • the second type semiconductor layer 180 may be a semiconductor layer including a nitride system, and specifically, a semiconductor layer including a nitride system, for example, GaN, Al x Ga 1-x N (0 ⁇ x ⁇ 1), In x Ga 1-x N (0 ⁇ x ⁇ 1) or In x Al y Ga 1- (x + y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) It may be a semiconductor layer, preferably a semiconductor layer containing GaN. In this case, the GaN may be a P-type GaN ohmic contact layer doped with P-type impurities.
  • the second type semiconductor layer 180 may be located on the patterned first active layer 152 or the second active layer 170.
  • the second type semiconductor layer 180 may be provided at a position in direct contact with the second active layer 170, but the mask pattern 162 may be different from the patterned first active layer 152. It may be provided at a position interposed therebetween.
  • the second type semiconductor layer 180 is in a position in direct contact with both the patterned first active layer 152 and the second active layer 170. It may be provided.
  • first type semiconductor layer 140 Electrical connection of the first type semiconductor layer 140, the patterned first active layer 152, the second active layer 170, and the second type semiconductor layer 180, that is, the current flow, is performed in the mask pattern 162. It can vary depending on the presence or absence of. That is, when the mask pattern 162 does not exist, a path is connected between the first type semiconductor layer 140, the patterned first active layer 152, and the second semiconductor layer 180, and the first type. A path through which the semiconductor layer 140, the second active layer 170, and the second semiconductor layer 180 are connected, and the first type semiconductor layer 140, the patterned first active layer 152, and the second active layer 170. ) And the second semiconductor layer 180 may be connected in three paths.
  • the mask pattern 162 when the mask pattern 162 is present, the mask pattern 162 serves as an insulating layer so that the first type semiconductor layer 140, the second active layer 170, and the second semiconductor layer 180 are present.
  • the path connected to each other and the first type semiconductor layer 140, the patterned first active layer 152, the second active layer 170, and the second semiconductor layer 180 may be connected in two paths. Can be.
  • the multi-light emitting device 100 has a structure in which the patterned first active layer 152 and the second active layer 170 that emit different wavelengths are periodically arranged horizontally.
  • the patterned first active layer 152 and the second active layer 170 may each have a quantum well structure.
  • the upper or lower direction of the multi-light emitting device 100 In the case of light emitted in a direction horizontal to the patterned first active layer 152, that is, emitted to the side, it is emitted in another form. That is, in the case of light emitted in the lateral direction of the patterned first active layer 152, an interface with the second active layer 170 is encountered on a path of the light, and the patterned first active layer 152 is provided.
  • the second active layer 170 may have different refractive indices due to different composition ratios, and thus, light emitted from the patterned first active layer 152 may be disposed at an interface with the second active layer 170. Diffraction or an interface with the second active layer 170 serves as a reflecting surface to reflect. At this time, the width, width or diameter of the pattern of the patterned first active layer 152 is made to correspond to the condition of ⁇ 1 / 4n 1 , the side of the light emitted from the patterned first active layer 152, The light traveling in the direction is amplified, thereby increasing the light extraction efficiency of the patterned first active layer 152.
  • the light emitted from the second active layer 170 may emit light in a similar manner to the patterned first active layer 152. That is, light emitted in a direction perpendicular to the second active layer 170 is emitted toward the upper or lower direction of the multi-light emitting device 100, and light emitted to the side is the patterned first active layer 152.
  • the surface is diffracted upon encountering an interface with the interfacial surface, or the interface with the patterned first active layer 152 serves as a reflective surface to reflect the light.
  • the width, width or diameter of the pattern of the second active layer 170 is also made to correspond to the condition of ⁇ 2 / 4n 2 , the light traveling in the lateral direction among the light emitted from the second active layer 170 is As a result, the light extraction efficiency of the second active layer 170 is also increased.
  • the light emitted from the patterned first active layer 152 and the light emitted from the second active layer 170 interfere with each other and the first wavelength of the light emitted from the patterned first active layer 152 and Light having a third wavelength combined with a second wavelength of light emitted from the second active layer 170 may be extracted.
  • the multi-light emitting device 100 may extract light of various colors. That is, according to the first wavelength of the light emitted from the patterned first active layer 152 and the light emitted from the second active layer 170, the multi-light emitting device 100 may be blue, yellow, or red. In addition to the light having a variety of colors, such as the light of the white or ultraviolet or infrared light can be extracted, it can be applied in a variety of areas due to the extraction of light having a variety of wavelengths.
  • the multi-light emitting device 100 when used as a light source for growing a plant, blue (blue light is known to promote morphology of plant leaves) in the patterned first active layer 152.
  • Light or ultraviolet light acts to thicken the leaves of the plant) by extracting light having a wavelength and having a wavelength corresponding to red (red light is known to promote photosynthesis) in the second active layer 170. It can also be used as a light source for growing plants by extracting the light corresponding to the color).
  • the patterned first active layer 152 includes 2%, 76%, and 22% of Al, Ga, and In of the well layer, respectively, to extract light having a wavelength of 460 nm corresponding to blue color.
  • the active layer 170 includes 0.5%, 49.5%, and 50% of Al, Ga, and In of the well layer to extract red light of 650 nm wavelength, or Al, Ga of the well layer to extract ultraviolet light of 380 nm wavelength, respectively. And In may comprise 6%, 86% and 8%, respectively.
  • the patterned first active layer 152 may extract yellow light, and the second active layer 170 may extract blue light.
  • the patterned first active layer 152 includes 0.8%, 59.2%, and 40% of Al, Ga, and In, respectively, to extract yellow light
  • the second active layer 170 includes blue light.
  • Al, Ga, and In may contain 2%, 76%, and 22%, respectively, to extract.
  • the multi-light emitting device 100 is formed of only two active layers of the patterned first active layer 152 and the second active layer 170, and is described with reference to the center. And three or more active layers, and may emit light having wavelengths of different lengths.
  • FIGS. 2 to 4 are conceptual views illustrating a procedure of manufacturing a multi-light emitting device according to an embodiment of the present invention.
  • 5 to 7 are conceptual views illustrating the shape of the patterned first active layer.
  • a method of manufacturing a multi-light emitting device first prepares a substrate 110.
  • the substrate 110 may be an Al 2 O 3 substrate, a Si substrate, a SiC substrate, a GaAs substrate, or a sapphire substrate, and preferably, a sapphire substrate (Al 2 O 3 substrate).
  • the buffer layer 120, the seed layer 130, the first type semiconductor layer 140, the first active layer 150, and the mask layer 160 are sequentially stacked on the substrate 110.
  • the buffer layer 120, the seed layer 130, the first type semiconductor layer 140, the first active layer 150, and the mask layer 160 are each sputtered, plasma enhanced chemical vapor deposition (PECVD), and MOCVD.
  • PECVD plasma enhanced chemical vapor deposition
  • MOCVD Metal Organic Chemical Vapor Deposition
  • ALD Atomic Layer Deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hybrid Vapor Phase Epitaxy
  • the buffer layer 120 may be formed of a nitride material system including AlN or GaN, and the seed layer 130 may be formed of the undoped ⁇ -GaN.
  • the first type semiconductor layer 140 may be a semiconductor layer including a nitride-based, specifically, a semiconductor layer including a nitride-based, for example, GaN, Al x Ga 1-x N (0 ⁇ x ⁇ 1 ), In x Ga 1-x N (0 ⁇ x ⁇ 1) or In x Al y Ga 1- (x + y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1 ) May be a semiconductor layer, and preferably may be a semiconductor layer including GaN.
  • GaN may be N-type GaN doped with N-type impurities, and in particular, may be an N-type GaN ohmic contact layer doped with Si.
  • the first active layer 150 may include Al x1 Ga 1-x1-y1 In 1-x1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, x1 + y1 ⁇ 1). 5 to 15 nm of well layers each including x2 Ga 1-x2-y2 In 1-x2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 1, x2 ⁇ x1, y2 ⁇ y1) It may be formed by laminating at least one layer at a thickness and a thickness of 1 to 3 nm.
  • the mask layer 160 may be any material capable of forming a pattern, but may be preferably SiO 2 , and may be provided in a thickness of 50 to 200 nm, preferably 100 nm.
  • the buffer layer 120 is a temperature atmosphere of 450 to 600 °C
  • the first type semiconductor layer 140 is a temperature atmosphere of 1000 to 1100 °C
  • the first active layer 150 is a temperature atmosphere of 700 to 850 °C It is preferable to form.
  • the mask layer 160 is formed as the mask pattern layer 162 using a patterning process.
  • the mask pattern 162 is a linear pattern 162a having a predetermined width in a plane such that a portion of the lower layer, for example, the first type semiconductor layer 140 is exposed as illustrated in FIGS. 5 to 7.
  • the mask pattern 162 is formed so that the width, width or diameter of the pattern is 10nm to 10 ⁇ m.
  • the first active layer 150 is etched using the mask pattern 162 to form the patterned first active layer 152.
  • the first active layer 150 is etched to expose a portion of the first type semiconductor layer 140 to form the patterned second active layer 152.
  • the etching is preferably an dry etching of the anisotropic etching.
  • the second active layer 170 is formed on the substrate 110 on which the patterned first active layer 150 is formed.
  • the second active layer 170 may include Al x3 Ga 1-x3-y3 In 1-x3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, x3 + y3 ⁇ 1) and Al x4 Ga.
  • a well layer comprising 1-x4-y4 In 1-x4 N (0 ⁇ x4 ⁇ 1, 0 ⁇ y4 ⁇ 1, x4 + y4 ⁇ 1, x4 ⁇ x3, y4 ⁇ y3), each having a thickness of 5 to 15 nm and It may be formed by laminating at least one layer with a thickness of 1 to 3nm.
  • the second active layer 170 may be formed in a temperature atmosphere of 700 to 850 °C similar to the method of forming the first active layer 150.
  • the second active layer 170 is formed by growing on a part of the first type semiconductor layer 140 exposed by the patterned first active layer 152 using an epitaxial growth method or the like. can do.
  • the second active layer 170 is not formed on the mask pattern 162 because it is not grown on the mask pattern 162 when the second active layer 170 is grown.
  • the second active layer 170 may be formed by vapor deposition using an organic metal such as MOCVD on the substrate 110 on which the patterned first active layer 152 is formed.
  • a buffer oxide etchant (BOE) and HF may be formed on the mask pattern 162 as well as on the upper portion of the first type semiconductor layer 140 exposed by the patterned first active layer 152.
  • the second active layer 170 may be formed by removing a material of the second active layer formed on the mask pattern 162 using a wet etching using a solution or a planarization device such as chemical mechanical planarization (CMP).
  • CMP chemical mechanical planarization
  • a process of removing the mask pattern 162 may be performed if necessary.
  • the second type semiconductor layer 180 is formed on the substrate 110 on which the patterned first active layer 152 and the second active layer 170 are formed, thereby forming a multi-light emitting device according to an exemplary embodiment. Can be formed.
  • the second type semiconductor layer 170 may be formed in a temperature atmosphere of 1000 to 1100 °C.
  • the second type semiconductor layer 180 may be a semiconductor layer including a nitride system, and specifically, a semiconductor layer including a nitride system, for example, GaN, Al x Ga 1-x N (0 ⁇ x ⁇ 1), In x Ga 1-x N (0 ⁇ x ⁇ 1) or In x Al y Ga 1- (x + y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) It may be a semiconductor layer, preferably a semiconductor layer containing GaN. In this case, the GaN may be a P-type GaN ohmic contact layer doped with P-type impurities.

Abstract

본 발명은 다중발광소자 및 이를 제조하는 방법에 관한 것이다. 본 발명에 의하면, 기판 상에 위치한 버퍼층; 상기 버퍼층 상에 위치한 제1형 반도체층; 상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층; 상기 제1활성층에 의해 노출된 제1형 반도체층 상에 위치한 제2활성층; 및 상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 다중발광소자 및 이를 제조하는 방법을 제공한다. 이와 같이 본 발명에 따른 다중발광소자는 제1활성층과 제2활성층을 수평적으로 반복 배치함으로써, 발광 효율 손실이 적으면서 다중 파장을 발광할 수 있다.

Description

다중발광소자 및 이를 제조하는 방법
본 발명은 발광소자 및 이를 제조하는 방법에 관한 것으로, 더욱 상세하게는 제1활성층과 제2활성층을 수평적으로 반복 배치하여 발광 효율의 손실을 줄일 수 있는 다중발광소자 및 이를 제조하는 방법에 관한 것이다.
LED(Light Emitting Diode)는 전류를 빛으로 변환시키는 반도체 소자로서, 조명, 표시 장치 또는 디스플레이 소자의 광원으로 이용되고 있다. 이러한 LED는 기존의 조명 또는 광원 등에 비해 극소형이며, 소비전력이 적고, 수명이 길며, 반응속도가 빠른 등 매우 우수한 특성을 나타낸다. 이와 더불어서, 수은 및 기타 방전용 가스를 사용하지 않으므로 환경 친화적이다.
한편 LED를 백색의 광원으로 이용할 때에는, 적색, 녹색 및 청색 LED의 세 종류의 광원을 조합하거나, 청색 LED 및 황색 인광체(yellow phospher)의 조합 또는 UV LED 및 RGB 인광체의 조합으로 백색을 형성을 형성할 수 있다.
그러나 종래의 LED를 백색 광원으로 이용할 경우 그 구조가 복잡하거나, 제조 공정이 복잡하거나, 발광 효율이 나빠지는 등의 문제점이 있다.
본 발명의 목적은 발광 효율 손실이 적은 다중발광소자 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 제1파장을 방출하는 제1활성층과 제2파장을 방출하는 제2활성층이 수평적으로 반복하여 배치된 다중발광소자 및 이를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판 상에 위치한 버퍼층; 상기 버퍼층 상에 위치한 제1형 반도체층; 상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층; 상기 제1활성층에 의해 노출된 제1형 반도체층 상에 위치한 제2활성층; 및 상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 것을 특징으로 하는 다중발광소자이 제공된다.
상기 버퍼층과 제1형 반도체층 사이에는 씨드층을 더 포함할 수 있다.
상기 버퍼층은 AlN 또는 GaN를 포함할 수 있다.
상기 제1형 반도체층은 n형 GaN 오믹 접촉층일 수 있다.
상기 제1활성층을 사이에 두고 이웃하는 적어도 두 개의 제2활성층을 구비하며, 상기 이웃하는 적어도 두 개의 제2활성층은 상기 제1활성층에 의해 분리되어 있을 수 있다.
상기 제1활성층 또는 제2활성층은 다중 양자 우물 구조(Multiple Quantum Wells)일 수 있다.
상기 제1활성층은 적어도 한 층의 베리어(barrier)층 및 적어도 한 층의 웰(well)층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 베리어층은 Alx1Ga1-x1-y1In1-x1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하며, 상기 웰층은 Alx2Ga1-x2-y2In1-x2N (0＜x2＜1, 0＜y2＜1, x2+y2＜1 x2＜x1, y2＜y1)을 포함할 수 있다.
상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 상기 베리어층은 Alx3Ga1-x3-y3In1-x3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하며, 상기 웰층은 Alx4Ga1-x4-y4In1-x4N (0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함할 수 있다.
상기 제1활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있고, 상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 제1활성층 또는 제2활성층의 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 베리어층은 5 내지 15nm의 두께이고, 상기 웰층은 1 내지 3nm의 두께일 수 있다.
상기 제1활성층은 평면상에서 일정 폭을 갖는 직선 형태의 패턴, 일정 폭을 갖는 원 형태의 패턴 및 일정 폭을 갖는 사각 형태를 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태로 상기 제1형 반도체층의 일부가 노출되도록 패턴화되어 있을 수 있다.
상기 제1활성층과 제2형 반도체층 사이에는 마스크 패턴을 더 포함할 수 있다.
상기 마스크 패턴은 SiO2를 포함할 수 있다.
상기 제1활성층에서 방출되는 제1파장의 광과 상기 제2활성층에서 방출되는 제2파장의 광이 서로 간섭하여 생성된 제3파장의 광을 방출할 수 있다.
상기 제1활성층의 폭, 너비 또는 직경은 λ1/4n1(이때, 상기 λ1은 제1활성층에서 방출되는 광의 제1파장, 상기 n1은 제1활성층의 굴절률)의 조건에 만족하고, 상기 제2활성층의 폭, 너비 또는 직경은 λ2/4n2(이때, 상기 λ2은 제2활성층에서 방출되는 광의 제2파장, 상기 n2은 제2활성층의 굴절률)의 조건에 만족하도록 구비될 수 있다.
상기 제2형 반도체층은 P형 GaN 오믹 접촉층일 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 기판 상에 버퍼층, 제1형 반도체층 및 제1활성층을 순차적으로 적층하는 단계; 상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계; 상기 패턴화된 제1활성층이 형성된 기판 상에 제2활성층을 형성하는 단계; 및 상기 패턴화된 제1활성층 및 제2활성층 상에 제2형 반도체층을 형성하는 단계;를 포함하며, 상기 제2활성층은 상기 패턴화된 제1활성층에 의해 노출된 상기 제1형 반도체층의 일부 상에 형성되어, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되어 형성되는 것을 특징으로 하는 다중발광소자 제조 방법이 제공된다.
상기 패턴화된 제1활성층을 형성하는 단계는 상기 제1활성층 위에 마스크층을 적층하는 단계; 상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계;를 포함할 수 있다.
상기 버퍼층은 450 내지 600℃의 온도에서 형성하고, 상기 제1형 반도체층 또는 제2형 반도체층은 1000 내지 1100℃의 온도에서 형성하고, 상기 제1활성층 또는 제2활성층은 700 내지 850℃의 온도에서 형성할 수 있다.
상기 순차적으로 적층하는 단계에서, 상기 버퍼층과 제1형 반도체층 사이에 씨드층을 형성하는 단계를 더 포함할 수 있다.
그리고 상기 제2활성층을 형성하는 단계와 상기 제2형 반도체층을 형성하는 단계 사이에, 상기 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.
본 발명의 구성을 따르면 앞서서 기재한 본 발명의 목적을 모두 달성할 수 있다. 구체적으로는 본 발명에 의하면, 제1활성층과 제2활성층을 수평적으로 반복 배치함으로써, 발광 효율 손실이 적으면서 다중 파장을 발광할 수 있는 다중발광소자 및 이를 제조하는 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 평면상에서 수평으로 주기적으로 배치된 다중발광소자 및 이를 제조하는 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 다중발광소자의 구조를 보여주는 개념도이다.
도 2 내지 도 4는 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 순서를 보여주는 개념도들이다.
도 5 내지 도 7은 패턴화된 제1활성층을 형태를 보여주는 개념도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 다중발광소자의 구조를 보여주는 개념도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 다중발광소자(100)는 기판(110), 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 패턴화된 제1활성층(152), 마스크 패턴(162), 제2활성층(170) 및 제2형 반도체층(180)을 포함할 수 있다.
이때, 본 발명의 일 실시 예에 따른 다중발광소자(100)는 필요에 따라 씨드층(130) 또는 마스크 패턴(162)을 구비하지 않을 수 있다.
상기 기판(110)은 Al2O3 기판, Si 기판, SiC 기판, GaAs 기판 또는 사파이어 기판일 수 있으며, 바람직하게는 사파이어 기판일 수 있다.
상기 버퍼층(120)은 상기 기판(110)과 상기 기판(110) 상에 위치되는 상기 씨드층(130) 또는 제1형 반도체층(140) 사이에 위치할 수 있으며, 상부에 위치하는 층과의 격자 상수 또는 열팽창 계수 차이를 완화시키기 위해 포함될 수 있다. 그러므로 상기 버퍼층(120)은 격자 상수 또는 열팽창 계수 차이를 완화시킬 수 있는 어떤 물질을 포함하여 이루어질 수 있으나, 바람직하게는 AlN 또는 GaN을 포함하여 이루어질 수 있다.
상기 씨드층(130)은 상기 버퍼층(120) 상에 위치할 수 있다. 상기 씨드층(130)은 μ-GaN층일 수 있다. 상기 μ-GaN는 도핑되지 않은 GaN으로 이루질 수 있다.
상기 제1형 반도체층(140)은 상기 버퍼층(120) 또는 씨드층(130) 상에 위치할 수 있다. 상기 제1형 반도체층(140)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1-xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1-(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 N형 불순물이 도핑된 N형 GaN, 특히, Si이 도핑된 N형 GaN 오믹 접촉층일 수 있다.
상기 패턴화된 제1활성층(152)은 양자 우물 구조, 바람직하게는 다중 양자 우물 구조(MQWs ; Multiple Quantum Wells)일 수 있다. 즉, 상기 패턴화된 제1활성층(152)은 적어도 한 층의 베리어(barrier)층(미도시)과 적어도 한 층의 웰(well)층(미도시)을 포함하고 있으며, 상기 베리어층과 웰층은 서로 교대로 적층되어 있을 수 있다. 상기 패턴화된 제1활성층(152)은 상기 제1형 반도체층(140)의 일부가 노출되도록 구비되어 있다. 이때, 상기 패턴화된 제1활성층(152)의 베리어층은 Alx1Ga1-x1-y1In1-x1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함할 수 있으며, 상기 패턴화된 제1활성층(152)의 웰층은 Alx2Ga1-x2-y2In1-x2N(0＜x2＜1, 0＜y2＜1, x2+y2＜0, x2＜x1, y2＜y1)을 포함할 수 있다. 상기 패턴화된 제1활성층(152)의 베어리층은 5 내지 15nm의 두께로 구비될 수 있고, 상기 패턴화된 제1활성층(152)의 웰층은 1 내지 3nm의 두께로 구비될 수 있다.
상기 마스크 패턴(162)은 상기 패턴화된 제1활성층(152) 상에 위치할 수 있다. 상기 마스크 패턴(162)은 패턴을 형성할 수 있는 어떤 물질이여도 무방하나, 바람직하게는 SiO2일 수 있으며, 50 내지 200nm의 두께, 바람직하게는 100nm의 두께로 구비될 수 있다. 상기 마스크 패턴(162)은 상기 패턴화된 제1활성층(152)을 형성하는 마스크로써 이용되며, 상기 마스크 패턴(162)에 따라 상기 패턴화된 제1활성층(142)의 형상이 결정될 수 있다. 상기 마스크 패턴(162)은 이후 설명될 도 5 내지 도 7에 도시된 바와 같이 평면적으로 일정 폭을 갖는 직선 형태의 패턴(162a), 평면적으로 일정 직경을 갖는 원 형태의 패턴(162b) 및 평면적으로 일정 너비를 갖는 사각 형태의 패턴(162c)을 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태의 패턴으로 형성될 수 있다. 그로 인해, 상기 패턴화된 제1활성층(152)은 평면상에서 하부의 제1활성층(152)의 일부를 일정 폭을 갖는 직선 형태, 평면상에서 하부의 제1활성층(152)의 일부를 일정 직경을 갖는 원 형태 및 평면상에서 하부의 제1활성층(152)의 일부를 일정 너비를 갖는 사각 형태를 포함하는 다각 형태 중 어느 한 형태로 노출되도록 패턴화되어 있을 수 있다.
이때, 상기 패턴화된 제1활성층(152)은 그 패턴의 폭, 너비 또는 직경은 10nm 내지 10㎛으로 형성될 수 있는데, 이는 상기 제1활성층(152)에서 방출되는 광의 제1파장에 따라 적절히 결정될 수 있다. 상기 패턴화된 제1활성층(152)의 패턴의 폭, 너비 또는 직경은 λ1/4n1의 조건을 만족하도록 구비될 수 있다. 이때, 상기 λ1은 상기 패턴화된 제1활성층(152)에서 방출되는 광의 제1파장이고, 상기 n1은 상기 패턴화된 제1활성층(152)의 굴절률을 의미한다. 예컨대, 상기 패턴화된 제1활성층(152)에서 방출되는 광의 제1파장이 500nm이고, 상기 패턴화된 제1활성층(152)의 굴절률이 2.5라고 가정한다면, 상기 패턴화된 제1활성층(152)의 폭, 너비 또는 직경은 500nm/(4ㅧ2.5), 즉, 50nm로 구비될 수 있다.
상기 제2활성층(170)은 상기 제1형 반도체층(140) 상에 위치할 수 있다. 정확하게는 상기 패턴화된 제1활성층(152)에 의해 노출된 제1형 반도체층(140) 상, 즉 평면상으로 상기 패턴화된 제1활성층(152)과는 수평적인 위치할 수 있으며, 수평으로 주기적으로 반복하여 배치되도록 구비될 수 있다. 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 적어도 두 개의 제2활성층(170)으로 구비될 수 있다. 즉, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 적어도 두 개의 제2활성층(170)으로 이루어지고, 상기 제2활성층(170)들 중 이웃하는 두 개의 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 형태로 구비될 수 있다. 바꾸어 말하면, 상기 패턴화된 제1활성층(152) 역시 상기 제2활성층(170)에 의해 분리된 적어도 두 개의 패턴화된 제1활성층(152)으로 구비되고, 이웃하는 두 개의 패턴화된 제1활성층(152)은 상기 제2활성층(170)에 의해 분리된 형태로 구비될 수 있다.
상기 제2활성층(170)은 양자 우물 구조, 바람직하게는 다중 양자 우물 구조일 수 있다. 즉, 상기 제2활성층(170)은 적어도 한 층의 베리어층(미도시)과 적어도 한 층의 웰층(미도시)을 포함할 수 있으며, 상기 베리어층과 웰층은 서로 교대로 적층되어 있을 수 있다. 이때, 상기 제2활성층(170)의 베리어층은 Alx3Ga1-x3-y3In1-x3N(0＜x3＜1, 0＜y3＜1, y3+y4＜1)을 포함할 수 있으며, 상기 제2활성층(170)의 웰층은 Alx4Ga1-x4-y4In1-x4N(0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함할 수 있다. 상기 제2활성층(170)의 베어리층은 5 내지 15nm의 두께로 구비될 수 있고, 상기 제2활성층(170)의 웰층은 1 내지 3nm의 두께로 구비될 수 있다.
이때, 상기 제2활성층(170)은 그 패턴의 폭, 너비 또는 직경은 10nm 내지 10㎛으로 형성될 수 있는데, 이는 상기 제2활성층(170)에서 방출되는 광의 제2파장에 따라 적절히 결정될 수 있다. 상기 제2활성층(170)의 패턴의 폭, 너비 또는 직경은 λ2/4n2의 조건을 만족하도록 구비될 수 있다. 이때, 상기 λ2은 상기 제2활성층(170)에서 방출되는 광의 제2파장이고, 상기 n2은 상기 제2활성층(170)의 굴절률을 의미한다. 예컨대, 상기 제2활성층(170)에서 방출되는 광의 제2파장이 300nm이고, 상기 제2활성층(170)의 굴절률이 2.5라고 가정한다면, 상기 제2활성층(170)의 폭, 너비 또는 직경은 300nm/(4ㅧ2.5), 즉, 30nm로 구비될 수 있다.
상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)과는 다른 파장을 가진 제2파장을 갖는 광을 방출할 수 있다. 상기 패턴화된 제1활성층(152)과 제2활성층(170)은 서로 동일한 구성 성분을 가지되, 그 조성비에 있어, Al의 조성비가 In 또는 Ga의 조성비에 대해 서로 다른 조성비를 갖도록 구성됨으로써 상기 패턴화된 제1활성층(152)과 제2활성층(170)이 각각 제1파장을 갖는 광 및 제2파장을 갖는 광을 방출할 수 있다. 이때, 상기 Al의 조성비가 In 또는 Ga의 조성비에 비해 높은 조성비를 갖는 경우 짧은 파장을 갖는 광이 방출된다. 따라서, 상기 패턴화된 제1활성층(152)이 제2활성층(170)에 비해 긴 파장을 갖는 광을 방출하기 위해서는 상기 제2활성층(170)에 비해 상기 Al의 조성비에 대한 In 또는 Ga의 조성비가 낮은 조성비를 갖도록 구성함으로써 이루어질 수 있다.
상기 제2형 반도체층(180)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1-xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1-(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 P형 불순물이 도핑된 P형 GaN 오믹 접촉층일 수 있다. 상기 제2형 반도체층(180)은 상기 패턴화된 제1활성층(152) 또는 제2활성층(170) 상에 위치할 수 있다. 이때, 상기 제2형 반도체층(180)은 상기 제2활성층(170)과는 직접적으로 접촉하는 위치에 구비될 수 있으나, 상기 패턴화된 제1활성층(152)과는 상기 마스크 패턴(162)을 사이에 두는 위치에 구비될 수 있다. 한편, 상기 마스크 패턴(162)이 구비되지 않은 경우에는 상기 제2형 반도체층(180)은 상기 패턴화된 제1활성층(152)과 제2활성층(170) 둘 다와 직접적으로 접촉하는 위치에 구비될 수 있다.
상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2형 반도체층(180)의 전기적 연결, 즉, 전류 흐름은 상기 마스크 패턴(162)의 구비 유무에 따라 달라질 수 있다. 즉, 상기 마스크 패턴(162)이 존재하지 않은 경우, 상기 제1형 반도체층(140), 패턴화된 제1활성층(152) 및 제2반도체층(180)이 연결되는 경로, 상기 제1형 반도체층(140), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로 및 상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로와 같이 세 개의 경로로 연결될 수 있다. 이에 반해, 상기 마스크 패턴(162)이 존재하는 경우, 상기 마스크 패턴(162)이 절연층 역할을 하여 상기 제1형 반도체층(140), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로 및 상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로와 같이 두 개의 경로로 연결될 수 있다.
따라서 본 발명의 일 실시 예에 따른 다중발광소자(100)는 서로 다른 파장을 방출하는 상기 패턴화된 제1활성층(152) 및 제2활성층(170)이 수평으로 주기적으로 반복하여 배치된 구조로 이루어져 발광 효율 손실 없이 다중 파장을 발광할 수 있는 장점이 있다. 이때, 다중발광소자(100)는 상기 패턴화된 제1활성층(152) 및 제2활성층(170)이 각각 양자 우물구조로 이루어질 수 있다.
이때, 상기 패턴화된 제1활성층(152)에서 방출된 광 중, 상기 패턴화된 제1활성층(152)에 수직하는 방향으로 방출되는 광인 경우에는 상기 다중발광소자(100)의 상부 또는 하부 방향으로 방출되나, 상기 패턴화된 제1활성층(152)에 수평하는 방향, 즉, 측면으로 방출되는 광인 경우에는 다른 형태로 방출된다. 즉, 상기 패턴화된 제1활성층(152)의 측면 방향으로 방출되는 광의 경우, 상기 광의 진행 경로 상에 상기 제2활성층(170)과의 계면을 만나게 되는데, 상기 패턴화된 제1활성층(152)과 상기 제2활성층(170)은 서로 조성비가 달라 서로 다른 굴절률을 가지게 되고, 이로 인해, 상기 패턴화된 제1활성층(152)에서 방출된 광은 상기 제2활성층(170)과의 계면에서 회절하게 되거나, 상기 제2활성층(170)과의 계면이 반사면으로 작용하여 반사하게 된다. 이때, 상기 패턴화된 제1활성층(152)의 패턴의 폭, 너비 또는 직경은 λ1/4n1의 조건에 대응되도록 이루어져 있으므로 상기 패턴화된 제1활성층(152)에서 방출된 광 중, 측면 방향으로 진행하는 광은 증폭하게 되고, 이로 인해 상기 패턴화된 제1활성층(152)의 광 추출 효율은 높아지게 된다.
또한, 상기 제2활성층(170)에서 방출된 광 역시, 상기 패턴화된 제1활성층(152)과 유사한 방식으로 광을 방출할 수 있다. 즉, 상기 제2활성층(170)에 수직하는 방향으로 방출되는 광은 상기 다중발광소자(100)의 상부 또는 하부 방향으로 방출되고, 측면으로 방출되는 광은 상기 패턴화된 제1활성층(152)과의 계면과 만나 회절하게 되거나, 상기 패턴화된 제1활성층(152)과의 계면이 반사면으로 작용하여 반사하게 된다. 이때, 상기 제2활성층(170)의 패턴의 폭, 너비 또는 직경 역시 λ2/4n2의 조건에 대응되도록 이루어져 있으므로 상기 제2활성층(170)에서 방출된 광 중, 측면 방향으로 진행하는 광은 증폭하게 되고, 이로 인해 상기 제2활성층(170)의 광 추출 효율 역시 높아지게 된다.
이때, 상기 패턴화된 제1활성층(152)에서 방출된 광과 상기 제2활성층(170)에서 방출된 광이 서로 간섭하여 상기 패턴화된 제1활성층(152)에서 방출된 광의 제1파장과 상기 제2활성층(170)에서 방출된 광의 제2파장이 결합된 제3파장의 광이 추출될 수도 있다.
또한, 본 발명의 일 실시 예에 따른 상기 다중발광소자(100)는 다양한 색상의 광을 추출할 수 있다. 즉, 상기 패턴화된 제1활성층(152)에서 방출된 광의 제1파장과 상기 제2활성층(170)에서 방출된 광이 제2파장에 따라 상기 다중발광소자(100)는 청색, 노색 또는 적색 등과 같은 다양한 색상을 갖는 광뿐만 아니라 백색의 광 또는 자외선 또는 적외선 영역의 광을 추출할 수 있고, 이러한 다양한 파장을 갖는 광을 추출함으로 인해 다양한 영역에서 적용될 수 있다.
예컨대, 상기 다중발광소자(100)를 식물을 성장시키는 광원으로 사용하는 경우, 상기 패턴화된 제1활성층(152)에서 청색(청색 광은 식물 잎의 형태 형성을 촉진시키는 것으로 알려짐)에 해당하는 파장을 갖는 광을 추출하고, 상기 제2활성층(170)에서 적색(적색 광은 광합성을 촉진시키는 것으로 알려짐)에 해당하는 파장을 갖는 광 또는 자외선(자외선 광은 식물의 잎을 두껍게 하는 작용 또는 색소의 발색 촉진하는 것으로 알려짐)에 해당하는 광을 추출하여 식물의 성장시키는 광원으로 사용할 수도 있다. 이때, 상기 패턴화된 제1활성층(152)은 청색에 해당하는 460nm 파장의 광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 2%, 76% 및 22%를 포함하고, 상기 제2활성층(170)은 650nm 파장의 적색 광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 0.5%, 49.5% 및 50%를 포함하거나 380nm 파장의 자외선광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 6%, 86% 및 8%를 포함할 수 있다.
또한, 상기 다중발광소자(100)을 백색의 광원으로 사용하기 위해, 상기 패턴화된 제1활성층(152)은 노란색 광을 추출하고, 상기 제2활성층(170)은 청색 광을 추출할 수 있다. 이때, 상기 패턴화된 제1활성층(152)은 노란색의 광을 추출하기 위해 Al, Ga 및 In이 각각 0.8%, 59.2% 및 40%를 포함하고, 상기 제2활성층(170)은 청색의 광을 추출하기 위해 Al, Ga 및 In이 각각 2%, 76% 및 22%를 포함할 수 있다.
한편, 본 발명의 일 실시 예에서는 상기 다중발광소자(100)가 상기 패턴화된 제1활성층(152) 및 제2활성층(170)의 두 개의 활성층으로만 이루어진 것을 도시하고, 이를 중심으로 설명하였으나, 셋 이상의 활성층을 구비하고, 각각 다른 길이의 파장을 갖는 광을 방출할 수 있다.
도 2 내지 도 4는 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 순서를 보여주는 개념도들이다.
도 5 내지 도 7은 패턴화된 제1활성층을 형태를 보여주는 개념도들이다.
도 2 내지 도 7을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 방법은 우선 기판(110)을 준비한다.
상기 기판(110)은 Al2O3 기판, Si 기판, SiC 기판, GaAs 기판 또는 사파이어 기판일 수 있으며, 바람직하게는 사파이어 기판(Al2O3 기판)일 수 있다.
이어서, 상기 기판(110) 상에 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 제1활성층(150) 및 마스크층(160)을 순차적으로 적층한다.
상기 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 제1활성층(150) 및 마스크층(160)은 각각 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 및 MBE(Molecular Beam Epitaxy), HVPE(Hybride Vapor Phase Epitaxy) 등과 같은 물리적 기상 증착법 또는 화학적 기상 증착법 등을 이용하여 형성할 수 있다.
이때, 상기 버퍼층(120)은 AlN 또는 GaN을 포함하여 질화물질계로 형성할 수 있고, 상기 씨드층(130)은 상기 도핑되지 않은 μ-GaN으로 이루질 수 있다.
또한, 상기 제1형 반도체층(140)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1-xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1-(x+y)N(0＜x＜1, 0＜y＜1, 0＜x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 N형 불순물이 도핑된 N형 GaN이며, 특히, Si이 도핑된 N형 GaN 오믹 접촉층일 수 있다. 또한, 상기 제1활성층(150)은 Alx1Ga1-x1-y1In1-x1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하여 이루어진 베리어층과 Alx2Ga1-x2-y2In1-x2N(0＜x2＜1, 0＜y2＜1, x2+y2＜1, x2＜x1, y2＜y1)을 포함하여 이루어진 웰층을 각각 5 내지 15nm의 두께 및 1 내지 3nm의 두께로 적어도 한 층씩 적층하여 형성할 수 있다.
또한, 상기 마스크층(160)은 패턴을 형성할 수 있는 어떤 물질이여도 무방하나, 바람직하게는 SiO2일 수 있으며, 50 내지 200nm의 두께, 바람직하게는 100nm의 두께로 구비될 수 있다.
이때, 상기 버퍼층(120)은 450 내지 600℃의 온도 분위기, 상기 제1형 반도체층(140)은 1000 내지 1100℃의 온도 분위기, 상기 제1활성층(150)은 700 내지 850℃의 온도 분위기에서 형성하는 것이 바람직하다.
이어서 상기 마스크층(160)을 패터닝 공정을 이용하여 상기 마스크 패턴층(162)으로 형성한다. 이때, 상기 마스크 패턴(162)은 도 5 내지 도 7에 도시된 바와 같이 하부의 층, 예컨대, 제1형 반도체층(140)의 일부가 노출되도록 평면적으로 일정 폭을 갖는 직선 형태의 패턴(162a), 평면적으로 일정 직경을 갖는 원 형태의 패턴(162b) 및 평면적으로 일정 너비를 갖는 사각 형태의 패턴(162c)을 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태의 패턴으로 형성될 수 있다. 이때, 상기 마스크 패턴(162)은 그 패턴의 폭, 너비 또는 직경이 10nm 내지 10㎛이 되도록 형성한다.
이어서, 상기 마스크 패턴(162)을 이용하여 상기 제1활성층(150)을 식각하여 상기 패턴화된 제1활성층(152)을 형성한다. 이때, 상기 제1활성층(150)을 상기 제1형 반도체층(140)의 일부가 노출되도록 식각하여 상기 패턴화된 제2활성층(152)을 형성한다. 상기 식각은 이방성 식각인 건식 식각이 바람직하다.
이어서, 상기 패턴화된 제1활성층(150)이 형성된 기판(110) 상에 제2활성층(170)을 형성한다. 상기 제2활성층(170)은 Alx3Ga1-x3-y3In1-x3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하여 이루어진 베리어층과 Alx4Ga1-x4-y4In1-x4N(0＜x4＜1, 0＜y4＜1, x4+y4＜1, x4＜x3, y4＜y3)을 포함하여 이루어진 웰층을 각각 5 내지 15nm의 두께 및 1 내지 3nm의 두께로 적어도 한 층씩 적층하여 형성할 수 있다.
이때, 상기 제2활성층(170)은 상기 제1활성층(150)의 형성 방법과 유사하게 700 내지 850℃의 온도 분위기에서 형성될 수 있다. 예컨대, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 노출된 상기 제1형 반도체층(140)의 일부 상에서 엑피텍셜(epitaxial) 성장법 등을 이용하여 성장시켜 형성할 수 있다. 이때는 상기 마스크 패턴(162) 상에는 상기 제2활성층(170)이 형성되지 않는데, 이는 상기 제2활성층(170)이 성장될 때, 상기 마스크 패턴(162) 상에는 성장되지 않기 때문이다.
한편, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)이 형성된 기판(110) 상에 MOCVD 등과 같은 유기금속을 이용한 기상 증착법에 의한 증착에 의해 형성할 수 있는데, 이 경우에는 상기 패턴화된 제1활성층(152)에 의해 노출된 상기 제1형 반도체층(140)의 일부의 상부뿐만 아니라 상기 마스크 패턴(162) 상에도 형성될 수 있으나, BOE(buffer oxide etchant)과 HF 용액을 이용한 습식에칭 또는 CMP(Chemical Mechanical Planarization) 등과 같은 평탄화 장비 등을 이용하여 상기 마스크 패턴(162) 상에 형성된 제2활성층의 물질은 제거하여 상기 제2활성층(170)을 형성할 수도 있다.
상기 제2활성층(170)을 형성한 후, 필요하다면, 상기 마스크 패턴(162)을 제거하는 공정을 진행할 수도 있다.
이때, 상기에서는 상기 마스크 패턴(162)을 이용하여 상기 패턴화된 제1활성층(152) 및 제2활성층(170)을 형성하는 공정을 설명하였으나, 필요하다면, 다수의 마스크 패턴을 이용하여 셋 이상의 활성층을 형성하는 공정을 진행할 수도 있다.
이어서, 상기 패턴화된 제1활성층(152) 및 제2활성층(170)을 형성된 기판(110) 상에 상기 제2형 반도체층(180)을 형성하여 본 발명의 일 실시 예에 따른 다중발광소자를 형성할 수 있다.
이때, 상기 제2형 반도체층(170)은 1000 내지 1100℃의 온도 분위기에서 형성될 수 있다. 상기 제2형 반도체층(180)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1-xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1-(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 P형 불순물이 도핑된 P형 GaN 오믹 접촉층일 수 있다.
이상 본 발명을 상기 실시예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.

Claims (16)

  1. 기판 상에 위치한 버퍼층;
    상기 버퍼층 상에 위치한 제1형 반도체층;
    상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층;
    상기 제1활성층에 의해 노출된 상기 제1형 반도체층 상에 위치한 제2활성층; 및
    상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며,
    상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 것을 특징으로 하는 다중발광소자.
  2. 제 1 항에 있어서,
    상기 버퍼층과 제1형 반도체층 사이에 위치한 씨드층;을 더 포함하는 것을 특징으로 하는 다중발광소자
  3. 제 1 항에 있어서,
    상기 제1활성층을 사이에 두고 이웃하는 적어도 두 개의 제2활성층을 구비하며, 상기 이웃하는 적어도 두 개의 제2활성층은 상기 제1활성층에 의해 분리되어 있는 것을 특징으로 하는 다중발광소자.
  4. 제 1 항에 있어서,
    상기 제1활성층 또는 제2활성층은 다중 양자 우물 구조(Multiple Quantum Wells)인 것을 특징으로 하는 다중발광소자.
  5. 제 4 항에 있어서,
    상기 제1활성층은 적어도 한 층의 베리어(barrier)층 및 적어도 한 층의 웰(well)층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 베리어층은 Alx1Ga1-x1-y1In1-x1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하며, 상기 웰층은 Alx2Ga1-x2-y2In1-x2N (0＜x2＜1, 0＜y2＜1, x2+y2＜1 x2＜x1, y2＜y1)을 포함하는 것을 특징으로 하는 다중발광소자.
  6. 제 4 항에 있어서,
    상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 상기 베리어층은 Alx3Ga1-x3-y3In1-x3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하며, 상기 웰층은 Alx4Ga1-x4-y4In1-x4N (0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함하는 것을 특징으로 하는 다중발광소자.
  7. 제 1 항에 있어서,
    상기 제1활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있고, 상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 제1활성층 또는 제2활성층의 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 베리어층은 5 내지 15nm의 두께이고, 상기 웰층은 1 내지 3nm의 두께인 것을 특징으로 하는 다중발광소자.
  8. 제 1 항에 있어서,
    상기 제1활성층은 평면상에서 일정 폭을 갖는 직선 형태의 패턴, 일정 폭을 갖는 원 형태의 패턴 및 일정 폭을 갖는 사각 형태를 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태로 상기 제1형 반도체층의 일부가 노출되도록 패턴화되어 있는 것을 특징으로 하는 다중발광소자.
  9. 제 1 항에 있어서,
    상기 제1활성층과 제2형 반도체층 사이에 위치한 마스크 패턴;을 더 포함하는 것을 특징으로 하는 다중발광소자.
  10. 제 1 항에 있어서,
    상기 제1활성층에서 방출되는 제1파장의 광과 상기 제2활성층에서 방출되는 제2파장의 광이 서로 간섭하여 생성된 제3파장의 광을 방출하는 것을 특징으로 하는 다중발광소자.
  11. 제 1 항에 있어서,
    상기 제1활성층의 폭, 너비 또는 직경은 λ1/4n1(이때, 상기 λ1은 제1활성층에서 방출되는 광의 제1파장, 상기 n1은 제1활성층의 굴절률)의 조건에 만족하고,
    상기 제2활성층의 폭, 너비 또는 직경은 λ2/4n2(이때, 상기 λ2은 제2활성층에서 방출되는 광의 제2파장, 상기 n2은 제2활성층의 굴절률)의 조건에 만족하는 것을 특징으로 하는 다중발광소자.
  12. 기판 상에 버퍼층, 제1형 반도체층 및 제1활성층을 순차적으로 적층하는 단계;
    상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계;
    상기 패턴화된 제1활성층이 형성된 기판 상에 제2활성층을 형성하는 단계; 및
    상기 패턴화된 제1활성층 및 제2활성층 상에 제2형 반도체층을 형성하는 단계;를 포함하며,
    상기 제2활성층은 상기 패턴화된 제1활성층에 의해 노출된 상기 제1형 반도체층의 일부 상에 형성되어, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되어 형성되는 것을 특징으로 하는 다중발광소자 제조 방법.
  13. 제 12 항에 있어서, 상기 패턴화된 제1활성층을 형성하는 단계는,
    상기 제1활성층 위에 마스크층을 적층하는 단계;
    상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이용하여 상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계;를 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
  14. 제 13 항에 있어서,
    상기 버퍼층은 450 내지 600℃의 온도에서 형성하고, 상기 제1형 반도체층 또는 제2형 반도체층은 1000 내지 1100℃의 온도에서 형성하고, 상기 제1활성층 또는 제2활성층은 700 내지 850℃의 온도에서 형성하는 것을 특징으로 하는 다중발광소자 제조 방법.
  15. 제 13 항에 있어서, 상기 순차적으로 적층하는 단계에서,
    상기 버퍼층과 제1형 반도체층 사이에 씨드층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
  16. 제 13 항에 있어서,
    상기 제2활성층을 형성하는 단계와 상기 제2형 반도체층을 형성하는 단계 사이에,
    상기 마스크 패턴을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
PCT/KR2011/001813 2010-03-17 2011-03-15 다중발광소자 및 이를 제조하는 방법 WO2011115414A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/581,399 US8765505B2 (en) 2010-03-17 2011-03-15 Multi-luminous element and method for manufacturing same
US14/277,905 US9508897B2 (en) 2010-03-17 2014-05-15 Multi-luminous element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100023611A KR101122020B1 (ko) 2010-03-17 2010-03-17 다중발광소자 및 이를 제조하는 방법
KR10-2010-0023611 2010-03-17

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/581,399 A-371-Of-International US8765505B2 (en) 2010-03-17 2011-03-15 Multi-luminous element and method for manufacturing same
US14/277,905 Division US9508897B2 (en) 2010-03-17 2014-05-15 Multi-luminous element and method for manufacturing same

Publications (2)

Publication Number Publication Date
WO2011115414A2 true WO2011115414A2 (ko) 2011-09-22
WO2011115414A3 WO2011115414A3 (ko) 2011-12-29

Family

ID=44649716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/001813 WO2011115414A2 (ko) 2010-03-17 2011-03-15 다중발광소자 및 이를 제조하는 방법

Country Status (3)

Country Link
US (2) US8765505B2 (ko)
KR (1) KR101122020B1 (ko)
WO (1) WO2011115414A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130146906A1 (en) * 2011-11-25 2013-06-13 Lg Innotek Co., Ltd. Ultraviolet semiconductor light emitting device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112490A1 (de) * 2013-11-13 2015-05-13 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zu deren Herstellung
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955538A (ja) * 1995-08-10 1997-02-25 Furukawa Electric Co Ltd:The 多波長発光素子
JPH11233816A (ja) * 1998-02-13 1999-08-27 Oki Electric Ind Co Ltd 半導体発光装置およびその製造方法
KR100699147B1 (ko) * 2005-12-15 2007-03-21 엘지전자 주식회사 다파장 발광소자 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255538A (ja) 1988-08-20 1990-02-23 Fujitsu Ltd 直流給電方法
JPH11261105A (ja) * 1998-03-11 1999-09-24 Toshiba Corp 半導体発光素子
AU1626400A (en) * 1998-11-16 2000-06-05 Emcore Corporation Iii-nitride quantum well structures with indium-rich clusters and methods of making the same
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
JP2002222989A (ja) * 2001-01-26 2002-08-09 Toshiba Corp 半導体発光素子
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
TW586246B (en) * 2002-10-28 2004-05-01 Super Nova Optoelectronics Cor Manufacturing method of white light LED and the light-emitting device thereof
KR100631832B1 (ko) * 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
JP2005072323A (ja) 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
EP1958257A2 (en) * 2005-11-24 2008-08-20 Koninklijke Philips Electronics N.V. Light emitting diode construction
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
TWI323047B (en) * 2006-11-28 2010-04-01 Univ Nat Taiwan The method for forming electronic devices by using protection layers
US7947993B2 (en) * 2006-12-18 2011-05-24 Seoul Opto Device Co., Ltd. Light emitting device having isolating insulative layer for isolating light emitting cells from each other and method of fabricating the same
US7687812B2 (en) * 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
US20100148147A1 (en) * 2008-12-17 2010-06-17 Palo Alto Research Center Incorporated Monolithic white and full-color light emitting diodes using selective area growth
US7888152B2 (en) * 2009-02-05 2011-02-15 Chun-Yen Chang Method of forming laterally distributed LEDs
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955538A (ja) * 1995-08-10 1997-02-25 Furukawa Electric Co Ltd:The 多波長発光素子
JPH11233816A (ja) * 1998-02-13 1999-08-27 Oki Electric Ind Co Ltd 半導体発光装置およびその製造方法
KR100699147B1 (ko) * 2005-12-15 2007-03-21 엘지전자 주식회사 다파장 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130146906A1 (en) * 2011-11-25 2013-06-13 Lg Innotek Co., Ltd. Ultraviolet semiconductor light emitting device

Also Published As

Publication number Publication date
WO2011115414A3 (ko) 2011-12-29
US20120319081A1 (en) 2012-12-20
US20140246649A1 (en) 2014-09-04
KR20110104627A (ko) 2011-09-23
KR101122020B1 (ko) 2012-03-09
US8765505B2 (en) 2014-07-01
US9508897B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
JP4359263B2 (ja) 半導体発光装置
WO2012108627A2 (en) Light emitting diode having photonic crystal structure and method of fabricating the same
CN110416249A (zh) 一种半导体发光器件及其制作方法
WO2014061971A1 (ko) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
WO2013157786A1 (ko) 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
WO2014104688A1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR101265727B1 (ko) 발광 다이오드를 이용한 디스플레이 패널 및 그 제조방법
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2013129812A1 (en) Light emitting diode having gallium nitride substrate
WO2011149163A1 (ko) 반도체 발광소자 및 그 제조방법
WO2011115414A2 (ko) 다중발광소자 및 이를 제조하는 방법
WO2012020896A1 (en) Uv light emitting diode and method of manufacturing the same
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법
WO2010074373A1 (ko) 발광소자 및 그 제조방법
WO2016052929A1 (en) Light emitting diode comprising porous transparent electrode
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
CN112635512A (zh) 一种可见光通信led器件
WO2009136770A2 (ko) 발광 소자 및 그 제조방법
WO2019164160A1 (ko) 개선된 연색성을 갖는 led 조명 장치 및 led 필라멘트
WO2014088256A1 (ko) 세퍼레이션 영역을 포함하여 전류 분산 효과가 우수한 고휘도 반도체 발광소자
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
JP4995432B2 (ja) 半導体発光装置
WO2013022129A1 (ko) 질화물 반도체 발광소자
JP2022541557A (ja) Ｌｅｄアレイ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11756545

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13581399

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11756545

Country of ref document: EP

Kind code of ref document: A2