WO2021158016A1 - 단일칩 복수 대역 발광 다이오드 - Google Patents

단일칩 복수 대역 발광 다이오드 Download PDF

Info

Publication number
WO2021158016A1
WO2021158016A1 PCT/KR2021/001423 KR2021001423W WO2021158016A1 WO 2021158016 A1 WO2021158016 A1 WO 2021158016A1 KR 2021001423 W KR2021001423 W KR 2021001423W WO 2021158016 A1 WO2021158016 A1 WO 2021158016A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pit
well
emitting diode
light emitting
Prior art date
Application number
PCT/KR2021/001423
Other languages
English (en)
French (fr)
Inventor
백용현
강지훈
김재헌
박지훈
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to CN202180012704.9A priority Critical patent/CN115053358A/zh
Priority to EP21749993.8A priority patent/EP4084095A4/en
Priority to KR1020227024364A priority patent/KR20220137886A/ko
Priority to JP2022573135A priority patent/JP2023512354A/ja
Publication of WO2021158016A1 publication Critical patent/WO2021158016A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • the present disclosure relates to a light emitting diode, and more particularly, to a light emitting diode emitting light of a plurality of bands at a single chip level.
  • Nitride semiconductors are used as light sources for display devices, traffic lights, lighting, or optical communication devices, and are mainly used for light emitting diodes or laser diodes that emit blue or green light.
  • the nitride semiconductor may be used in a heterojunction bipolar transistor (HBT), a high electron mobility transistor (HEMT), and the like.
  • a light emitting diode using a nitride semiconductor has a heterojunction structure having a quantum well structure between an N contact layer and a P contact layer.
  • the light emitting diode emits light according to the composition of the well layer in the quantum well structure.
  • light emitting diodes are designed to emit light of a spectrum with a single peak, i.e. monochromatic light.
  • the use of the phosphor is accompanied by problems such as the cost of the phosphor itself and a decrease in efficiency known as Stokes shift. In addition, it is accompanied by problems such as many process problems for applying a phosphor on a light emitting diode and yellowing of a carrier supporting the phosphor.
  • An object of the present disclosure is to provide a light emitting diode having a novel structure capable of realizing light of a multi-band spectrum at a single chip level.
  • a light emitting diode includes an n-type nitride semiconductor layer, a V-pit generation layer having V-pits located on the n-type nitride semiconductor layer, and a V-pit generation layer located on the V-pit generation layer.
  • the active layer includes a well layer, the well layer having a first well layer portion formed along a planar surface of the V-pit creation layer and a second well layer portion formed in the V-pit of the V-pit creation layer .
  • the light emitting diode emits light of at least two peak wavelengths at a single chip level.
  • a light emitting diode includes an n-type nitride semiconductor layer, a V-pit generation layer disposed on the n-type nitride semiconductor layer and having V-pits, and located on the V-pit generation layer an active layer, a p-type AlGaN layer positioned on the active layer; and a p-type nitride semiconductor layer disposed on the p-type AlGaN layer.
  • the active layer includes a well layer, the well layer having a first well layer portion formed along a planar surface of the V-pit creation layer and a second well layer portion formed in the V-pit of the V-pit creation layer . The first well layer portion and the second well layer portion emit light of different peak wavelengths.
  • FIG. 1 is a schematic cross-sectional view illustrating a light emitting diode according to one or more embodiments of the present disclosure.
  • FIG. 2A is a schematic partial cross-sectional view illustrating an enlarged portion of FIG. 1 to describe a light emitting diode according to an embodiment of the present disclosure
  • FIG. 2B is a schematic partial cross-sectional view illustrating an enlarged portion of FIG. 2 to explain a light emitting diode according to an embodiment of the present disclosure
  • FIG. 3 is an enlarged schematic perspective view of a V-pit generation layer to illustrate a light emitting diode according to one or more embodiments of the present disclosure
  • 4A is a graph showing an emission spectrum of a yellow light emitting diode according to a comparative example.
  • FIG. 4B is a graph showing an emission spectrum of the light emitting diode according to Example 1.
  • 5A is a photograph for explaining light emitted from a yellow light emitting diode according to a comparative example.
  • 5B is a photograph for explaining the light emitted from the light emitting diode according to the first embodiment.
  • 6A is a TEM photograph for explaining the V-pit of a yellow light emitting diode according to a comparative example.
  • FIG. 6B is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 1.
  • FIG. 6B is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 1.
  • 6C is an enlarged TEM photograph of the quantum well structure of FIG. 6B.
  • FIG. 7A is a graph showing an emission spectrum of a light emitting diode according to Example 2.
  • FIG. 7B is a graph showing an emission spectrum of a light emitting diode according to Example 3.
  • FIG. 8A is a photograph for explaining the light emitted from the light emitting diode according to the second embodiment.
  • 8B is a photograph for explaining the light emitted from the light emitting diode according to the third embodiment.
  • FIG. 9A is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 2.
  • FIG. 9A is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 2.
  • FIG. 9B is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 3.
  • FIG. 9B is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 3.
  • Example 10 is a graph showing an emission spectrum of a light emitting diode package according to Example 4.
  • Example 11 is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 4.
  • a light emitting diode includes an n-type nitride semiconductor layer, a V-pit generation layer disposed on the n-type nitride semiconductor layer and having V-pits, and located on the V-pit generation layer an active layer, and a p-type nitride semiconductor layer positioned on the active layer.
  • the active layer includes a well layer, the well layer having a first well layer portion formed along a planar surface of the V-pit creation layer and a second well layer portion formed in the V-pit of the V-pit creation layer; , which emits light of at least two peak wavelengths at the level of a single chip.
  • light of a multi-band spectrum can be emitted without a phosphor, thus solving many problems of the prior art with the use of a phosphor.
  • the portion of the first well layer may emit light of a first peak wavelength and the portion of the second well layer may emit light of at least one second peak wavelength.
  • the first well layer portion may emit light of a yellow-based peak wavelength
  • the second well layer portion may emit light of a blue-based peak wavelength
  • the first well layer portion emits yellow-based peak wavelength light
  • the second well layer portion emits blue-based peak wavelength light and green-based peak wavelength light.
  • the first well layer portion may have a greater indium (In) content than the second well layer portion.
  • the portion of the first well layer may be thicker than the portion of the second well layer.
  • the light emitting diode may further include a p-type Al x Ga 1-x N layer interposed between the active layer and the p-type nitride semiconductor layer, wherein the Al composition ratio x in the p-type AlGaN layer is greater than 0 and 0.3 smaller than
  • the p-type Al x Ga 1-x N layer may have a thickness of less than 100 nm.
  • the V-pit generation layer may have a thickness exceeding 450 nm.
  • the V-pits formed in the V-pit generation layer may include V-pits having an entrance width exceeding 300 nm.
  • the active layer may have a multi-quantum well structure having a plurality of well layers and a plurality of barrier layers, and may further include a capping layer covering the well layer between the well layer and the barrier layer, and the capping layer may contain Al.
  • the capping layer may contain 10 atomic% or more of Al with respect to the total composition in the capping layer.
  • the p-type nitride semiconductor layer may include a recess on the V-pit.
  • the active layer may abut the V-pit creation layer. That is, the barrier layer of the active layer may be formed directly on the V-pit generation layer.
  • a light emitting diode includes an n-type nitride semiconductor layer, a V-pit generation layer disposed on the n-type nitride semiconductor layer and having V-pits, and located on the V-pit generation layer an active layer, a p-type AlGaN layer positioned on the active layer, and a p-type nitride semiconductor layer positioned on the p-type AlGaN layer.
  • the active layer includes a well layer, the well layer having a first well layer portion formed along a planar surface of the V-pit creation layer and a second well layer portion formed in the V-pit of the V-pit creation layer .
  • the first well layer portion and the second well layer portion may emit light having different peak wavelengths.
  • the second well layer portion may emit light having a shorter wavelength than that of the first well layer portion.
  • the second well layer portion may emit light of at least two peak wavelengths.
  • the p-type AlGaN layer may be expressed by the general formula Al x Ga 1-x N, wherein the Al composition ratio x in the p-type AlGaN layer may be greater than 0 and less than 0.3.
  • the p-type AlGaN layer may have a thickness of less than 100 nm.
  • the V-pit generation layer may have a thickness exceeding 450 nm, and the V-pits formed in the V-pit generation layer may include V-pits having an entrance width exceeding 300 nm.
  • FIG. 1 is a schematic cross-sectional view for explaining a light emitting diode according to an embodiment of the present disclosure.
  • FIG. 2A is a schematic partial cross-sectional view illustrating an enlarged portion of FIG. 1 to describe a light emitting diode according to an embodiment of the present disclosure
  • FIG. 2B is a schematic partial cross-sectional view illustrating an enlarged portion of FIG. 2A to explain a light emitting diode according to an embodiment of the present disclosure
  • 3 is a schematic perspective view illustrating an enlarged V-pit generation layer to describe a light emitting diode according to an embodiment of the present disclosure.
  • the light emitting diode includes a substrate 21 , a nucleus layer 23 , a high temperature buffer layer 25 , an n-type nitride semiconductor layer 27 , a V-pit generation layer 29 , an active layer 30 , It may include a p-type AlGaN layer 31 and a p-type nitride semiconductor layer 33 .
  • the substrate 21 is for growing a gallium nitride-based semiconductor layer, and a sapphire substrate, a SiC substrate, a Si substrate, a spinel substrate, or the like may be used.
  • the substrate 21 may have protrusions as shown in FIG. 1 , and may be, for example, a patterned sapphire substrate.
  • the present disclosure is not limited thereto, and may be a substrate having a flat top surface, for example, a sapphire substrate.
  • the nucleus layer 23 may be formed of (Al, Ga)N on the substrate 21 at a low temperature of 400° C. to 600° C. For example, it may be formed of AlGaN or GaN.
  • the composition of the nuclear layer 23 may be changed according to the substrate 21 .
  • the nucleus layer 23 may be formed of AlGaN, and when the substrate 21 is a sapphire substrate having a flat top surface, the nucleus layer 23 is formed of GaN.
  • the nuclear layer 23 may be formed, for example, to a thickness of about 25 nm.
  • the high-temperature buffer layer 25 may be grown at a relatively high temperature in order to mitigate the occurrence of defects such as dislocations between the substrate 21 and the n-type nitride semiconductor layer 27 .
  • the high temperature buffer layer 25 may be formed of undoped GaN or GaN doped with n-type impurities. While the high-temperature buffer layer 25 is being formed, a real dislocation is generated due to a lattice mismatch between the substrate 21 and the high-temperature buffer layer 25 .
  • the high temperature buffer layer 25 may be formed to a thickness of, for example, about 4.2um.
  • the n-type nitride semiconductor layer 27 may be a nitride-based semiconductor layer doped with n-type impurities, for example, a GaN layer doped with Si.
  • the Si doping concentration to be doped into the n-type nitride semiconductor layer 27 may be 5E17/cm 2 to 5E19/cm 2 .
  • the n-type nitride semiconductor layer 27 may be grown under a growth pressure of 150 Torr to 200 Torr at 1000° C. to 1200° C. (eg, 1050° C. to 1100° C.) by supplying a metal source gas into the chamber using MOCVD technology.
  • the n-type nitride semiconductor layer 27 may be continuously formed on the high-temperature buffer layer 25 , and an actual potential formed in the high-temperature buffer layer 25 may be transferred to the n-type nitride semiconductor layer 27 .
  • the n-type nitride semiconductor layer 27 may be formed to be relatively thinner than the high temperature buffer layer 25 , for example, to have a thickness of about 2.5 ⁇ m.
  • the V-pit generation layer 29 is located on the n-type nitride semiconductor layer 27 .
  • the V-pit generation layer 29 may be formed of, for example, a GaN layer.
  • the V-pit generation layer 29 may be grown at a relatively lower temperature than that of the n-type nitride semiconductor layer 27 , for example, about 900° C., so that V-pits are formed in the V-pit generation layer 29 . .
  • V-pit generation layer 29 is grown at a relatively lower temperature than that of the n-type nitride semiconductor layer 27 , the crystal quality is artificially reduced and the three-dimensional growth is promoted to generate the V-pits 29v.
  • the V-pits 29v may have a hexagonal pyramid shape when the growth surface of the nitride semiconductor layer is the C-plane.
  • the V-pits 29v may be formed at the top of the actual potential.
  • the V-pit generation layer 29 may be formed to have a thickness thinner than that of the n-type nitride semiconductor layer 27 , for example, to a thickness of about 450 to 600 nm.
  • the size of the V-pits 29v formed in the V-pit generation layer 29 may be controlled through the growth conditions and growth time of the V-pit generation layer 29 .
  • the maximum width of the entrance of the V-pits 29v formed in the V-pit generation layer 29 may generally exceed about 230 nm.
  • the thickness of the V-pit creation layer 29 particularly affects the size of the V-pit 29v. Moreover, the size of the V-pits 29v is considered to affect the generation of multi-band spectral light.
  • the V-pit generation layer 29 is described as a single layer, but is not limited thereto, and may be a multilayer.
  • the V-pit generation layer 29 may include at least two of GaN, AlGaN, InGaN, or AlGaInN layers.
  • the active layer 30 is located on the V-pit generation layer 29 .
  • the active layer 30 emits light by recombination of electrons and holes.
  • the active layer 30 may have a single quantum well structure or a multiple quantum well (MQW) structure in which a barrier layer 30b and a well layer 30w are alternately stacked.
  • MQW multiple quantum well
  • the active layer 30 may be in contact with the V-pit generation layer 29 , but the present disclosure is not limited thereto.
  • the active layer 30 may be formed along the V-pit 29v.
  • the thickness of the active layer 30 formed in the V-pit 29v is smaller than the thickness of the active layer 30 formed on the flat surface of the V-pit creation layer 29 .
  • the thickness of the active layer 30 in the V-pit 29v may vary depending on the depth of the V-pit 29v.
  • the thickness of the active layer 30 may be about 1/3 or less of the thickness of the active layer 30 formed on the flat surface of the V-pit generation layer 29 .
  • the thickness of the well layer 30w at an intermediate depth of the V-pit 29v may be less than or equal to about 1/3 of the thickness of the well layer 30w formed on the flat surface of the V-pit creation layer 29. there is.
  • the well layer 30w may be formed of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the composition ratio of In, Al, and Ga may be selected according to the required light.
  • the well layer 30w (hereinafter, referred to as the first well layer portion) formed on the flat surface of the V-pit generation layer 29 has a composition for emitting multi-band, long-wavelength-side spectrum light.
  • the well layer 30w (hereinafter, referred to as the second well layer portion) formed in the V-pit 29v has a composition for emitting multi-band, short-wavelength-side spectrum light.
  • the In composition ratio in the first well layer portion is higher than the indium (In) composition ratio in the second well layer portion
  • the first well layer portion may be formed of InGaN to emit yellow-based light
  • the second well layer portion may be formed of InGaN.
  • the well layer portion may be formed of InGaN to emit green and/or blue-based light.
  • the second well layer portion may be formed with the same composition on each surface in the V-pit 29v, but is not limited thereto, and may be formed on each surface with a different composition. Accordingly, the light emitting diode of the present disclosure may implement light having at least two bands at a single chip level using the first well layer portion and the second well layer portion.
  • a single chip includes a first well layer portion and a second well layer portion, which allows light having at least two bands to be emitted without the use of a phosphor.
  • the barrier layer 30b may be formed of a nitride semiconductor layer such as GaN, InGaN, AlGaN, or AlInGaN having a wider bandgap than the well layer 30w.
  • the barrier layer 30b may be formed of InGaN having a lower indium (In) content than the well layer 30w.
  • a capping layer 30c may be interposed between the well layer 30w and the barrier layer 30b.
  • the capping layer 30c may be formed prior to depositing the barrier layer 30b to prevent dissociation of In in the well layer 30w during the deposition of the barrier layer 30b.
  • the capping layer 30c may include Al, for example, may be formed of AlGaN or AlInGaN.
  • the Al composition contained in the capping layer 30c includes a first capping layer portion, that is, a portion of the capping layer disposed on the flat surface of the V-pit generating layer 29, and a second capping layer portion, that is, a V-pit 29v. ) portions of the capping layer formed within may be different from each other.
  • the Al content in the first capping layer portion is greater than the Al content in the second capping layer portion.
  • the Al composition in the first capping layer portion may be at least 10 atomic %, further 12 atomic % or more with respect to the total composition in the capping layer, and the Al composition in the second capping layer portion is approximately equal to about the total composition in the capping layer. 5 atomic % or more.
  • the capping layers 30c may be formed to have a thickness substantially similar to or smaller than that of the adjacent well layer 30w.
  • the p-type AlGaN layer 31 is positioned on the active layer 30 .
  • the p-type AlGaN layer 31 may also be formed in the V-pit 29v.
  • the Al composition ratio in the p-type AlGaN layer 31 is relatively low compared to the Al composition ratio used in the electron block layer.
  • the Al composition ratio in the p-type AlGaN layer 31 may be smaller than the Al composition ratio in the capping layer 30c.
  • the p-type AlGaN layer 31 may be expressed by the general formula Al x Ga 1-x N, where x may be greater than 0 and less than 0.3.
  • the thickness of the p-type AlGaN layer 31 may be less than about 100 nm, and in a specific embodiment, it may be about 70 nm.
  • the p-type nitride semiconductor layer 33 may be formed of a semiconductor layer doped with a p-type impurity such as Mg, for example, GaN.
  • the p-type nitride semiconductor layer 33 may be a single layer or multiple layers, and may include a p-type contact layer. As shown in FIG. 1 , the p-type nitride semiconductor layer 33 may have a concave groove in the V-pit 29v. Since the V-pit 29v is not completely filled with the p-type nitride semiconductor layer 33, loss of light generated in the well layer 30w in the V-pit 29v can be prevented.
  • FIG. 4A is a graph showing the emission spectrum of the yellow light emitting diode according to Comparative Example 1
  • FIG. 4B is a graph showing the emission spectrum of the light emitting diode according to Example 1.
  • FIG. 5A is a photograph for explaining the light emitted from the yellow light emitting diode according to Comparative Example 1
  • FIG. 5B is a photograph for explaining the light emitted from the light emitting diode according to Example 1. As shown in FIG.
  • Comparative Example 1 and Example 1 semiconductor layers were grown under similar process conditions using a sapphire substrate having a flat top surface as a growth substrate, except that the deposition time of the V-pit generation layer 29 was different. That is, in Example 1, the deposition time of the V-pit generation layer 29 is longer than in Comparative Example 1. Meanwhile, in Comparative Example 1 and Example 1, three well layers were respectively formed.
  • Comparative Example 1 under a current intensity of 50 mA, Comparative Example 1 showed a spectrum of a single band having a single peak in the yellow wavelength band. Light emitted from the light emitting diode of Comparative Example 1 exhibited a distinct yellow color as shown in FIG. 5A .
  • Example 1 under a current intensity of 50 mA, Example 1 showed a spectrum of a plurality of bands each having peaks in a yellow wavelength band, a green wavelength band, and a blue wavelength band. The light emitted from the light emitting diode of Example 1 exhibited a cool white color as shown in FIG. 5B.
  • FIG. 6A is a TEM photograph illustrating the V-pit of the yellow light emitting diode according to Comparative Example 1
  • FIG. 6B is a TEM photograph illustrating the V-pit of the light emitting diode according to Example 1.
  • the size of the V-pit after the formation of the active layer was about 309 nm and 362 nm, respectively, so it can be confirmed that the V-pit of Example 1 is larger than the V-pit of Comparative Example 1. there is. That is, the size of the V-pits can be controlled by adjusting the deposition time of the V-pit generation layer.
  • Comparative Example 1 and Example 1 have different thicknesses of the V-pit generation layer 29, and it can be determined that the size of the V-pits has an effect on the spectral band.
  • Example 1 showed distinct peaks in the wavelength band of the blue series as well as the green series. It is believed that this is due to the portions of the second well layer formed in the V-pits 29v being formed with different compositions and/or different thicknesses.
  • 6C is an enlarged TEM photograph of the quantum well structure of FIG. 6B.
  • the capping layer 30c containing Al is formed on the well layer 30w and the barrier layer 30b is formed thereon.
  • the thickness of the well layer 30w is about 3.3 nm to 3.4 nm
  • the capping layers 30c is about 2.8 nm to 3.0 nm thick.
  • the first well layer portion showed a relatively high indium (In) content compared to the second well layer portion. I was able to confirm what I had.
  • the indium (In) content of the first well layer portion and the indium (In) content of the second well layer portion were about 25% and about 10.6%, respectively, in Comparative Example 1, Example 1 of about 25.4% and about 12.6%.
  • FIG. 7A is a graph showing the emission spectrum of the light emitting diode according to Example 2
  • FIG. 7B is a graph showing the emission spectrum of the light emitting diode according to Example 3.
  • FIG. 8A is a photograph for explaining the light emitted from the light emitting diode according to the second embodiment
  • FIG. 8B is a photograph for explaining the light emitted from the light emitting diode according to the third embodiment.
  • FIG. 9A is a TEM photograph illustrating the V-pit of the light emitting diode according to Example 2
  • FIG. 9B is a TEM photograph illustrating the V-pit of the light emitting diode according to Example 3.
  • FIG. 9A is a TEM photograph illustrating the V-pit of the light emitting diode according to Example 2
  • FIG. 9B is a TEM photograph illustrating the V-pit of the light emitting diode according to Example 3.
  • Example 2 a patterned sapphire substrate was used as a growth substrate, and the growth conditions of the V-pit generation layer 29 were the same as in Example 1, and five well layers were formed in the quantum well structure. However, in Example 3, the content of indium (In) contained in the well layer was lower than in Example 2.
  • both of Examples 2 and 3 showed spectra having a blue-based peak wavelength together with a yellow-based peak wavelength.
  • the intensity of the long-wavelength peak increased more than that of the short-wavelength-side peak.
  • the intensity of the peak on the short wavelength side showed the highest value when the current strength was 500 mA, and the value at 700 mA was smaller than the value at 300 mA.
  • Example 2 Under the same current intensity of 300 mA, Example 2 exhibited pink color, and Example 3 exhibited white light.
  • the size of the V-pit after the active layer is formed is about 364 nm and about 359 nm, respectively, which is similar to the size of the V-pit of Example 1. That is, it is determined that the V-pit size is not significantly affected by the type of the flat sapphire substrate or the patterned sapphire substrate.
  • the indium (In) content of the first well layer portion and the second well layer portion was about 26.6% and about 11.6% in Example 2, respectively, and in Example 3, about 27 % and about 10%.
  • Example 1 used a sapphire substrate having a flat surface
  • Examples 2 and 3 used a patterned sapphire substrate as a growth substrate. there is.
  • FIG. 10 is a graph showing the emission spectrum of the light emitting diode package according to Example 4, and FIG. 11 is a TEM photograph for explaining the V-pit of the light emitting diode according to Example 4.
  • the light emitting diode of Example 4 was formed under the same conditions as Example 2 except that the deposition time of the V-pit generation layer was reduced. On the other hand, the light emitting diode of Example 4 was manufactured as a chip having an area of 480 ⁇ 920um 2 , and the result of FIG. 10 was obtained by measuring electroluminescence (EL) intensity according to wavelength after sealing with transparent molding.
  • EL electroluminescence
  • the light emitting diode of Example 4 clearly showed a peak in a blue region and a peak in a yellow region under a current intensity of 50 mA or more, and the intensity at the peak wavelength increased as the current intensity increased.
  • the entrance size of the V-pit was about 230 nm.
  • a patterned sapphire substrate is used as a growth substrate, compared to a case where a flat sapphire substrate is used, a light emitting diode having two distinct peak wavelengths can be provided even though the size of the V-pit is relatively small.
  • the indium (In) composition ratio of the well layer is lower than that of the patterned sapphire substrate. need to increase
  • the light emitting diodes described above may be manufactured in various chips and used for various purposes.
  • the light emitting diode may be manufactured as a light emitting diode chip having a vertical structure, a horizontal structure, or a flip chip structure.
  • the light emitting diode may be manufactured as a light emitting diode chip of a general size, or may be manufactured as a micro LED or a mini LED.
  • the light emitting diode may be used as a backlight light source or a display light source as well as an illumination light source.

Abstract

일 실시예에 따른 발광 다이오드는, n형 질화물 반도체층; 상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층; 상기 V-피트 생성층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함하고, 상기 활성층은 우물층을 포함하되, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖고, 단일 칩 레벨에서 적어도 2개의 피크 파장의 광을 방출한다.

Description

단일칩 복수 대역 발광 다이오드
본 개시는 발광 다이오드에 관한 것으로, 특히, 단일칩 레벨에서 복수 대역의 광을 방출하는 발광 다이오드에 관한 것이다.
질화물 반도체는 디스플레이 장치, 신호등, 조명이나 광통신 장치의 광원으로 이용되며, 청색이나 녹색을 발광하는 발광 다이오드(light emitting diode)나 레이저 다이오드(laser diode)에 주로 사용되고 있다. 또한, 질화물 반도체는 이종 접합 바이폴라 트랜지스터(HBT) 및 고전자 이동도 트랜지스터(HEMT) 등에도 사용될 수 있다.
일반적으로, 질화물 반도체를 이용한 발광 다이오드는 N 컨택층과 P 컨택층 사이에 양자우물구조를 갖는 이종접합 구조를 가진다. 발광 다이오드는 양자우물구조 내의 우물층의 조성에 따라 광을 방출한다. 내부 양자 효율을 증가시키고, 광 흡수에 의한 손실을 줄이기 위해 발광 다이오드는 단일 피크를 갖는 스펙트럼의 광, 즉 단색광을 방출하도록 설계된다.
조명 등에서 방출되는 혼색광, 예컨대 백색광은 단일 피크의 단색광으로는 구현될 수 없다. 따라서, 서로 다른 단색광을 방출하는 복수의 발광 다이오드들을 함께 사용하거나 발광 다이오드에서 방출된 광을 파장변환하는 형광체를 사용하여 백색광을 구현하는 기술이 일반적으로 사용되고 있다.
형광체의 사용은 형광체 자체의 비용이나 스토크 쉬프트로 알려진 효율 저하 등의 문제를 수반한다. 또한, 형광체를 발광 다이오드 상에 도포하기 위한 많은 공정상의 문제점 및 형광체를 담지하는 담지체의 황변과 같은 문제를 수반한다.
또한, 복수의 발광 다이오드들을 혼합하여 사용하는 것은 또한 공정을 복잡하게 하며 서로 다른 재료로 제조된 발광 다이오드들을 준비해야 하는 불편함이 있다.
단일칩의 발광 다이오드를 이용하여 복수 대역의 스펙트럼을 갖는 광을 구현할 수 있다면, 복수의 발광 다이오드들을 사용할 필요가 없으며, 형광체를 사용할 필요가 없어 기존의 많은 문제를 해결할 수 있다.
종래 양자우물 구조 내의 우물층들의 조성을 다양하게 함으로써 멀티 밴드 스펙트럼의 광을 구현하려는 시도가 있었으나, 만족할 만한 성과를 얻지 못했다. 특히, 전자와 정공의 재결합이 주로 특정 우물층에서 발생되기 때문에 멀티 밴드의 광을 생성하기 어렵다.
본 개시가 해결하고자 하는 과제는, 단일칩 레벨에서 멀티 밴드 스펙트럼의 광을 구현할 수 있는 새로운 구조의 발광 다이오드를 제공하는 것이다.
본 개시의 하나 이상의 실시예에 따른 발광 다이오드는, n형 질화물 반도체층 상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층, 상기 V-피트 생성층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함한다. 상기 활성층은 우물층을 포함하고, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖는다. 상기 발광 다이오드는 단일 칩 레벨에서 적어도 2개의 피크 파장의 광을 방출한다.
본 개시의 하나 이상의 실시예에 따른 발광 다이오드는, n형 질화물 반도체층, 상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층, 상기 V-피트 생성층 상에 위치하는 활성층, 상기 활성층 상에 위치하는 p형 AlGaN층; 및 상기 p형 AlGaN층 상에 위치하는 p형 질화물 반도체층을 포함한다. 상기 활성층은 우물층을 포함하고, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖는다. 상기 제1 우물층 부분 및 제2 우물층 부분은 서로 다른 피크 파장의 광을 방출한다.
도 1은 본 개시의 하나 이상의 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2A는 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 일부를 확대 도시한 개략적인 부분 단면도이다.
도 2B는 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 2의 일부를 확대 도시한 개략적인 부분 단면도이다.
도 3은 본 개시의 하나 이상의 실시예에 따른 발광 다이오드를 설명하기 위해 V-피트 생성층을 확대도시한 개략적인 사시도이다.
도 4A는 비교예에 따른 황색 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다.
도 4B는 실시예 1에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다.
도 5A는 비교예에 따른 황색 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다.
도 5B는 실시예 1에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다.
도 6A는 비교예에 따른 황색 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
도 6B는 실시예 1에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
도 6C는 도 6B의 양자우물 구조를 확대한 TEM 사진이다.
도 7A는 실시예 2에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다.
도 7B는 실시예 3에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다.
도 8A는 실시예 2에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다.
도 8B는 실시예 3에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다.
도 9A는 실시예 2에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
도 9B는 실시예 3에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
도 10은 실시예 4에 따른 발광 다이오드 패키지의 발광 스펙트럼을 보여주는 그래프이다.
도 11은 실시예 4에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 개시의 하나 이상의 실시예에 따른 발광 다이오드는, n형 질화물 반도체층, 상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층, 상기 V-피트 생성층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함한다. 상기 활성층은 우물층을 포함하고, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖고, 단일 칩 레벨에서 적어도 2개의 피크 파장의 광을 방출한다.
적어도 하나의 변형예에서, 형광체 없이 멀티 밴드 스펙트럼의 광이 방출될 수 있으며, 따라서, 형광체 사용에 따른 종래 기술의 많은 문제점을 해결할 수 있다.
상기 제1 우물층 부분은 제1 피크 파장의 광을 상기 제2 우물층 부분은 적어도 하나의 제2 피크 파장의 광을 방출할 수 있다.
또 다른 변형예에 있어서, 상기 제1 우물층 부분은 황색 계열의 피크 파장의 광을 방출하고, 상기 제2 우물층 부분은 청색 계열의 피크 파장의 광을 방출할 수 있다.
또 다른 변형예에 있어서, 상기 제1 우물층 부분은 황색 계열의 피크 파장의 광을 방출하고, 상기 제2 우물층 부분은 청색 계열의 피크 파장의 광 및 녹색 계열의 피크 파장의 광을 방출할 수 있다.
상기 제1 우물층 부분은 상기 제2 우물층 부분에 비해 더 많은 인디움(In) 함량을 가질 수 있다. 또한, 상기 제1 우물층 부분은 상기 제2 우물층 부분에 비해 더 두꺼울 수 있다.
상기 발광 다이오드는, 상기 활성층과 상기 p형 질화물 반도체층 사이에 개재된 p형 AlxGa1-xN층을 더 포함할 수 있으며, 상기 p형 AlGaN층 내의 Al의 조성비 x는 0보다 크고 0.3보다 작다.
나아가, 상기 p형 AlxGa1-xN층은 100nm 미만의 두께를 가질 수 있다.
한편, 상기 V-피트 생성층은 450nm를 초과하는 두께를 가질 수 있다. 또한, 상기 V-피트 생성층에 형성된 V-피트들은 입구 폭이 300nm를 초과하는 V-피트를 포함할 수 있다.
한편, 상기 활성층은 복수의 우물층 및 복수의 장벽층을 갖는 다중양자우물 구조를 가질 수 있으며, 상기 우물층과 장벽층 사이에 상기 우물층을 덮는 캐핑층을 더 포함할 수 있고, 상기 캐핑층은 Al을 함유할 수 있다.
나아가, 상기 캐핑층은 캐핑층 내의 전체 조성에 대해 10 원자% 이상의 Al을 함유할 수 있다.
상기 p형 질화물 반도체층은 상기 V-피트 상에 오목부를 포함할 수 있다.
또 다른 변형에 있어서, 상기 활성층은 상기 V-피트 생성층에 접할 수 있다. 즉, 활성층의 장벽층이 V-피트 생성층 상에 직접 형성될 수 있다.
본 개시의 하나 이상의 실시예에 따른 발광 다이오드는, n형 질화물 반도체층, 상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층, 상기 V-피트 생성층 상에 위치하는 활성층, 상기 활성층 상에 위치하는 p형 AlGaN층, 및 상기 p형 AlGaN층 상에 위치하는 p형 질화물 반도체층을 포함한다. 상기 활성층은 우물층을 포함하고, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖는다. 상기 제1 우물층 부분 및 제2 우물층 부분은 서로 다른 피크 파장의 광을 방출할 수 있다.
상기 제2 우물층 부분은 상기 제1 우물층 부분에 비해 단파장의 광을 방출할 수 있다. 일 실시예에 있어서, 상기 제2 우물층 부분은 적어도 2개의 피크 파장의 광을 방출할 수 있다.
한편, 상기 p형 AlGaN층은 일반식 AlxGa1-xN으로 표현할 수 있으며, 여기서, 상기 p형 AlGaN층 내의 Al의 조성비 x는 0보다 크고 0.3보다 작을 수 있다.
상기 p형 AlGaN층은 100nm 미만의 두께를 가질 수 있다.
한편, 상기 V-피트 생성층은 450nm를 초과하는 두께를 가질 수 있으며, 상기 V-피트 생성층에 형성된 V-피트들은 입구 폭이 300nm를 초과하는 V-피트를 포함할 수 있다.
도 1은 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다. 도 2A는 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 일부를 확대 도시한 개략적인 부분 단면도이다. 도 2B는 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 2A의 일부를 확대 도시한 개략적인 부분 단면도이다. 도 3은 본 개시의 일 실시예에 따른 발광 다이오드를 설명하기 위해 V-피트 생성층을 확대 도시한 개략적인 사시도이다.
우선, 도 1을 참조하면, 발광 다이오드는 기판(21), 핵층(23), 고온 버퍼층(25), n형 질화물 반도체층(27), V-피트 생성층(29), 활성층(30), p형 AlGaN층(31), p형 질화물 반도체층(33)을 포함할 수 있다.
기판(21)은 질화 갈륨계 반도체층을 성장시키기 위한 것으로, 사파이어 기판, SiC 기판, Si 기판, 스피넬 기판 등이 이용될 수 있다. 기판(21)은 도 1에 도시한 바와 같이 돌출부들을 가질 수 있으며, 예컨대 패터닝된 사파이어 기판일 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 평평한 상면을 갖는 기판, 예컨대 사파이어 기판일 수도 있다.
핵층(23)은 기판(21) 상에 400℃ 내지 600℃ 저온에서 (Al, Ga)N으로 형성될 수 있으며, 일례로, AlGaN 또는 GaN으로 형성될 수 있다. 핵층(23)의 조성은 기판(21)에 따라 변경될 수 있다. 예를 들어, 기판(21)이 패터닝된 사파이어 기판인 경우, 핵층(23)은 AlGaN을 형성될 수 있으며, 기판(21)이 평평한 상면을 갖는 사파이어 기판인 경우, 핵층(23)은 GaN로 형성될 수 있다. 핵층(23)은 예컨대 약 25nm 두께로 형성될 수 있다.
고온 버퍼층(25)은 기판(21)과 n형 질화물 반도체층(27) 사이에서 전위 등의 결함이 발생하는 것을 완화하기 위해 상대적으로 고온에서 성장될 수 있다. 고온 버퍼층(25)은 언도프 GaN 또는 n형 불순물이 도핑된 GaN으로 형성될 수 있다. 고온 버퍼층(25)이 형성되는 동안 기판(21)과 고온 버퍼층(25) 사이의 격자 부정합에 의해 실전위가 발생한다. 고온 버퍼층(25)은 예를 들어 약 4.2um의 두께로 형성될 수 있다.
n형 질화물 반도체층(27)은 n형 불순물이 도핑된 질화물계 반도체층으로, 예컨대 Si가 도핑된 GaN층으로 형성될 수 있다. n형 질화물 반도체층(27)에 도핑되는 Si 도핑 농도는 5E17/㎠ 내지 5E19/㎠ 일 수 있다. n형 질화물 반도체층(27)은 MOCVD 기술을 사용하여 챔버 내로 금속 소스 가스를 공급하여 1000℃ 내지 1200℃(예컨대, 1050℃ 내지 1100℃)에서 150Torr 내지 200Torr의 성장 압력 하에서 성장될 수 있다. 이때, n형 질화물 반도체층(27)은 고온 버퍼층(25) 상에 연속적으로 형성될 수 있으며, 고온 버퍼층(25) 내에 형성된 실전위는 n형 질화물 반도체층(27)으로 전사될 수 있다. n형 질화물 반도체층(27)은 고온 버퍼층(25)보다 상대적으로 얇게 형성될 수 있으며, 예를 들어, 약 2.5um의 두께로 형성될 수 있다.
V-피트 생성층(29)은 n형 질화물 반도체층(27)의 상부에 위치한다. 본 개시의 일 실시예에서 V-피트 생성층(29)은 예를 들어 GaN층으로 형성될 수 있다. V- 피트 생성층(29)은 n형 질화물 반도체층(27)보다 상대적으로 낮은 온도, 예컨대 약 900℃에서 성장될 수 있으며, 이에 따라 V-피트 생성층(29)에서 V-피트들이 형성된다.
V-피트 생성층(29)이 n형 질화물 반도체층(27)보다 상대적으로 낮은 온도에서 성장됨으로써, 결정 품질을 인위적으로 저하시키고 3차원 성장을 촉진하여 V-피트(29v)를 생성할 있다.
도 3에 도시된 바와 같이, V-피트들(29v)은 질화물 반도체층의 성장면이 C면인 경우, 육각뿔 형상을 가질 수 있다. V-피트들(29v)은 실전위의 상단에서 형성될 수 있다.
V-피트 생성층(29)은 n형 질화물 반도체층(27)보다 얇은 두께로 형성될 수 있으며, 예를 들어 약 450 내지 600nm의 두께로 형성될 수 있다. V-피트 생성층(29) 내에 형성되는 V-피트들(29v)의 크기는 V-피트 생성층(29)의 성장 조건 및 성장 시간 등을 통해 조절될 수 있다. 일 실시예에 있어서, V-피트 생성층(29)에 형성된 V-피트(29v)의 입구의 최대 폭은 대체로 약 230nm를 초과할 수 있다.
V-피트 생성층(29)의 두께는 특히 V-피트(29v)의 크기에 영향을 미친다. 더욱이, V-피트(29v)의 크기는 멀티 밴드 스펙트럼의 광을 생성하는 데 영향을 미치는 것으로 고려된다.
본 실시예에서, 일 예로 V-피트 생성층(29)이 단일층인 것으로 설명하지만, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 예를 들어, V-피트 생성층(29)은 GaN, AlGaN, InGaN, 또는 AlGaInN층들 중 적어도 두 개의 층을 포함할 수 있다.
활성층(30)은 V-피트 생성층(29) 상에 위치한다. 활성층(30)은 전자와 정공의 재결합에 의해 광을 방출한다. 그리고 도 2A 및 도 2B에 도시된 바와 같이, 활성층(30)은 단일 양자우물구조 또는 장벽층(30b)과 우물층(30w)이 교대로 적층된 다중양자우물(MQW) 구조를 가질 수 있다.
활성층(30)은 V-피트 생성층(29)에 접할 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 활성층(30)은 V-피트(29v)를 따라 형성될 수 있다. V-피트(29v) 내에 형성된 활성층(30)의 두께는 V-피트 생성층(29)의 평평한 면 상에 형성된 활성층(30)의 두께보다 작다. V-피트(29v) 내의 활성층(30)의 두께는 V-피트(29v)의 깊이에 따라 다를 수 있다. V-피트(29v)의 중간 정도의 깊이에서 활성층(30)의 두께는 V-피트 생성층(29)의 평평한 면 상에 형성된 활성층(30)의 두께의 약 1/3 이하일 수 있다. 특히, V-피트(29v)의 중간 정도의 깊이에서 우물층(30w)의 두께는 V-피트 생성층(29)의 평평한 면 상에 형성된 우물층(30w)의 두께의 약 1/3 이하일 수 있다.
한편, 우물층(30w)은 InxAlyGa1-x-yN(0<x<1, 0≤y<1)으로 형성될 수 있다. In, Al, Ga의 조성비는 요구되는 광에 따라 선택될 수 있다. 특히, V-피트 생성층(29)의 평평한 면 상에 형성된 우물층(30w, 이하 제1 우물층 부분)은 멀티 밴드의 장파장측 스펙트럼의 광을 방출하는 조성을 갖는다. 한편, V-피트(29v) 내에 형성된 우물층(30w, 이하 제2 우물층 부분)은 멀티 밴드의 단파장측 스펙트럼의 광을 방출하는 조성을 갖는다. 예를 들어, 제1 우물층 부분 내의 In 조성비는 제2 우물층 부분 내의 인디움(In) 조성비보다 높으며, 제1 우물층 부분은 황색 계열의 광을 방출하도록 InGaN으로 형성될 수 있으며, 제2 우물층 부분은 녹색 및/또는 청색 계열의 광을 방출하도록 InGaN으로 형성될 수 있다.
제2 우물층 부분은 V-피트(29v) 내의 각 면 상에 동일한 조성으로 형성될 수도 있으나, 이에 한정되는 것은 아니며, 각 면에 서로 다른 조성으로 형성될 수도 있다. 이에 따라, 본 개시의 발광 다이오드는 제1 우물층 부분과 제2 우물층 부분을 이용하여 적어도 2개의 밴드를 갖는 광을 단일칩 레벨에서 구현할 수 있다. 달리 말해, 단일칩이 제1 우물층 부분과 제2 우물층 부분을 포함하며, 이는 적어도 2개의 밴드를 갖는 광이 형광체 사용 없이 방출될 수 있게 한다.
장벽층(30b)은 우물층(30w)이 비해 밴드갭이 넓은 GaN, InGaN, AlGaN 또는 AlInGaN 등의 질화물 반도체층으로 형성될 수 있다. 예를 들어, 제1 우물층 부분이 황색 계열의 광을 방출하도록 InGaN으로 형성된 경우, 장벽층(30b)은 우물층(30w)보다 인디움(In) 함량이 적은 InGaN으로 형성될 수 있다.
한편, 도 2B에 도시되듯이, 우물층(30w)과 장벽층(30b) 사이에 캐핑층(30c)이 개재될 수 있다. 캐핑층(30c)은 장벽층(30b)을 증착하는 동안 우물층(30w) 내의 In이 해리되는 것을 방지하기 위해 장벽층(30b) 증착 전에 형성될 수 있다. 캐핑층(30c)은 Al을 포함할 수 있으며, 예를 들어 AlGaN 또는 AlInGaN으로 형성될 수 있다. 캐핑층(30c) 내에 함유되는 Al 조성은 제1 캐핑층 부분, 즉 V-피트 생성층(29)의 평평한 면 상부에 배치된 캐핑층 부분과, 제2 캐핑층 부분, 즉 V-피트(29v) 내에 형성된 캐핑층 부분이 서로 다를 수 있다. 제1 캐핑층 부분 내의 Al 함량이 제2 캐핑층 부분 내의 Al 함량보다 많다. 예를 들어, 제1 캐핑층 부분 내의 Al 조성은 캐핑층 내의 전체 조성에 대해 10 원자% 이상, 나아가 12 원자% 이상일 수 있으며, 제2 캐핑층 부분 내의 Al 조성은 캐핑층 내의 전체 조성에 대해 약 5 원자% 이상일 수 있다.
캐핑층들(30c)은 인접한 우물층(30w)과 대체로 유사한 두께 또는 그보다 작은 두께로 형성될 수 있다.
p형 AlGaN층(31)은 활성층(30) 상에 위치한다. p형 AlGaN층(31)은 V-피트(29v) 내에도 형성될 수 있다. p형 AlGaN층(31) 내의 Al 조성비는 전자 블록층에 사용되는 Al 조성비에 비해 상대적으로 낮다. 또한, p형 AlGaN층(31) 내의 Al 조성비는 캐핑층(30c) 내의 Al 조성비보다 작을 수 있다. 예를 들어, p형 AlGaN층(31)을 일반식 AlxGa1-xN으로 표현될 수 있으며, 여기서 x는 0보다 크고 0.3보다 작을 수 있다. 한편, 일 실시예에 있어서, p형 AlGaN층(31)의 두께는 약 100nm 미만일 수 있으며, 특정 실시예에 있어서, 약 70nm일 수 있다.
p형 질화물 반도체층(33)은 Mg와 같은 p형 불순물이 도핑된 반도체층, 예컨대 GaN으로 형성될 수 있다. p형 질화물 반도체층(33)은 단일층이나 다중층일 수 있으며, p형 콘택층을 포함할 수 있다. 도 1에 도시한 바와 같이, p형 질화물 반도체층(33)은 V-피트(29v)에 오목한 홈을 가질 수 있다. p형 질화물 반도체층(33)으로 V-피트(29v)를 완전히 메우지 않기 때문에, V-피트(29v) 내의 우물층(30w)에서 생성된 광의 손실을 방지할 수 있다.
도 4A는 비교예 1에 따른 황색 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이고, 도 4B는 실시예 1에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다. 한편, 도 5A는 비교예 1에 따른 황색 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이고, 도 5B는 실시예 1에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다.
비교예 1 및 실시예 1은 평평한 상면을 갖는 사파이어 기판을 성장 기판으로 사용하여 유사한 공정 조건에서 반도체층들을 성장한 것으로 다만, V-피트 생성층(29)의 증착 시간을 다르게 한 것이다. 즉, 실시예 1은 V-피트 생성층(29)의 증착 시간이 비교예 1에 비해 더 길다. 한편, 비교예 1 및 실시예 1에서 각각 3개의 우물층들이 형성되었다.
도 4A 및 도 5A를 참조하면, 50mA의 전류 세기 하에서, 비교예 1은 황색 파장 대역에서 단일 피크를 갖는 단일 밴드의 스펙트럼을 나타내었다. 비교예 1의 발광 다이오드에서 방출되는 광은 도 5A에 보이듯이 뚜렷한 황색을 나타내었다.
도 4B 및 도 5B를 참조하면, 50mA의 전류 세기 하에서, 실시예 1은 황색 파장 대역, 녹색 파장 대역 및 청색 파장 대역에서 각각 피크를 가지는 복수 밴드의 스펙트럼을 나타내었다. 실시예 1의 발광 다이오드에서 방출되는 광은 도 5B에 보이듯이 차가운 백색을 나타내었다.
한편, 도 6A는 비교예 1에 따른 황색 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이고, 도 6B는 실시예 1에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
도 6A 및 도 6B를 참조하면, 활성층이 형성된 후의 V-피트의 크기는 각각 약 309nm 및 362nm이었으며, 따라서, 비교예 1의 V-피트에 비해 실시예 1의 V-피트가 더 큰 것을 확인할 수 있다. 즉, V-피트 생성층의 증착 시간을 조절함으로써 V-피트의 크기를 조절할 수 있다.
도 6A 및 도 6B에 보이듯이, 비교예 1과 실시예 1은 V-피트 생성층(29)의 두께를 달리한 것으로, V-피트의 크기가 스펙트럼 밴드에 영향을 준 것으로 판단될 수 있다. 특히, 실시예 1은 녹색 계열뿐만 아니라 청색 계열의 파장 대역에서 뚜렷한 피크들을 나타내었다. 이것은 V-피트(29v) 내에 형성된 제2 우물층 부분이 서로 다른 조성 및/또는 서로 다른 두께로 형성된 것에 기인한다고 판단된다.
도 6C는 도 6B의 양자우물 구조를 확대한 TEM 사진이다.
도 6C를 참조하면, 우물층(30w) 상에 Al을 함유하는 캐핑층(30c)이 형성되고, 그 위에 장벽층(30b)이 형성된 것을 확인할 수 있다. 여기서, 우물층(30w)의 두께는 약 3.3nm ~ 3.4nm이고, 캐핑층들(30c)은 약 2.8nm ~ 3.0nm의 두께인 것을 확인할 수 있다.
한편, 제1 우물층 부분과 제2 우물층 부분에 대해 APT(atom probe tomography)를 통한 성분 분석을 통해 제1 우물층 부분이 제2 우물층 부분에 비해 상대적으로 높은 인디움(In) 함량을 갖는 것을 확인할 수 있었다. APT 그래프 상에서, 제1 우물층 부분의 인디움(In) 함량과 제2 우물층 부분의 인디움(In) 함량은, 비교예 1의 경우, 각각 약 25% 및 약 10.6%이었으며, 실시예 1의 경우, 약 25.4% 및 약 12.6%이었다.
도 7A는 실시예 2에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이고, 도 7B는 실시예 3에 따른 발광 다이오드의 발광 스펙트럼을 보여주는 그래프이다. 한편, 도 8A는 실시예 2에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이고, 도 8B는 실시예 3에 따른 발광 다이오드에서 방출되는 광을 설명하기 위한 사진이다. 그리고, 도 9A는 실시예 2에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이고, 도 9B는 실시예 3에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
실시예 2 및 3은 모두 패터닝된 사파이어 기판을 성장기판으로 사용하고, V-피트 생성층(29)의 성장 조건은 실시예 1과 동일하게 하였으며, 양자우물 구조 내에 5개의 우물층을 형성하였다. 다만, 실시예 3은 우물층에 함유되는 인디움(In) 함량을 실시예 2보다 적게 하였다.
도 7A 및 도 7B를 참조하면, 실시예 2 및 실시예 3 모두 황색 계열의 피크 파장과 함께 청색 계열의 피크 파장을 갖는 스펙트럼을 나타내었다. 또한, 전류 세기를 증가시킴에 따라 장파장측 피크의 강도가 단파장측 피크의 강도보다 더 크게 증가하였다. 더욱이, 단파장측 피크의 강도는 전류 세기가 500mA일 때 가장 높은 값을 보여주었으며, 700mA일 때의 값이 300mA일 때의 값보다 더 작았다.
도 8A 및 도 8B를 참조하면, 300mA의 동일 전류 세기하에서 실시예 2는 핑크색을 나타내었으며, 실시예 3은 백색광을 나타내었다.
도 9A 및 도 9B를 참조하면, 활성층이 형성된 후의 V-피트의 크기는 각각 약 364nm 및 약 359nm로, 실시예 1의 V-피트의 크기와 유사하였다. 즉, V-피트 크기는 평평한 사파이어 기판이나 패터닝된 사파이어 기판의 종류에 크게 영향을 받지 않는 것으로 판단된다.
한편, APT 그래프 상에서, 제1 우물층 부분과 제2 우물층 부분의 인디움(In) 함량은 각각, 실시예 2의 경우, 약 26.6% 및 약 11.6%이었고, 실시예 3의 경우, 약 27% 및 약 10% 이었다.
실시예 1은 평평한 면을 갖는 사파이어 기판을, 실시예 2 및 실시예 3은 패터닝된 사파이어 기판을 성장 기판으로 사용한 것으로, 성장 기판의 종류에 따라 발광 다이오드에서 방출되는 광의 스펙트럼 밴드가 다른 것을 알 수 있다.
도 10은 실시예 4에 따른 발광 다이오드 패키지의 발광 스펙트럼을 보여주는 그래프이고, 도 11은 실시예 4에 따른 발광 다이오드의 V-피트를 설명하기 위한 TEM 사진이다.
실시예 4의 발광 다이오드는 V-피트 생성층의 증착 시간을 줄인 것을 제외하면 실시예 2와 동일한 조건에서 형성되었다. 한편, 실시예 4의 발광 다이오드를 480×920um2 면적의 칩으로 제작하고 투명 몰딩으로 봉지한 후 파장에 따른 전기 발광(EL) 강도를 측정하여 도 10의 결과를 얻었다.
도 10을 참조하면, 실시예 4의 발광 다이오드는 50mA 이상의 전류 세기하에서 청색 영역의 피크와 황색 영역의 피크를 뚜렷하게 나타내며, 전류 세기가 증가할수록 피크 파장에서 강도가 증가하였다.
도 11을 참조하면, V-피트의 입구 크기는 약 230nm이었다. 평평한 사파이어 기판을 사용한 경우에 비해, 패터닝된 사파이어 기판을 성장 기판으로 사용할 때, V-피트의 크기가 상대적으로 작아도 두 개의 뚜렷한 피크 파장을 갖는 발광 다이오드를 제공할 수 있다. 한편, 평평한 사파이어 기판을 사용할 경우, 230nm 근처의 V-피트 크기로 두 개 이상의 피크 파장을 갖는 발광 다이오드를 제공하기 위해, 패터닝된 사파이어 기판을 사용할 경우에 비해 우물층의 인디움(In) 조성비를 증가시킬 필요가 있다.
앞서 설명한 발광 다이오드는 다양한 칩으로 제작되어 다양한 용도로 사용될 수 있다. 예를 들어, 상기 발광 다이오드는 수직형 구조, 수평형 구조, 또는 플립칩형 구조의 발광 다이오드 칩으로 제작될 수 있다. 또한, 상기 발광 다이오드는 통상의 일반적인 크기의 발광 다이오드 칩으로 제작될 수도 있고, 마이크로 LED 또는 미니 LED로 제작될 수도 있다. 상기 발광 다이오드는 조명 광원 뿐만 아니라 백라이트 광원 또는 디스플레이 광원으로 사용될 수 있다.
위에서 설명한 바와 같이 본 개시에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 설명은 본 개시의 실시예를 들어 설명하였을 뿐이므로, 본 개시가 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 개시의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.

Claims (20)

  1. n형 질화물 반도체층;
    상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층;
    상기 V-피트 생성층 상에 위치하는 활성층; 및
    상기 활성층 상부에 위치하는 p형 질화물 반도체층을 포함하고,
    상기 활성층은 우물층을 포함하되, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖고,
    형광체 사용 없이 단일 칩 레벨에서 적어도 2개의 피크 파장의 광을 방출하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 우물층 부분은 제1 피크 파장의 광을 상기 제2 우물층 부분은 적어도 하나의 제2 피크 파장의 광을 방출하는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 제1 우물층 부분은 황색 계열의 피크 파장의 광을 방출하고,
    상기 제2 우물층 부분은 청색 계열의 피크 파장의 광을 방출하는 발광 다이오드.
  4. 청구항 2에 있어서,
    상기 제1 우물층 부분은 황색 계열의 피크 파장의 광을 방출하고,
    상기 제2 우물층 부분은 청색 계열의 피크 파장의 광 및 녹색 계열의 피크 파장의 광을 방출하는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 제1 우물층 부분은 상기 제2 우물층 부분에 비해 더 많은 인디움(In) 함량을 갖는 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제1 우물층 부분은 상기 제2 우물층 부분에 비해 더 두꺼운 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 활성층과 상기 p형 질화물 반도체층 사이에 개재된 p형 AlxGa1-xN층을 더 포함하되,
    상기 p형 AlxGa1-xN층 내의 Al의 조성비 x는 0보다 크고 0.3보다 작은 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 p형 AlxGa1-xN층은 100nm 미만의 두께를 갖는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 V-피트 생성층은 450nm를 초과하는 두께를 갖는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 V-피트 생성층에 형성된 V-피트는 입구 폭이 230nm를 초과하는 V-피트를 포함하는 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 활성층은 복수의 우물층 및 복수의 장벽층을 갖는 다중양자우물 구조를 갖되,
    상기 우물층과 장벽층 사이에 개재되고 상기 우물층을 덮는 캐핑층을 더 포함하고,
    상기 캐핑층은 Al을 함유하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 캐핑층은 캐핑층 내의 전체 조성에 대해 10 원자% 이상의 Al을 함유하는 발광 다이오드.
  13. 청구항 1에 있어서,
    상기 p형 질화물 반도체층은 상기 V-피트 상에 오목부를 포함하는 발광 다이오드.
  14. 청구항 1에 있어서,
    상기 활성층은 상기 V-피트 생성층에 접하는 발광 다이오드.
  15. n형 질화물 반도체층;
    상기 n형 질화물 반도체층의 상부에 위치하며 V-피트를 갖는 V-피트 생성층;
    상기 V-피트 생성층 상에 위치하는 활성층; 및
    상기 활성층 상에 위치하는 p형 AlGaN층; 및
    상기 p형 AlGaN층 상에 위치하는 p형 질화물 반도체층을 포함하고,
    상기 활성층은 우물층을 포함하되, 상기 우물층은 상기 V-피트 생성층의 평평한 면을 따라 형성된 제1 우물층 부분 및 상기 V-피트 생성층의 V-피트 내에 형성된 제2 우물층 부분을 갖고,
    상기 제1 우물층 부분은 제1 피크 파장의 광을 방출하고 상기 제2 우물층 부분은 상기 제1 피크 파장과 다른 제2 피크 파장의 광을 방출하며,
    형광체를 포함하지 않는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 제2 우물층 부분은 상기 제1 우물층 부분에 비해 단파장의 광을 방출하는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 제2 우물층 부분은 적어도 2개의 피크 파장의 광을 방출하되, 상기 2개의 피크 파장은 상기 제1 피크 파장과 다른 발광 다이오드.
  18. 청구항 15에 있어서,
    상기 p형 AlGaN층은 일반식 AlxGa1-xN으로 표현되고, 상기 p형 AlGaN층 내의 Al의 조성비 x는 0보다 크고 0.3보다 작은 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 p형 AlGaxN층은 100nm 미만의 두께를 갖는 발광 다이오드.
  20. 청구항 15에 있어서,
    상기 V-피트 생성층은 450nm를 초과하는 두께를 갖고,
    상기 V-피트 생성층에 형성된 V-피트는 입구 폭이 230nm를 초과하는 V-피트를 포함하는 발광 다이오드.
PCT/KR2021/001423 2020-02-04 2021-02-03 단일칩 복수 대역 발광 다이오드 WO2021158016A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180012704.9A CN115053358A (zh) 2020-02-04 2021-02-03 单芯片多波段发光二极管
EP21749993.8A EP4084095A4 (en) 2020-02-04 2021-02-03 SINGLE-CHIP MULTI-BAND LIGHT-EMITTING DIODE
KR1020227024364A KR20220137886A (ko) 2020-02-04 2021-02-03 단일칩 복수 대역 발광 다이오드
JP2022573135A JP2023512354A (ja) 2020-02-04 2021-02-03 単一チップマルチバンド発光ダイオード

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062969936P 2020-02-04 2020-02-04
US62/969,936 2020-02-04
US17/165,177 2021-02-02
US17/165,177 US11557695B2 (en) 2020-02-04 2021-02-02 Single chip multi band LED

Publications (1)

Publication Number Publication Date
WO2021158016A1 true WO2021158016A1 (ko) 2021-08-12

Family

ID=77200268

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/001423 WO2021158016A1 (ko) 2020-02-04 2021-02-03 단일칩 복수 대역 발광 다이오드

Country Status (6)

Country Link
US (2) US11557695B2 (ko)
EP (1) EP4084095A4 (ko)
JP (1) JP2023512354A (ko)
KR (1) KR20220137886A (ko)
CN (2) CN115053358A (ko)
WO (1) WO2021158016A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023027474A1 (ko) * 2021-08-24 2023-03-02 서울바이오시스주식회사 발광 다이오드 및 그것을 갖는 발광 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070042983A (ko) * 2004-07-27 2007-04-24 크리 인코포레이티드 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계양자 우물 발광 소자 구조
KR101722694B1 (ko) * 2014-04-17 2017-04-18 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20170063211A (ko) * 2015-11-30 2017-06-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391302B1 (ko) * 2015-05-22 2022-04-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이의 제조 방법
CN105552188B (zh) * 2015-12-16 2018-11-30 清华大学 半导体结构及其制造方法
KR20170124439A (ko) * 2016-05-02 2017-11-10 서울바이오시스 주식회사 고효율 장파장 발광 소자
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
KR102432227B1 (ko) * 2017-12-27 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체소자 및 반도체소자 패키지
US11621371B2 (en) * 2019-09-30 2023-04-04 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Epitaxial structure, preparation method thereof, and LED
US20210328100A1 (en) * 2020-04-16 2021-10-21 Seoul Viosys Co., Ltd. Single chip multi band led

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070042983A (ko) * 2004-07-27 2007-04-24 크리 인코포레이티드 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계양자 우물 발광 소자 구조
KR101722694B1 (ko) * 2014-04-17 2017-04-18 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20170063211A (ko) * 2015-11-30 2017-06-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHANG CHIAO-YUN; LI HENG; SHIH YANG-TA; LU TIEN-CHANG: "Manipulation of nanoscale V-pits to optimize internal quantum efficiency of InGaN multiple quantum wells", APPLIED PHYSICS LETTERS, A I P PUBLISHING LLC, US, vol. 106, no. 9, 2 March 2015 (2015-03-02), US, XP012195247, ISSN: 0003-6951, DOI: 10.1063/1.4914116 *
See also references of EP4084095A4 *
ZHANG JIANLI; WANG XIAOLAN; LIU JUNLIN; MO CHUNLAN; WU XIAOMING; WANG GUANGXU; JIANG FENGYI: "Study on Carrier transportation in InGaN based green LEDs with V-pits structure in the active region", OPTICAL MATERIALS, ELSEVIER SCIENCE PUBLISHERS B.V. AMSTERDAM., NL, vol. 86, 29 September 2018 (2018-09-29), NL, pages 46 - 50, XP085552865, ISSN: 0925-3467, DOI: 10.1016/j.optmat.2018.09.017 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023027474A1 (ko) * 2021-08-24 2023-03-02 서울바이오시스주식회사 발광 다이오드 및 그것을 갖는 발광 소자

Also Published As

Publication number Publication date
US20230215977A1 (en) 2023-07-06
CN214477522U (zh) 2021-10-22
EP4084095A1 (en) 2022-11-02
US20210242371A1 (en) 2021-08-05
JP2023512354A (ja) 2023-03-24
EP4084095A4 (en) 2024-01-10
US11557695B2 (en) 2023-01-17
KR20220137886A (ko) 2022-10-12
CN115053358A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
WO2013018937A1 (ko) 반도체 발광소자
WO2017095154A1 (ko) 발광소자 및 이를 포함하는 조명장치
WO2014168339A1 (ko) 자외선 발광 소자
WO2015147390A1 (ko) 발광다이오드 및 이의 제조방법
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2018212416A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2022240179A1 (ko) 복수 대역 발광 다이오드
WO2023277608A1 (ko) 복수 대역 발광 다이오드
JPH0653549A (ja) 半導体発光素子およびその製造方法
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
WO2019164160A1 (ko) 개선된 연색성을 갖는 led 조명 장치 및 led 필라멘트
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
WO2010110608A2 (ko) 질화물계 반도체 발광소자
WO2017034355A1 (ko) 적색 형광체 및 이를 포함하는 발광장치
WO2016195342A1 (ko) 자외선 발광소자
WO2023043146A1 (ko) 백색광을 구현하기 위한 발광 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21749993

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021749993

Country of ref document: EP

Effective date: 20220726

ENP Entry into the national phase

Ref document number: 2022573135

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE