WO2017095154A1 - 발광소자 및 이를 포함하는 조명장치 - Google Patents

발광소자 및 이를 포함하는 조명장치 Download PDF

Info

Publication number
WO2017095154A1
WO2017095154A1 PCT/KR2016/014006 KR2016014006W WO2017095154A1 WO 2017095154 A1 WO2017095154 A1 WO 2017095154A1 KR 2016014006 W KR2016014006 W KR 2016014006W WO 2017095154 A1 WO2017095154 A1 WO 2017095154A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
electron blocking
peak
recess
Prior art date
Application number
PCT/KR2016/014006
Other languages
English (en)
French (fr)
Inventor
김종국
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US15/780,037 priority Critical patent/US10559718B2/en
Publication of WO2017095154A1 publication Critical patent/WO2017095154A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Definitions

  • Embodiments relate to a light emitting device and a lighting device including the same.
  • a light emitting device is a compound semiconductor device that converts electrical energy into light energy, and various colors can be realized by adjusting the composition ratio of the compound semiconductor.
  • the nitride semiconductor light emitting device has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps. Therefore, LED backlights that replace the Cold Cathode Fluorescence Lamps (CCFLs) that make up the backlight of liquid crystal display (LCD) displays, white LED lighting devices that can replace fluorescent or incandescent bulbs, and automotive headlights. And the application is expanding to traffic lights.
  • CCFLs Cold Cathode Fluorescence Lamps
  • LCD liquid crystal display
  • the white light using the light emitting device has a problem of lack of color rendering (CRI).
  • CRI color rendering
  • the embodiment provides a light emitting device for emitting blue light and green light.
  • the embodiment provides an illumination device with improved color rendering.
  • a light emitting device the first conductivity type semiconductor layer; An active layer disposed on the first conductivity type semiconductor layer and including a plurality of first recesses; An electron blocking layer disposed on the active layer and including a plurality of second recesses disposed on the first recesses; And a second conductivity-type semiconductor layer disposed on the electron blocking layer, wherein a ratio of the doping concentration of the first region and the doping concentration of the second recess disposed between the second recesses is 1: 0.8 to 1 : 1, the active layer may generate first light and second light, the first light may have a peak at a wavelength of 450 nm to 499 nm, and the second light may have a peak at a wavelength of 500 nm to 550 nm.
  • the electron blocking layer may have a first carrier injection path in a first region between the plurality of second recesses, and a second carrier injection path in a sidewall of the second recess.
  • the thickness of the plurality of second recesses may be thinner than the thickness of the first region between the plurality of second recesses.
  • the electron blocking layer may have at least two concentration peaks of the P-type dopant in the thickness direction.
  • the electron blocking layer may include a plurality of sub layers, and may have a concentration peak of the P-type dopant at an interface between the plurality of sub layers.
  • Interfaces of the plurality of sublayers may overlap at least a portion of sidewalls of the recess.
  • the peak intensity of the first light may be 30% to 80% based on 100% of the peak intensity of the second light.
  • the active layer may include at least one first well layer emitting the first light and at least one second well layer emitting the second light.
  • the first well layer may be adjacent to the second conductivity type semiconductor layer based on a 1/2 point in the thickness direction of the active layer.
  • the difference between the indium content of the first well layer and the indium content of the second well layer may be 10% or more.
  • the first light may have a peak in a wavelength range of 470 nm to 490 nm
  • the second light may have a peak in a wavelength range of 510 nm to 530 nm.
  • It may include a trigger layer disposed between the first conductivity type semiconductor layer and the active layer.
  • the indium composition of the trigger layer may be higher than the indium composition of the first conductivity type semiconductor layer.
  • a light emitting device an n-type semiconductor layer; An active layer including a plurality of well layers; And a p-type semiconductor layer disposed on the active layer, wherein the well layer close to the n-type semiconductor layer emits blue light based on a boundary point that is 1/2 the thickness of the active layer among the plurality of well layers.
  • a well layer close to the p-type semiconductor layer based on the boundary point among a plurality of well layers emits blue light and green light.
  • An electron blocking layer may be disposed on the active layer and include a plurality of second recesses.
  • the electron blocking layer may have a first carrier injection path in a first region between the plurality of second recesses, and a second carrier injection path in a sidewall of the second recess.
  • the color rendering of the white light may be improved.
  • the color rendering index R12 can be improved without providing a separate phosphor.
  • the efficiency of injecting holes into the electron blocking layer may be improved. Therefore, even if the size of the recess is increased, the problem of deterioration in optical characteristics can be improved.
  • holes may be injected to the lower portion of the active layer, thereby improving luminous efficiency. Therefore, droop phenomenon can be alleviated.
  • FIG. 1 is a view showing a light emitting device according to an embodiment of the present invention
  • FIG. 3 is a view showing an energy band diagram of a light emitting device according to an embodiment of the present invention.
  • FIG. 4 is a graph showing optical characteristics of a light emitting device according to an embodiment of the present invention.
  • FIG. 5 is a modification of FIG. 3,
  • FIG. 6 is a view for explaining a recess formed in the active layer and the electron blocking layer of FIG.
  • FIG. 7 is a plan view illustrating recesses of various sizes formed in the light emitting device of FIG. 6;
  • FIG. 8 is a view for explaining an electron blocking layer according to an embodiment of the present disclosure.
  • FIG. 9 is a diagram for describing a process of doping a P-type dopant at an interface between sub-layers of an electron blocking layer.
  • FIG. 10 is a view for explaining a state where the boundary planes of FIG. 9 overlap.
  • FIG. 11 is a view for explaining a carrier injection path of the electron blocking layer according to an embodiment of the present invention.
  • FIG. 13 is a SIMS analysis result of a light emitting device according to an embodiment of the present invention.
  • FIG. 14 is a flowchart illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
  • FIG. 16 is a timing diagram illustrating a process of forming an interface between sublayers by an intermittent section.
  • 17 is a view for explaining a process of implementing white light by using a light emitting device according to an embodiment of the present invention.
  • first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • FIG. 1 is a view showing a light emitting device according to an embodiment of the present invention.
  • the light emitting device 100 may include a first conductive semiconductor layer 130 and a first conductive semiconductor layer 130 disposed on the support substrate 110. And an active layer 140 including the well layers Q1 and Q2 and the barrier layer B1, and a second conductivity-type semiconductor layer 160 formed on the active layer 140.
  • the support substrate 110 includes a conductive substrate or an insulating substrate.
  • the support substrate 110 may be a carrier wafer or a material suitable for growing a semiconductor material.
  • the support substrate 110 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.
  • a buffer layer 120 may be further provided between the first conductive semiconductor layer 130 and the support substrate 110.
  • the buffer layer 120 may mitigate lattice mismatch between the light emitting structure provided on the support substrate 110 and the support substrate 110.
  • the buffer layer 120 may have a form in which group III and group V elements are combined or include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.
  • the dopant may be doped in the buffer layer 120, but is not limited thereto.
  • the buffer layer 120 may grow as a single crystal on the support substrate 110, and the buffer layer 120 grown as the single crystal may improve the crystallinity of the first conductivity-type semiconductor layer 130 grown on the buffer layer 120. have.
  • the light emitting structure provided on the support substrate 110 includes a first conductive semiconductor layer 130, an active layer 140, and a second conductive semiconductor layer 160.
  • the light emitting structure as described above may be separated into a plurality by cutting the support substrate 110.
  • the first conductive semiconductor layer 130 may be formed of a compound semiconductor, such as a group III-V group or a group II-VI, and the first dopant may be doped into the first conductive semiconductor layer 130.
  • the first conductive semiconductor layer 130 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example For example, it may be selected from GaN, AlGaN, InGaN, InAlGaN and the like.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 130 doped with the first dopant may be an n-type semiconductor layer.
  • the active layer 140 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 130 meet holes (or electrons) injected through the second conductive semiconductor layer 160.
  • the active layer 140 may transition to a low energy level as electrons and holes recombine, and may generate light having a wavelength corresponding thereto.
  • the active layer 140 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 140.
  • the structure of is not limited to this.
  • the second conductive semiconductor layer 160 is formed on the active layer 140, and may be implemented as a compound semiconductor such as a group III-V group or a group II-VI.
  • the second conductive semiconductor layer 160 may be formed on the second conductive semiconductor layer 160.
  • Dopants may be doped.
  • the second conductivity-type semiconductor layer 160 is a semiconductor material or AlInN having a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1).
  • AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be formed of a material selected from.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 160 doped with the second dopant may be a p-type semiconductor layer.
  • An electron blocking layer EBL 150 may be disposed between the active layer 140 and the second conductive semiconductor layer 160.
  • the electron blocking layer 150 blocks the flow of electrons supplied from the first conductivity type semiconductor layer 130 to the second conductivity type semiconductor layer 160 to recombine electrons and holes in the active layer 140. You can increase your chances.
  • the energy bandgap of the electron blocking layer 150 may be larger than the energy bandgap of the active layer 140 and / or the second conductive semiconductor layer 160.
  • the electron blocking layer 150 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example AlGaN. , InGaN, InAlGaN, etc. may be selected, but is not limited thereto.
  • the first electrode 171 may be disposed on the first conductive semiconductor layer 130 with a portion thereof exposed.
  • a second electrode 172 may be disposed on the second conductivity-type semiconductor layer 160.
  • 2 is a graph for explaining the color rendering of white light.
  • the white LED package BB-rg including two blue LEDs, a green phosphor, and a red phosphor has a low intensity in the wavelength region P of the light spectrum L1 between 470 nm and 520 nm.
  • the white LED package BG-r including the blue LED, the green LED, and the red phosphor has a relatively increased intensity in the region P between 470 nm and 520 nm.
  • the blue LED and the green LED are used, a plurality of chips are repackaged, thereby increasing the complexity of the process, and the intensity may not be sufficient in the region P between 470 nm and 520 nm.
  • Color rendering is an index that evaluates how well the light from a light source makes an object's unique color appear as true natural color.
  • the color rendering index may be divided into an average color rendering index Ra and a special color rendering index R9 to R15 that calculate an average value of eight colors defined as R1 to R8.
  • Special color rendering indexes include red R9, yellow R10 and blue R12. Generally, the color rendering property of red R9 and blue R12 tends to be inferior.
  • the wavelength region P between 470 nm and 520 nm may correspond to the color rendering index R12. Therefore, increasing the wavelength intensity of 470nm to 520nm can further improve the color rendering index R12.
  • FIG 3 is a view showing an energy band diagram of a light emitting device according to an embodiment of the present invention
  • Figure 4 is a graph showing the optical characteristics of the light emitting device according to an embodiment of the present invention
  • Figure 5 is a modification of Figure 3 Yes.
  • the active layer 140 may have a structure in which the well layer Q and the barrier layer B are alternately disposed.
  • the well layer Q may include at least one first well layer Q1 and at least one second well layer Q2.
  • the first well layer Q1 may emit first light having a peak at a wavelength of 450 nm to 499 nm.
  • the second well layer Q2 may emit a second light having a peak at a wavelength of 500 nm to 550 nm.
  • light emitted from the first well layer Q1 is defined as green light
  • light emitted from the second well layer Q2 is defined as blue light.
  • the active layer 140 of the embodiment may emit blue light and green light at the same time.
  • the green light may be main light emitted from the light emitting device, and the blue light may be sub light to improve the color rendering index R12.
  • the blue light may have a first peak in a wavelength range of 450 nm to 499 nm, or in a wavelength range of 470 nm to 490 nm.
  • the green light may have a second peak in the wavelength region of 500 nm to 550 nm, or in the wavelength region of 510 nm to 530 nm.
  • the wavelength difference between the first peak and the second peak may be about 40 nm.
  • the first well layer Q1 may be disposed adjacent to the electron blocking layer 150 and the second conductivity-type semiconductor layer 160 based on the boundary point S that is 1/2 in the thickness direction of the active layer 140. . Since the hole, which is a carrier, does not have high mobility compared to electrons due to the effective mass, more holes are injected into the well layer adjacent to the electron blocking layer 150, so that light emission efficiency may be high. Accordingly, the first well layer Q1 may be disposed adjacent to the electron blocking layer 150 and the second conductivity type semiconductor layer 160 to have sufficient light emission intensity. Accordingly, the first well layer Q1 and the second well layer Q2 that are close to the p-type semiconductor layer 160 may emit blue light and green light based on the boundary point S, respectively. On the contrary, the second well layer Q2 near the n-type semiconductor layer 130 may emit blue light based on the boundary point.
  • a first well layer (Q1) and second well layer (Q2) are all of In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) of It may have a composition formula.
  • the indium content of the first well layer Q1 may be higher than the indium content of the second well layer Q2. That is, the energy band gap of the first well layer Q1 may be smaller than the energy band gap of the second well layer Q2.
  • the first well layer Q1 may have an indium content of 20% to 30% to emit green light.
  • the second well layer Q2 may have an indium content of 14% to 24% to emit blue light.
  • the thickness can all be 2.2 nm to 2.7 nm.
  • the difference between the indium content of the first well layer Q1 and the indium content of the second well layer Q2 may be adjusted to 5% or more.
  • the indium content of the first well layer Q1 may be 25%.
  • the intensity of the first peak P1 of the blue light may be 30% to 80% based on the intensity of the second peak P2 of the green light on the light spectrum E1.
  • the color rendering index R12 may be effectively improved to implement high color rendering white light.
  • the intensity of the first peak P1 exceeds 80%, the emission intensity of the green light may be relatively weak.
  • the half width W1 of the blue light may be narrower than the half width W2 of the green light.
  • the blue light may be manufactured to have high light output intensity according to the wavelength of R12.
  • the half width W1 of the blue light becomes wider, the intensity decreases relatively, thereby reducing the improvement effect of the color rendering index R12.
  • the half width W2 of the green light may be wide for the high color rendering white light. Therefore, the half width W2 of the green light may be wider than the half width W1 of the blue light.
  • the band gap adjustment of the first well layer Q1 and the second well layer Q2 may be enabled by adjusting the thickness of the well layer.
  • the energy level of light generated in the well layer may satisfy Equation 1 below.
  • L corresponds to the thickness of the well layer.
  • the thicker the well layer the lower the energy level of light generated in the well layer. Therefore, the energy level of the first well layer Q1 may be lowered by controlling the thickness D1 of the first well layer Q1 to be larger than the thickness D2 of the second well layer Q2. As a result, the first well layer Q1 may emit green light.
  • the first well layer Q1 may have a thickness of 2.0 nm to 3.5 nm to emit green light.
  • the second well layer Q2 may have a thickness of 1.5 nm to 3.4 nm to emit blue light.
  • the difference between the thickness of the first well layer Q1 and the thickness of the second well layer Q2 may be adjusted to 10% or more.
  • the thickness of the first well layer Q1 may be 2.5 nm.
  • the stress inside the active layer Q increases. Therefore, it may be desirable to first grow a relatively stable (well less indium composition) second well layer Q2. However, as described above, since the holes have relatively low mobility, the plurality of second well layers Q2 disposed on the side of the first conductivity-type semiconductor layer 130 may not participate in emission.
  • the growth temperature of the electron blocking layer 160 since the growth temperature of the electron blocking layer 160 must be lowered to protect the first well layer Q1 having a relatively high indium composition, crystallinity may be lowered to further lower hole mobility. Therefore, it is necessary to form a carrier injection path so that the second well layer disposed adjacent to the first conductivity type semiconductor layer can participate in light emission.
  • a method of injecting holes into the well layer disposed on the first conductivity type semiconductor layer side (lower portion of the well layer) will be described.
  • FIG. 6 is a view illustrating a recess formed in the active layer and the electron blocking layer of FIG. 1, and FIG. 7 is a plan view illustrating recesses having various sizes formed in the light emitting device of FIG. 6.
  • the active layer 140 may include a first recess 140a having a V shape caused by the potential D.
  • the first recess 140a relaxes the stresses of the first conductive semiconductor layer 130 and the active layer 140, and the potential D is the active layer 140 and the second conductive semiconductor layer 160. It is possible to improve the quality of the light emitting device by preventing the extension.
  • the first recess 140a may prevent leakage current due to the potential D.
  • the area in which the first recess 140a is formed may not substantially participate in light emission, and thus the luminous intensity may be reduced.
  • the size of the first recess 140a may vary.
  • the electron blocking layer 150 may have a second recess 150a corresponding to the shape of the first recess 140a. (A area)
  • FIG. 8 is a view for explaining an electron blocking layer according to an embodiment of the present invention
  • FIG. 9 is a view for explaining a process of doping a P-type dopant at an interface between sub-layers of the electron blocking layer
  • FIG. 9 is a view for explaining a state in which the interface overlapped
  • FIG. 11 is a view for explaining a carrier injection path of the electron blocking layer according to an embodiment of the present invention.
  • the electron blocking layer 150 includes a plurality of second recesses 150a and a region between the second recesses 150a (hereinafter, referred to as a first region).
  • the first region 150b may be a region that is relatively flat than the second recess 150a.
  • the first region 150b may be defined as a region grown on the (0001) crystal plane, and the second recess 150a may be defined as a region grown on the (1-101) crystal plane.
  • the electron blocking layer 150 may be doped with a P-type dopant to improve injection efficiency.
  • P-type dopant may be any one or more selected from the group consisting of Mg, Zn, Ca, Sr, Ba.
  • the recess may be difficult to inject holes due to the relatively high Al concentration and low concentration of the P-type dopant. That is, the inclined surface of the recess may have a higher resistance than the first region.
  • the electron blocking layer 150 includes a plurality of sub-layers 151 and a concentration peak section of a P-type dopant at an interface 152 of the plurality of sub-layers 151 Peak period).
  • the plurality of sublayers 151 may all include the same member.
  • the sub layers 151 may be AlGaN doped with Mg. Therefore, the energy blocking gap of the electron blocking layer 150 may be substantially uniform in the thickness direction.
  • the peak period may be defined as the inflection point of the slope of the concentration with respect to the thickness (distance or depth) of the P-type dopant.
  • the interface 152 may be an imaginary line connecting peak sections.
  • the sub layer 151 may be a layer having a physical boundary, but is not necessarily limited thereto, and may be a virtual layer defined up and down based on a peak period.
  • the doping concentration of the electron blocking layer 150 may be relatively high.
  • it is illustrated as having two peak sections P1 and P2 in the thickness direction of the electron blocking layer 150. According to this configuration, the concentration of the P-type dopant may be increased in the second recess 150b of the electron blocking layer 150, thereby improving the injection efficiency.
  • the formation of the peak period at the interface 152 of the sublayer 151 may be enabled by applying an interruption period when forming each sublayer 151.
  • the P-type dopant dispersed around the intermittent section may be coupled to the surface (boundary surface) of the sub layer 151 where growth is stopped.
  • the intermittent section may provide time for the P-type dopant to be bonded to the surface (boundary surface) of the sub layer 151. Therefore, by performing the interruption section a plurality of times, a plurality of peak sections may be generated in the thickness direction to increase the concentration of the dopant.
  • the intermittent section is preferably controlled relatively short so that the P-type dopant is not volatilized again.
  • the interval between about 1 sec and 10 sec the P-type dopant bonded to the surface can be effectively trapped between the sub layers 151.
  • the boundary surface 152 may be observed in the first region 150b. Since the thickness D4 of the sidewalls 150a-1 of the second recess is relatively thin, a plurality of boundary surfaces 152 may overlap in the second recess 150a. Therefore, as the number of the interface 152 increases, the concentration of the P-type dopant in the sidewall 150a-1 of the second recess may further increase. That is, the injection efficiency of the second recess can be further improved.
  • the hole may have a poor injection efficiency if the thickness of the electron blocking layer 150 is not thin due to the relatively heavy effective mass.
  • the second recess 150a formed in the electron blocking layer 150 may have a thickness D4 that is relatively thinner than the thickness D3 of the first region 150b.
  • the thickness D4 of the second recess 150a may be 20% to 70% of the thickness D3 of the first region 150b.
  • the ratio of the thickness D3 of the first region 150b to the thickness D4 of the second recess 150a may be 1.69: 0.95.
  • the second recess 150a since the second recess 150a has a high concentration of P-type dopant and low resistance, hole injection may be accelerated.
  • the concentration of the P-type dopant in the second recess 150a may be 1 ⁇ 10 19 / cm 3 to 1 ⁇ 10 21 / cm 3 .
  • the P-type dopant concentration of the first region 150b may also be 1 ⁇ 10 19 / cm 3 to 1 ⁇ 10 21 / cm 3 .
  • the dopant concentration of the second recess 150a and the dopant concentration of the first region 150b may be uniformed by the intermittent section.
  • the ratio of the doping concentration of the first region 150b to the doping concentration of the second recess 150a may be 1: 0.8 to 1: 1.
  • the ratio of the doping concentration is less than 1: 0.8, the doping concentration in the second recess 150a may be decreased, thereby decreasing the carrier injection efficiency through the sidewall of the second recess 150a.
  • carriers may not be injected to the lower well layer, which may lower light efficiency.
  • the sidewall of the second recess 150a is relatively hard to be doped, it may be difficult for the concentration ratio to exceed 1: 1 even if the time is further increased.
  • the first carrier injection path P1 is formed in the first region 150b by the above-described structure, and the electron blocking layer 150 is formed on the sidewall 150a-1 of the second recess.
  • a two carrier injection path P2 can be formed. Most of the holes injected through the first carrier injection path P1 may be injected to one or two first well layers Q1 closest to the electron blocking layer. Therefore, most of the holes injected through the first carrier injection path P1 may participate in emission of green light.
  • Holes injected into the second carrier injection path P2 may be injected into all of the well layers Q1 and Q2. Since the recess of the active layer 140 is relatively thin, holes may be injected to the side surface of the second well layer Q2. Therefore, the second well layer Q2 close to the first conductivity type semiconductor layer 130 may also participate in light emission. As described above, since the second well layer Q2 mostly emits blue light, the second well layer Q2 may have a light emission intensity sufficient to satisfy R12. That is, even if the light emitting area is reduced by the recess, the well layer participating in light emission increases, so that the overall light emission intensity may increase.
  • Table 1 shows the results of adjusting the area ratio by adjusting the number or area of the recesses (V-pit).
  • the diameter of the recess in the comparative example is about 0.18 ⁇ m, it can be seen that the area ratio is about 4%. That is, the area of the recesses per area of 100 ⁇ m 2 may be 4 ⁇ m 2 .
  • the area ratio of the recesses can be controlled by adjusting the diameter or the number of recesses. As the area ratio of the recess increases, the second carrier injection path increases, so that the light emission efficiency of the blue light may be increased.
  • the yield of electrostatic discharges can be increased.
  • Increasing the size of the recess also increases hole injection through the second recess sidewall 150a-1, thereby preventing substantial light degradation. That is, the disadvantages can be overcome while maintaining the advantages of the recesses.
  • the embodiment may further include a trigger layer 180 disposed between the first conductivity-type semiconductor layer 130 and the active layer 140.
  • the trigger layer 180 may include a first trigger layer having a high indium composition and a second trigger layer having a low indium composition.
  • the indium (In) composition of the trigger layer 180 may be higher than the indium composition of the first conductivity type semiconductor layer 130.
  • Indium (In) generally has a large lattice size. Therefore, the more indium-containing gallium nitride (GaN) layer, the more easily the recess due to lattice mismatch can be formed.
  • GaN gallium nitride
  • the configuration for adjusting the area ratio of the recess is not necessarily limited thereto, and various configurations for adjusting the area of the recess may be included.
  • FIG. 12 is a result of SIMS analysis of a conventional light emitting device
  • FIG. 13 is a result of SIMS analysis of a light emitting device according to an embodiment of the present invention.
  • the conventional electron blocking layer 150 is grown without an intermittent section so that the concentration of the P-type dopant increases as the thickness increases.
  • the P-type dopant is hardly doped by the memory effect. Therefore, the conventional electron blocking layer 150 has a peak P1 of one P-type dopant concentration at the point where growth is finally completed.
  • the electron blocking layer 150 forms at least one intermittent section of growth, thereby having the first peak P2 at an intermediate point of the thickness, and then the growth is completed.
  • the second peak P3 is obtained at the point.
  • a plurality of peak sections may be generated in the thickness direction to increase the concentration of the dopant.
  • FIG. 14 is a flowchart illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention
  • FIG. 15 is a detailed flowchart of forming an electron blocking layer
  • FIG. 16 is a process of forming an interface between sublayers by an intermittent section. It is a timing chart for explaining this.
  • the method may include forming an active layer 140 in which a plurality of first recesses 140a are formed (S10), and a plurality of first recesses. And forming an electron blocking layer 150 having the second recess 150a formed on the active layer 140 on which the 140a is formed.
  • the active layer 140 (S10), after forming the first conductivity-type semiconductor layer 130 on the support substrate 10, a barrier layer and a well layer are repeatedly formed thereon. In the active layer 140, the first recess 140a caused by the potential D may be formed.
  • Forming the electron blocking layer (S20) may have a growth control interval for blocking the supply of the raw material a plurality of times for a predetermined time.
  • the forming of the electron blocking layer may include: supplying a raw material in a nitrogen atmosphere (S21), stopping the supply of raw materials for a predetermined intermittent period (S22), and then again using the raw material.
  • the supplying step S23 may be repeated a plurality of times.
  • the electron blocking layer has a plurality of boundary surfaces 152 according to the number of intermittent sections.
  • the P-type dopant is combined at the interface 152 during the intermittent period to increase the doping concentration.
  • the raw materials of Ga, Al, Mg, and N trimethyl gallium (TMGa), trimethyl aluminum (TMAl), cyclopentadienyl magnesium (CP 2 Mg), and ammonia (NH 3 ) were used, but not limited thereto. I never do that. In this case, ammonia may be continuously supplied without applying an intermittent section to maintain a nitrogen atmosphere.
  • Forming the electron blocking layer may be variously modified.
  • a p-AlGaN layer having an Al composition of 20% may be formed as 15 layers by controlling the intermittent interval to 2 sec, or the intermittent interval may be controlled to 5 sec.
  • the thickness of the layer may be controlled to 1 nm to form 30 multilayers.
  • 17 is a view for explaining a process of implementing white light by using a light emitting device according to an embodiment of the present invention.
  • the light emitting device 100 may emit light in which blue light BL emitting from the first well layer and green light GL emitting from the second well layer are mixed.
  • the red phosphor 201 may convert a portion of the mixed light into red light to implement white light WL.
  • the red phosphor has a wavelength conversion efficiency of green light relatively superior to that of blue light. Therefore, when the light emitting device of which green light is the main light is used, high color rendering can be realized.
  • the red phosphor 201 may further have a condition for improving the color rendering index R9.
  • the red phosphor may be a KSiF phosphor activated by Mn, but is not limited thereto.
  • the color rendering index R12 may be improved by the blue light BL emitted from the light emitting device 100. Therefore, the color rendering of the white light WL may be improved.
  • the light emitting device may further include an optical member such as a light guide plate, a prism sheet, and a diffusion sheet to function as a backlight unit.
  • an optical member such as a light guide plate, a prism sheet, and a diffusion sheet to function as a backlight unit.
  • the light emitting device of the embodiment may be further applied to a display device, a lighting device, and a pointing device.
  • the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the reflecting plate is disposed on the bottom cover, and the light emitting module emits light.
  • the light guide plate is disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet includes a prism sheet or the like and is disposed in front of the light guide plate.
  • the display panel is disposed in front of the optical sheet, the image signal output circuit supplies the image signal to the display panel, and the color filter is disposed in front of the display panel.
  • the lighting apparatus may include a light source module including a substrate and a light emitting device according to an embodiment, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, a street lamp or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1 도전형 반도체층; 제1 도전형 반도체층상에 배치되고 복수 개의 제1리세스를 포함하는 활성층; 상기 활성층상에 배치되고 상기 제1리세스상에 배치되는 복수 개의 제2리세스를 포함하는 전자 차단층; 및 상기 전자 차단층상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1영역의 도핑 농도와 상기 제2리세스의 도핑 농도의 비는 1:0.8 내지 1:1이고, 상기 활성층은 제1광 및 제2광을 발광하고, 상기 제1광은 450nm 내지 499nm 파장에서 피크를 갖고, 상기 제2광은 500nm 내지 550nm 파장에서 피크를 갖는 발광소자를 개시한다.

Description

발광소자 및 이를 포함하는 조명장치
실시 예는 발광소자 및 이를 포함하는 조명장치에 관한 것이다.
발광소자(Light Emitting Device, LED)는 전기에너지를 빛 에너지로 변환하는 화합물 반도체 소자로서, 화합물반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물반도체 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
그러나, 발광소자를 이용한 백색광은 연색성(CRI)이 부족한 문제가 있다. 이를 해결하기 위해 다양한 파장대에서 여기하는 형광체를 사용해야 하는 문제가 있다.
실시 예는 청색광과 녹색광을 방출하는 발광소자를 제공한다.
실시 예는 연색성을 향상된 조명장치를 제공한다.
본 발명의 일 실시 예에 따른 발광소자는, 제1 도전형 반도체층; 제1 도전형 반도체층상에 배치되고 복수 개의 제1리세스를 포함하는 활성층; 상기 활성층상에 배치되고 상기 제1리세스상에 배치되는 복수 개의 제2리세스를 포함하는 전자 차단층; 및 상기 전자 차단층상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제2 리세스 사이에 배치되는 제1영역의 도핑 농도와 상기 제2리세스의 도핑 농도의 비는 1:0.8 내지 1:1이고, 상기 활성층은 제1광 및 제2광을 생성하고, 상기 제1광은 450nm 내지 499nm 파장에서 피크를 갖고, 상기 제2광은 500nm 내지 550nm 파장에서 피크를 가질 수 있다.
상기 전자 차단층은 상기 복수 개의 제2리세스 사이의 제1영역에서 제1캐리어 주입 경로를 갖고, 상기 제2리세스의 측벽에서 제2캐리어 주입 경로를 가질 수 있다.
상기 복수 개의 제2리세스의 두께는 상기 복수 개의 제2리세스 사이인 제1영역의 두께보다 얇을 수 있다.
상기 전자 차단층은 두께 방향으로 P형 도펀트의 농도 피크를 적어도 2개 이상 가질 수 있다.
상기 전자 차단층은 복수 개의 서브층을 포함하고, 상기 복수 개의 서브층의 경계면에서 상기 P형 도펀트의 농도 피크를 가질 수 있다.
상기 복수 개의 서브층의 경계면은 상기 리세스의 측벽에서 적어도 일부가 중첩될 수 있다.
상기 제2광의 피크 강도 100%를 기준으로 제1광의 피크 강도는 30% 내지 80%일 수 있다.
상기 활성층은, 상기 제1광을 방출하는 적어도 하나의 제1우물층과 상기 제2광을 방출하는 적어도 하나의 제2우물층을 포함할 수 있다.
상기 활성층의 두께 방향으로 1/2 지점을 기준으로 상기 제1우물층은 상기 제2 도전형 반도체층에 인접 배치될 수 있다.
상기 제1우물층의 인듐 함유량과 상기 제2우물층의 인듐 함유량 차이는 10% 이상일 수 있다.
상기 제1광은 470nm 내지 490nm의 파장 영역에서 피크를 갖고, 상기 제2광은 510nm 내지 530nm의 파장 영역에서 피크를 가질 수 있다.
상기 제1 도전형 반도체층과 활성층 사이에 배치되는 트리거층을 포함할 수 있다.
상기 트리거층의 인듐 조성은 상기 제1 도전형 반도체층의 인듐 조성보다 높을 수 있다.
본 발명의 다른 실시 예에 따른 발광소자는, n형 반도체층; 복수 개의 우물층을 포함하는 활성층; 및 상기 활성층 상에 배치되는 p형 반도체층을 포함하고, 상기 복수 개의 우물층 중에서 상기 활성층의 두께 1/2인 경계 지점을 기준으로 상기 n형 반도체층에 가까운 우물층은 청색광을 방출하고, 상기 복수 개의 우물층 중에서 상기 경계 지점을 기준으로 상기 p형 반도체층에 가까운 우물층은 청색광과 녹색광을 방출한다.
상기 활성층상에 배치되고 복수 개의 제2리세스를 포함하는 전자 차단층을 포함할 수 있다.
상기 전자 차단층은 상기 복수 개의 제2리세스 사이의 제1영역에서 제1캐리어 주입 경로를 갖고, 상기 제2리세스의 측벽에서 제2캐리어 주입 경로를 가질 수 있다.
실시 예에 따르면, 백색광의 연색성을 향상시킬 수 있다. 특히, 별도의 형광체를 구비하지 않고도 연색 지수 R12를 향상시킬 수 있다.
또한, 전자 차단층으로 정공이 주입되는 효율을 향상시킬 수 있다. 따라서, 리세스의 사이즈가 커져도 광 특성이 저하되는 문제를 개선할 수 있다.
또한, 정공이 활성층의 하부까지 주입될 수 있어 발광효율이 향상될 수 있다. 따라서, 드루프(droop)현상이 완화될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광소자를 보여주는 도면이고,
도 2는 백색광의 연색성을 설명하기 위한 그래프이고,
도 3은 본 발명의 일 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 보여주는 도면이고,
도 4는 본 발명의 일 실시 예에 따른 발광소자의 광학 특성을 보여주는 그래프이고,
도 5는 도 3의 변형예이고,
도 6은 도 1의 활성층 및 전자 차단층에 형성된 리세스를 설명하기 위한 도면이고,
도 7은 도 6의 발광소자에 형성된 다양한 크기의 리세스를 보여주는 평면도이고,
도 8은 본 발명의 일 실시 예에 따른 전자 차단층을 설명하기 위한 도면이고,
도 9는 전자 차단층의 서브층 사이 경계면에서 P형 도펀트가 도핑되는 과정을 설명하기 위한 도면이고,
도 10은 도 9의 경계면이 중첩된 상태를 설명하기 위한 도면이고,
도 11은 본 발명의 일 실시 예에 따른 전자 차단층의 캐리어 주입 경로를 설명하기 위한 도면이고,
도 12는 종래 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고,
도 13은 본 발명의 일 실시 예에 따른 발광소자의 심스(SIMS) 분석 결과이고,
도 14는 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이고,
도 15는 전자 차단층을 형성하는 단계의 세부 흐름도이고,
도 16은 단속 구간에 의해 서브층 사이에 경계면이 형성되는 과정을 설명하기 위한 타이밍도이고,
도 17은 본 발명의 실시 예에 따른 발광소자를 이용하여 백색광을 구현하는 과정을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 실시 예에 따른 발광소자를 보여주는 도면이다.
도 1을 참고하면, 본 발명의 실시 예에 따른 발광소자(100)는, 지지 기판(110) 상에 배치되는 제1 도전형 반도체층(130)과, 제1 도전형 반도체층(130)상에 배치되고, 우물층(Q1, Q2)과 장벽층(B1)을 포함하는 활성층(140)과, 활성층(140)상에 형성되는 제2 도전형 반도체층(160)을 포함한다.
지지 기판(110)은 전도성 기판 또는 절연성 기판을 포함한다. 지지 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 지지 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(130)과 지지 기판(110) 사이에는 버퍼층(120)이 더 구비될 수 있다. 버퍼층(120)은 지지 기판(110) 상에 구비된 발광 구조물과 지지 기판(110)의 격자 부정합을 완화할 수 있다.
버퍼층(120)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층(120)에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
버퍼층(120)은 지지 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(120)은 버퍼층(120)상에 성장하는 제1 도전형 반도체층(130)의 결정성을 향상시킬 수 있다.
지지 기판(110) 상에 구비되는 발광 구조물은 제1 도전형 반도체층(130), 활성층(140), 및 제2 도전형 반도체층(160)을 포함한다. 일반적으로 상기와 같은 발광 구조물은 지지 기판(110)을 절단하여 복수 개로 분리될 수 있다.
제1 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(130)에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(130)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(130)은 n형 반도체층일 수 있다.
활성층(140)은 제1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)과 제2 도전형 반도체층(160)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(140)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(140)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(140)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(160)은 활성층(140) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(160)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(160)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(160)은 p형 반도체층일 수 있다.
활성층(140)과 제2 도전형 반도체층(160) 사이에는 전자 차단층(EBL, 150)이 배치될 수 있다. 전자 차단층(150)은 제1 도전형 반도체층(130)에서 공급된 전자가 제2 도전형 반도체층(160)으로 빠져나가는 흐름을 차단하여, 활성층(140) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(150)의 에너지 밴드갭은 활성층(140) 및/또는 제2 도전형 반도체층(160)의 에너지 밴드갭보다 클 수 있다.
전자 차단층(150)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
제1전극(171)은 일부가 노출된 제1 도전형 반도체층(130)상에 배치될 수 있다. 또한, 제2 도전형 반도체층(160)상에는 제2 전극(172)이 배치될 수 있다.
도 2는 백색광의 연색성을 설명하기 위한 그래프이다.
도 2를 참고하면, 2개의 청색 LED와 녹색 형광체, 및 적색 형광체를 포함하는 백색 LED 패키지(BB-rg)는 광 스펙트럼(L1)이 470nm 내지 520nm 사이의 파장영역(P)에서 강도가 낮음을 알 수 있다. 이에 반해, 청색 LED와 녹색 LED, 및 적색 형광체를 포함하는 백색 LED 패키지(BG-r)는 상대적으로 470nm 내지 520nm 사이 영역(P)에서 강도가 상승하였음을 알 수 있다. 그러나, 청색 LED와 녹색 LED을 이용하는 경우 복수 개의 칩을 다시 패키징하므로 공정이 복잡해지는 문제가 있으며, 여전히 470nm 내지 520nm 사이 영역(P)에서 강도가 충분하지 않을 수 있다.
연색성(CRI)이란 광원의 빛이 물체의 고유한 색을 얼마나 제대로 된 천연색으로 보이게 하는가를 평가하는 지수이다. 연색성 지표는 R1 내지 R8로 정해진 8개의 색의 평균값을 산출하는 평균 연색 지수(Ra)와 특수 연색 지수(R9 내지 R15)로 구분될 수 있다.
특수 연색 지수로는 적색인 R9, 노란색인 R10, 청색인 R12 등이 있다. 일반적으로 적색인 R9와 청색인 R12의 연색성이 떨어지는 경향이 있다. 도 2에서 470nm 내지 520nm 사이의 파장 영역(P)은 연색 지수 R12에 대응될 수 있다. 따라서, 470nm 내지 520nm의 파장 강도를 증가시키면 연색 지수 R12를 더 향상시킬 수 있다.
도 3은 본 발명의 일 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 보여주는 도면이고, 도 4는 본 발명의 일 실시 예에 따른 발광소자의 광학 특성을 보여주는 그래프이고, 도 5는 도 3의 변형예이다.
도 3을 참고하면, 활성층(140)은 우물층(Q) 및 장벽층(B)이 교대로 배치되는 구조를 가질 수 있다. 우물층(Q)은 적어도 하나 이상의 제1우물층(Q1), 및 적어도 하나 이상의 제2우물층(Q2)을 포함할 수 있다.
제1우물층(Q1)은 450nm 내지 499nm 파장에서 피크를 갖는 제1광을 발광할 수 있다. 또한, 제2우물층(Q2)은 500nm 내지 550nm파장에서 피크를 갖는 제2광을 발광할 수 있다. 이하에서는 제1우물층(Q1)에서 발광하는 광을 녹색광으로 정의하고, 제2우물층(Q2)에서 발광하는 광을 청색광으로 정의한다.
실시 예의 활성층(140)은 청색광과 녹색광을 동시에 발광할 수 있다. 녹색광은 발광소자에서 발광하는 메인 광일 수 있으며, 청색광은 연색지수 R12를 향상시키기 위한 서브 광일 수 있다.
청색광은 450nm 내지 499nm 파장영역, 또는 470nm 내지 490nm 파장영역에서 제1피크를 가질 수 있다. 녹색광은 500nm 내지 550nm의 파장영역, 또는 510nm 내지 530nm의 파장영역에서 제2피크를 가질 수 있다. 제1피크와 제2피크의 파장차는 약 40nm일 수 있다.
제1우물층(Q1)은 활성층(140)의 두께 방향으로 1/2인 경계 지점(S)을 기준으로 전자 차단층(150) 및 제2 도전형 반도체층(160)에 인접 배치될 수 있다. 캐리어인 정공은 유효 질량에 의해 전자에 비해 이동도가 높지 않으므로 전자 차단층(150)에 인접한 우물층일수록 많은 정공이 주입되어 발광효율이 높을 수 있다. 따라서, 제1우물층(Q1)은 충분한 발광강도를 갖기 위해 전자 차단층(150) 및 제2 도전형 반도체층(160)에 인접 배치될 수 있다. 따라서, 경계 지점(S)을 기준으로 p형 반도체층(160)에 가까운 제1우물층(Q1)과 제2우물층(Q2)은 청색광과 녹색광을 각각 방출할 수 있다. 이와 반대로 경계 지점을 기준으로 n형 반도체층(130)에 가까운 제2우물층(Q2)은 청색광을 방출할 수 있다.
제1우물층(Q1)과 제2우물층(Q2)은 모두 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 우물층(Q)은 인듐(In) 함유량이 높을수록 에너지 밴드갭은 작아지며, 반대로 인듐 함유량이 작을수록 에너지 밴드갭은 커질 수 있다. 따라서, 제1우물층(Q1)의 인듐 함유량은 제2우물층(Q2)의 인듐 함유량보다 높을 수 있다. 즉, 제1우물층(Q1)의 에너지 밴드갭은 제2우물층(Q2)의 에너지 밴드갭보다 작을 수 있다.
제1우물층(Q1)은 녹색광을 발광하기 위해 인듐 함유량이 20% 내지 30%일 수 있다. 제2우물층(Q2)은 청색광을 발광하기 위해 인듐의 함유량이 14% 내지 24%일 수 있다. 두께는 모두 2.2nm 내지 2.7nm일 수 있다.
발광파장을 조절하기 위하여 제1우물층(Q1)의 인듐 함유량과 제2우물층(Q2)의 인듐 함유량 차이는 5%이상으로 조절될 수 있다. 일 예로, 제2우물층(Q2)의 인듐 함유량이 20%인 경우 제1우물층(Q1)의 인듐 함유량은 25%일 수 있다.
도 4를 참고하면, 광 스펙트럼(E1)상에서 녹색광의 제2피크(P2) 강도 100%를 기준으로 청색광의 제1피크(P1) 강도는 30% 내지 80%일 수 있다. 제1피크(P1) 강도가 30% 내지 80%인 경우에는 연색 지수 R12를 유효하게 개선하여 고연색의 백색광을 구현할 수 있다. 제1피크(P1) 강도가 80%를 초과하는 경우 녹색광의 발광 강도가 상대적으로 약해질 수 있다.
청색광의 반치폭(W1)은 녹색광의 반치폭(W2)보다 좁을 수 있다. 청색광은 R12의 파장에 맞추어 광출력 강도가 높게 제작될 수 있다. 청색광의 반치폭(W1)이 넓어지면 상대적으로 강도가 낮아져 연색지수 R12의 개선 효과가 감소할 수 있다. 이에 반해, 고연색 백색광을 위해 녹색광의 반치폭(W2)은 넓게 형성될 수 있다. 따라서, 녹색광의 반치폭(W2)은 청색광의 반치폭(W1)보다 넓을 수 있다.
도 5를 참고하면, 제1우물층(Q1)과 제2우물층(Q2)의 밴드갭 조절은 우물층의 두께를 조절함으로써 가능해질 수 있다. 우물층 내에서 발생하는 광의 에너지 준위는 하기 수학식 1을 만족할 수 있다.
[수학식 1]
Figure PCTKR2016014006-appb-I000001
이때, L은 우물층의 두께에 대응한다. 우물층의 두께가 두꺼워질수록 우물층에서 발생하는 빛의 에너지 준위는 낮아진다. 따라서, 제1우물층(Q1)의 두께(D1)를 제2우물층(Q2)의 두께(D2)보다 크게 제어함으로써 제1우물층(Q1)의 에너지 준위를 낮출 수 있다. 그 결과, 제1우물층(Q1)은 녹색광을 발광할 수 있다.
제1우물층(Q1)은 녹색광을 발광하기 위해 두께가 2.0nm 내지 3.5nm일 수 있다. 제2우물층(Q2)은 청색광을 발광하기 위해 두께가 1.5nm 내지 3.4nm일 수 있다. 이때, 발광파장을 조절하기 위하여 제1우물층(Q1)의 두께와 제2우물층(Q2)의 두께의 차이는 10%이상으로 조절될 수 있다. 일 예로, 제2우물층(Q2)의 두께가 2.0nm인 경우 제1우물층(Q1)의 두께는 2.5nm일 수 있다.
다시 도 3을 참고하면, 인듐의 조성이 증가할수록 활성층(Q) 내부의 응력(Strain)이 커지는 문제가 있다. 따라서, 상대적으로 안정한(인듐 조성이 적은) 제2우물층(Q2)을 먼저 성장시키는 것이 바람직할 수 있다. 그러나, 전술한 바와 같이 정공은 이동도가 상대적으로 낮으므로 제1 도전형 반도체층(130)측에 배치된 복수 개의 제2우물층(Q2)은 대부분 발광에 참여하지 못할 수 있다.
더욱이, 인듐 조성이 상대적으로 높은 제1우물층(Q1)을 보호하기 위해 전자 차단층(160)의 성장 온도를 낮추어야 하므로 결정성이 저하되어 정공의 이동도가 더욱 낮아질 수 있다. 따라서, 제1 도전형 반도체층측에 인접 배치된 제2우물층이 발광에 참여할 수 있도록 캐리어 주입 경로를 형성할 필요가 있다. 이하에서는 제1 도전형 반도체층측(우물층의 하부)에 배치된 우물층에 정공을 주입하는 방법에 대해 설명한다.
도 6은 도 1의 활성층 및 전자 차단층에 형성된 리세스를 설명하기 위한 도면이고, 도 7은 도 6의 발광소자에 형성된 다양한 크기의 리세스를 보여주는 평면도이다.
도 6과 도 7을 참고하면, 활성층(140)은 전위(D)에 의해 유발되는 V 형상의 제1리세스(140a)를 포함할 수 있다. 제1리세스(140a)는 제1 도전형 반도체층(130)과 활성층(140)의 응력(Strain)을 완화시키며, 전위(D)가 활성층(140) 및 제2 도전형 반도체층(160)에 연장되는 것을 방지하여 발광 소자의 품질을 향상시킬 수 있다.
제1리세스(140a)는 전위(D)에 의한 누설 전류를 방지할 수도 있다. 그러나, 제1리세스(140a)가 형성된 영역은 실질적으로 발광에 참여하지 못해 광도가 저하될 수 있다. 도 7을 참고하면, 제1리세스(140a)의 크기는 다양할 수 있다.
전자 차단층(150)은 제1리세스(140a)를 갖는 활성층(140) 상에 형성되므로 제1리세스(140a)의 형상에 대응하는 제2리세스(150a)를 가질 수 있다. (A 영역)
도 8은 본 발명의 일 실시 예에 따른 전자 차단층을 설명하기 위한 도면이고, 도 9는 전자 차단층의 서브층 사이 경계면에서 P형 도펀트가 도핑되는 과정을 설명하기 위한 도면이고, 도 10은 도 9의 경계면이 중첩된 상태를 설명하기 위한 도면이고, 도 11은 본 발명의 일 실시 예에 따른 전자 차단층의 캐리어 주입 경로를 설명하기 위한 도면이다.
도 8을 참고하면, 전자 차단층(150)은 복수 개의 제2리세스(150a), 및 제2리세스(150a) 사이의 영역(이하 제1영역이라 함)을 포함한다. 제1영역(150b)은 제2리세스(150a)에 비해 상대적으로 평탄한 영역일 수 있다. 제1영역(150b)은 (0001)결정면에서 성장한 영역으로 정의할 수 있고, 제2리세스(150a)는 (1-101)결정면에서 성장한 영역으로 정의할 수 있다.
전자 차단층(150)은 주입 효율을 향상시키기 위해 P형 도펀트가 도핑될 수 있다. P형 도펀트가 도핑되면 저항이 낮아져 주입 효율이 증가할 수 있다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba으로 이루어진 군에서 선택된 어느 하나 이상일 수 있다.
일반적으로, 제1영역에서는 P형 도펀트의 농도가 높아 상대적으로 정공 주입이 용이하나, 리세스는 상대적으로 Al의 농도가 높고 P형 도펀트의 농도가 낮아 정공의 주입이 어려울 수 있다. 즉, 제1영역에 비해 리세스의 경사면은 저항이 높을 수 있다.
이러한 문제를 해결하기 위해, 실시 예에 따른 전자 차단층(150)은 복수 개의 서브층(151)을 포함하고 복수 개의 서브층(151)의 경계면(152)에서 P형 도펀트의 농도 피크 구간(이하 피크 구간)을 가질 수 있다. 복수 개의 서브층(151)은 모두 동일한 구성원소를 포함할 수 있다. 일 예로, 서브층(151)은 모두 Mg가 도핑된 AlGaN일 수 있다. 따라서, 전자 차단층(150)은 두께방향으로 에너지 밴드갭이 실질적으로 균일할 수 있다.
피크 구간이란 P형 도펀트의 두께(거리 또는 깊이)에 대한 농도의 기울기의 변곡점으로 정의할 수 있다. 경계면(152)은 피크 구간을 연결한 가상의 선일 수 있다. 서브층(151)은 물리적인 경계를 갖는 층일 수 있으나 반드시 이에 한정되는 것은 아니고, 피크 구간을 기준으로 상하로 정의되는 가상의 층일 수도 있다.
복수 개의 서브층(151)은 경계면(152)에서 피크 구간을 복수 개를 가지므로 전자 차단층(150)의 도핑 농도는 상대적으로 높아질 수 있다. 도 8에서는 전자 차단층(150)의 두께 방향으로 2개의 피크 구간(P1, P2)을 갖는 것으로 예시하였다. 이러한 구성에 의하면 전자 차단층(150)의 제2리세스(150b)에 P형 도펀트의 농도가 증가하여 주입 효율이 향상될 수 있다.
서브층(151)의 경계면(152)에서 피크 구간 형성은 각 서브층(151) 형성시 단속 구간(Interruption period)을 적용함으로써 가능해질 수 있다.
도 9를 참고하면, 단속 구간시 주위에 분산된 P형 도펀트가 성장이 중지된 서브층(151)의 표면(경계면)에 결합될 수 있다.
즉, 단속 구간은 P형 도펀트가 서브층(151)의 표면(경계면)에 결합될 수 있는 시간을 제공할 수 있다. 따라서, 이러한 단속 구간을 복수 회 실시함으로써 두께 방향으로 복수 개의 피크 구간을 생성하여 도펀트의 농도를 증가시킬 수 있다.
그러나, 단속 구간이 너무 길어지면 서브층(151)의 표면에 결합된 P형 도펀트가 다시 휘발되는 문제가 발생할 수 있다. 따라서, 단속 구간은 P형 도펀트가 다시 휘발되지 않도록 상대적으로 짧게 제어하는 것이 바람직하다. 단속 구간(Interval)을 약 1sec 내지 10sec로 제어하면 표면에 결합된 P형 도펀트를 유효하게 서브층(151)의 사이에 가둘 수 있다.
도 10을 참고하면, 경계면(152)은 제1영역(150b)에서 관찰될 수 있다. 제2리세스의 측벽(150a-1)의 두께(D4)는 상대적으로 얇게 형성되므로 복수 개의 경계면(152)은 제2리세스(150a)에서 일부가 중첩될 수 있다. 따라서, 경계면(152)의 개수가 많아질수록 제2리세스의 측벽(150a-1)에서 P형 도펀트의 농도는 더욱 증가할 수 있다. 즉, 제2리세스의 주입 효율은 더욱 향상될 수 있다.
정공은 상대적으로 무거운 유효 질량으로 인하여 전자 차단층(150)의 두께가 얇지 않으면 주입 효율이 떨어질 수 있다. 전자 차단층(150)에 형성된 제2리세스(150a)는 제1영역(150b)의 두께(D3)에 비해 상대적으로 얇은 두께(D4)를 가질 수 있다. 제2리세스(150a)의 두께(D4)는 제1영역(150b)의 두께(D3)의 20% 내지 70%일 수 있다. 예시적으로 제1영역(150b)의 두께(D3)와 제2리세스(150a)의 두께(D4)의 비는 1.69:0.95일 수 있다.
실시 예에 따르면, 제2리세스(150a)는 P형 도펀트의 농도가 높아 저항이 낮으므로 정공 주입이 가속화될 수 있다. 제2리세스(150a)의 P형 도펀트의 농도는 1×1019/cm3 내지 1×1021/cm3일 수 있다. 또한, 제1영역(150b)의 P형 도펀트 농도 역시 1×1019/cm3 내지 1×1021/cm3일 수 있다. 전술한 바와 같이 단속 구간에 의해 제2리세스(150a)의 도펀트 농도와 제1영역(150b)의 도펀트 농도는 균일해질 수 있다.
제1영역(150b)의 도핑 농도와 제2리세스(150a)의 도핑 농도의 비는 1:0.8 내지 1:1일 수 있다. 도핑 농도의 비가 1:0.8보다 작은 경우 제2리세스(150a)에서의 도핑 농도가 작아져 제2리세스(150a)의 측벽을 통한 캐리어 주입 효율이 떨어질 수 있다. 그 결과, 하부 우물층까지 캐리어가 주입되지 못하여 광 효율이 떨어질 수 있다. 또한, 제2리세스(150a)의 측벽은 상대적으로 도핑이 어려우므로 시간을 더 늘려도 농도비가 1:1을 초과하기 어려울 수 있다.
도 11을 참고하면, 전자 차단층(150)은 전술한 구조에 의하여 제1영역(150b)에 제1캐리어 주입 경로(P1)가 형성되고, 제2리세스의 측벽(150a-1)에 제2캐리어 주입 경로(P2)가 형성될 수 있다. 제1캐리어 주입 경로(P1)를 통해 주입되는 정공은 대부분 전자 차단층에서 가장 가까운 1~2개의 제1우물층(Q1)까지 주입될 수 있다. 따라서, 제1캐리어 주입 경로(P1)를 통해 주입되는 정공은 대부분 녹색광의 발광에 참여할 수 있다.
제2캐리어 주입 경로(P2)로 주입되는 정공은 상대적으로 모든 우물층(Q1, Q2)에 주입될 수 있다. 활성층(140)의 리세스는 두께가 상대적으로 얇으므로 정공은 제2우물층(Q2)의 측면까지 주입될 수 있다. 따라서, 제1 도전형 반도체층(130)과 가까운 제2우물층(Q2)도 발광에 참여할 수 있다. 전술한 바와 같이 제2우물층(Q2)은 대부분 청색광을 발광하므로 R12를 만족할 수 있을 정도의 발광 강도를 가질 수 있다. 즉, 리세스에 의해 발광면적이 감소하여도 발광에 참여하는 우물층이 증가하므로 전체적인 발광 강도는 증가할 수 있다.
하기 표 1은 리세스(V-피트)의 개수나 면적을 조절하여 면적비를 조절한 결과이다.
직경(um) 면적(um2) 개수(ea/(10um×10um)) 밀도(1×10^8 ea/cm2) 면적비
비교예 0.18 0.02543 155 1.6 4%
실시 예 1 0.3 0.07065 155 1.6 11%
실시 예 2 0.5 0.19625 155 1.6 30%
실시 예 3 0.3 0.07065 310 1.6 22%
표 1을 참고하면, 비교예의 경우 리세스의 직경이 약 0.18㎛이고, 면적비는 약 4%임을 알 수 있다. 즉, 면적 100㎛2 당 리세스의 면적은 4㎛2일 수 있다. 리세스의 면적비는 리세스의 직경 또는 개수를 조절하여 제어할 수 있다. 리세스의 면적비가 커질수록 제2캐리어 주입 경로가 많아져 청색광의 발광 효율을 높일 수 있다.
더욱이, 리세스의 면적비가 커지면 정전기 방전 수율이 높아질 수 있다. 리세스의 사이즈를 더 크게 하여도 제2리세스 측벽(150a-1)을 통한 정공 주입이 증가하므로 실질적인 광도 저하는 방지될 수 있다. 즉, 리세스에 의한 장점은 그대로 유지하면서 단점을 극복할 수 있다.
도 6을 참고하면, 실시 예에서는 제1 도전형 반도체층(130)과 활성층(140) 사이에 배치되는 트리거층(180)을 더 포함할 수 있다. 트리거층(180)은 인듐 조성이 높은 제1트리거층과 인듐 조성이 적은 제2트리거층을 포함할 수 있다. 이때, 트리거층(180)의 인듐(In) 조성은 제1 도전형 반도체층(130)의 인듐 조성보다 높을 수 있다.
일반적으로, 인듐(In)은 격자의 크기가 크다. 따라서, 인듐이 많이 함유된 갈륨 질화물(GaN)층일수록 격자 부정합에 의한 리세스가 용이하게 형성될 수 있다. 그러나, 리세스의 면적비를 조절하는 구성은 반드시 이에 한정하지 않고, 리세스의 면적을 조절하는 다양한 구성이 모두 포함될 수 있다.
도 12는 종래 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고, 도 13은 본 발명의 일 실시 예에 따른 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이다.
도 12를 참고하면, 종래 전자 차단층(150)은 단속 구간 없이 성장시켜 두께가 증가할수록 P형 도펀트의 농도가 증가하게 된다. 그러나, 성장 초기에는 메모리 효과(Memory effect)에 의해 P형 도펀트가 잘 도핑되지 않는다. 따라서, 종래 전자 차단층(150)은 최종적으로 성장이 완료된 지점에서 1개의 P형 도펀트 농도의 피크(P1)를 갖게 된다.
그러나, 도 13을 참고하면, 실시 예에 따른 전자 차단층(150)은 성장 중 적어도 1번의 단속 구간을 형성함으로써, 두께의 중간 지점에서 제1피크(P2)를 갖게 되고, 이후 성장이 완료되는 지점에서 제2피크(P3)를 갖게 된다.
따라서, 이러한 단속 구간을 복수 회 실시함으로써 두께 방향으로 복수 개의 피크 구간을 생성하여 도펀트의 농도를 증가시킬 수 있다.
도 14는 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이고, 도 15는 전자 차단층을 형성하는 단계의 세부 흐름도이고, 도 16은 단속 구간에 의해 서브층 사이에 경계면이 형성되는 과정을 설명하기 위한 타이밍도이다.
도 14를 참고하면, 본 발명의 일 실시 예에 따른 발광소자 제조방법은, 복수 개의 제1리세스(140a)가 형성된 활성층(140)을 형성하는 단계(S10), 및 복수 개의 제1리세스(140a)가 형성된 활성층(140) 상에 형성되어 제2리세스(150a)를 갖는 전자 차단층(150)을 형성하는 단계(S20)를 포함한다.
활성층(140)을 형성하는 단계(S10)는, 지지 기판(10) 상에 제1 도전형 반도체층(130)을 형성한 후, 그 위에 장벽층 및 우물층을 반복하여 형성한다. 활성층(140)은 전위(D)에 의해 유발된 제1리세스(140a)가 형성될 수 있다.
전자 차단층을 형성하는 단계(S20)는, 미리 정해진 시간 동안 원료의 공급을 복수 회 차단하는 성장단속 구간을 가질 수 있다. 도 15를 참고하면, 전자 차단층을 형성하는 단계는, 질소 분위기에서 원료를 공급하는 단계(S21), 미리 정해진 단속 기간 동안 원료 공급을 차단하여 성장을 중지시키는 단계(S22), 및 다시 원료를 공급하는 단계(S23)를 복수 회 반복할 수 있다.
도 16을 참고하면, 단속 구간의 횟수에 따라 전자 차단층은 복수의 경계면(152)을 갖게 된다. 전술한 바와 같이, 단속 구간 동안 경계면(152)에서는 P형 도펀트가 결합되어 도핑 농도가 증가하게 된다. 이때, Ga, Al, Mg와 N의 원료로는 각각 트리 메틸 갈륨(TMGa), 트리메틸 알루미늄(TMAl), 시클로펜타디에닐 마그네슘(CP2Mg), 및 암모니아(NH3)을 사용하였으나 반드시 이에 한정하지 않는다. 이때, 암모니아는 단속 구간을 적용하지 않고 지속적으로 공급하여 질소 분위기를 유지할 수 있다.
전자 차단층을 형성하는 단계는 다양하게 변형될 수 있다. 예시적으로 단속 구간(Interval)을 2sec로 제어하여 Al 조성이 20%인 p-AlGaN층을 15층으로 형성할 수 있다, 또는 단속 구간을 5sec로 제어할 수도 있다. 또는, 층의 두께를 1nm로 제어하여 30층의 멀티 레이어를 형성할 수도 있다.
도 17은 본 발명의 실시 예에 따른 발광소자를 이용하여 백색광을 구현하는 과정을 설명하기 위한 도면이다.
도 17을 참고하면, 발광소자(100)는 제1우물층에서 발광하는 청색광(BL)과 제2우물층에서 발광하는 녹색광(GL)이 혼합된 광을 방출할 수 있다. 적색 형광체(201)는 혼합광의 일부를 적색광으로 변환하여 백색광(WL)을 구현할 수 있다.
적색 형광체는 녹색광의 파장변환효율이 상대적으로 청색광의 파장변환효율보다 우수하다. 따라서, 녹색광이 메인 광인 발광소자를 이용하면 고연색의 광을 구현할 수 있다. 적색 형광체(201)는 연색지수 R9를 향상시킬 수 있는 조건을 더 가질 수 있다. 적색 형광체는 Mn으로 활성화된 KSiF형광체 일 수 있으나 반드시 이에 한정하지 않는다.
실시 예에 따르면, 발광소자(100)에서 방출된 청색광(BL)에 의해 연색 지수 R12를 개선할 수 있다. 따라서, 백색광(WL)의 연색성이 향상될 수 있다.
실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 제1 도전형 반도체층;
    제1 도전형 반도체층상에 배치되고 복수 개의 제1 리세스를 포함하는 활성층;
    상기 제1리세스상에 배치되는 복수 개의 제2리세스, 및 상기 복수 개의 제2리세스 사이의 제1영역을 포함하는 전자 차단층; 및
    상기 전자 차단층상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 제1영역의 도핑 농도와 상기 제2리세스의 도핑 농도의 비는 1:0.8 내지 1:1이고,
    상기 활성층은 제1광 및 제2광을 생성하고,
    상기 제1광은 450nm 내지 499nm 파장에서 피크를 갖고, 상기 제2광은 500nm 내지 550nm 파장에서 피크를 갖는 발광소자.
  2. 제1항에 있어서,
    상기 전자 차단층은 상기 복수 개의 제2리세스 사이의 제1영역에서 제1캐리어 주입 경로를 갖고, 상기 제2리세스의 측벽에서 제2캐리어 주입 경로를 갖는 발광소자.
  3. 제1항에 있어서,
    상기 복수 개의 제2리세스의 두께는 상기 제1영역의 두께보다 얇은 발광소자.
  4. 제1항에 있어서,
    상기 전자 차단층은 두께 방향으로 P형 도펀트의 농도 피크를 적어도 2개 이상 갖는 발광소자.
  5. 제4항에 있어서,
    상기 전자 차단층은 복수 개의 서브층을 포함하고, 상기 복수 개의 서브층의 경계면에서 상기 P형 도펀트의 농도 피크를 갖고,
    상기 복수 개의 서브층의 경계면은 상기 리세스의 측벽에서 적어도 일부가 중첩되는 발광소자.
  6. 제1항에 있어서,
    상기 제2광의 피크 강도 100%를 기준으로 제1광의 피크 강도는 30% 내지 80%인 발광소자.
  7. 제1항에 있어서,
    상기 활성층은, 상기 제1광을 방출하는 적어도 하나의 제1우물층과 상기 제2광을 방출하는 적어도 하나의 제2우물층을 포함하고,
    상기 제1우물층의 인듐 함유량과 상기 제2우물층의 인듐 함량 차이는 10% 이상인 발광소자.
  8. 제7항에 있어서,
    상기 활성층의 두께 방향으로 1/2 지점을 기준으로 상기 제1우물층은 상기 제2 도전형 반도체층에 인접 배치되는 발광소자.
  9. 제1항에 있어서,
    상기 제1광은 470nm 내지 490nm의 파장 영역에서 피크를 갖고, 상기 제2광은 510nm 내지 530nm의 파장 영역에서 피크를 갖는 발광소자.
  10. 제1항에 있어서,
    상기 제1 도전형 반도체층과 활성층 사이에 배치되는 트리거층을 포함하고,
    상기 트리거층의 인듐 조성은 상기 제1 도전형 반도체층의 인듐 조성보다 높은 발광소자.
PCT/KR2016/014006 2015-11-30 2016-11-30 발광소자 및 이를 포함하는 조명장치 WO2017095154A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/780,037 US10559718B2 (en) 2015-11-30 2016-11-30 Light-emitting device having plural recesses in layers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150169318A KR102569461B1 (ko) 2015-11-30 2015-11-30 발광소자 및 이를 포함하는 조명장치
KR10-2015-0169318 2015-11-30

Publications (1)

Publication Number Publication Date
WO2017095154A1 true WO2017095154A1 (ko) 2017-06-08

Family

ID=58797265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/014006 WO2017095154A1 (ko) 2015-11-30 2016-11-30 발광소자 및 이를 포함하는 조명장치

Country Status (3)

Country Link
US (1) US10559718B2 (ko)
KR (1) KR102569461B1 (ko)
WO (1) WO2017095154A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056434B2 (en) * 2017-01-26 2021-07-06 Epistar Corporation Semiconductor device having specified p-type dopant concentration profile
KR102358690B1 (ko) * 2017-06-26 2022-02-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US10788709B2 (en) * 2018-10-30 2020-09-29 Innolux Corporation Lighting device
US11557695B2 (en) * 2020-02-04 2023-01-17 Seoul Viosys Co., Ltd. Single chip multi band LED
US20210328100A1 (en) * 2020-04-16 2021-10-21 Seoul Viosys Co., Ltd. Single chip multi band led
US11621370B2 (en) 2020-06-19 2023-04-04 Seoul Viosys Co., Ltd. Single chip multi band led and application thereof
KR20220000481A (ko) * 2020-06-26 2022-01-04 엘지디스플레이 주식회사 표시 장치
US20220262983A1 (en) * 2021-02-17 2022-08-18 Seoul Viosys Co., Ltd. Single chip multi band light emitting diode, light emitting device and light emitting module having the same
US20220285579A1 (en) * 2021-03-02 2022-09-08 Seoul Viosys Co., Ltd. Single chip multi band light emitting diode and method of fabricating the same
US20220367752A1 (en) * 2021-05-11 2022-11-17 Seoul Viosys Co., Ltd. Multi-band light emitting diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091434A (ja) * 2005-11-19 2011-05-06 Samsung Led Co Ltd 窒化物半導体発光素子
JP2013120774A (ja) * 2011-12-06 2013-06-17 Yamaguchi Univ 窒化物半導体発光素子およびその製造方法
KR20140080992A (ko) * 2012-12-21 2014-07-01 엘지이노텍 주식회사 발광소자
US20140225059A1 (en) * 2013-02-08 2014-08-14 Bridgelux, Inc. LED with Improved Injection Efficiency
KR20150025264A (ko) * 2013-08-28 2015-03-10 삼성전자주식회사 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP5232972B2 (ja) * 2008-10-20 2013-07-10 豊田合成株式会社 半導体発光素子及び半導体発光素子の製造方法
KR101521259B1 (ko) * 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20110041683A (ko) * 2009-10-16 2011-04-22 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
JP2011119333A (ja) * 2009-12-01 2011-06-16 Sharp Corp 窒化物半導体発光素子
JP2011124521A (ja) * 2009-12-14 2011-06-23 Sony Corp 半導体レーザおよびその製造方法
JP2012099651A (ja) * 2010-11-02 2012-05-24 Toshiba Corp 発光素子
EP2482343B1 (en) * 2011-01-26 2019-11-27 LG Innotek Co., Ltd. Semiconductor based light emitting diode
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101983292B1 (ko) * 2012-11-15 2019-05-29 엘지이노텍 주식회사 발광소자
JP6088807B2 (ja) * 2012-11-19 2017-03-01 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
KR102142709B1 (ko) * 2013-12-05 2020-08-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR102212561B1 (ko) * 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
JP2016063128A (ja) * 2014-09-19 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063176A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP6433248B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6433247B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6457784B2 (ja) * 2014-11-07 2019-01-23 スタンレー電気株式会社 半導体発光素子
US10281626B2 (en) * 2015-07-25 2019-05-07 NanoMedia Solutions Inc. Color image display devices comprising structural color pixels that are selectively activated and/or deactivated by material deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091434A (ja) * 2005-11-19 2011-05-06 Samsung Led Co Ltd 窒化物半導体発光素子
JP2013120774A (ja) * 2011-12-06 2013-06-17 Yamaguchi Univ 窒化物半導体発光素子およびその製造方法
KR20140080992A (ko) * 2012-12-21 2014-07-01 엘지이노텍 주식회사 발광소자
US20140225059A1 (en) * 2013-02-08 2014-08-14 Bridgelux, Inc. LED with Improved Injection Efficiency
KR20150025264A (ko) * 2013-08-28 2015-03-10 삼성전자주식회사 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20180351039A1 (en) 2018-12-06
KR20170063211A (ko) 2017-06-08
KR102569461B1 (ko) 2023-09-04
US10559718B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
WO2017095154A1 (ko) 발광소자 및 이를 포함하는 조명장치
WO2016190664A1 (ko) 발광소자
WO2013018937A1 (ko) 반도체 발광소자
WO2014168339A1 (ko) 자외선 발광 소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2014046527A1 (ko) 발광소자
WO2013183888A1 (ko) 발광소자
WO2014058224A1 (ko) 발광소자
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016093626A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명장치
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2016190612A1 (ko) 발광 소자 및 이의 제조 방법
WO2017135688A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
KR20120132979A (ko) 발광소자
WO2022240179A1 (ko) 복수 대역 발광 다이오드
WO2017026858A1 (ko) 발광소자 패키지
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
KR102486331B1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16871050

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16871050

Country of ref document: EP

Kind code of ref document: A1