KR102391302B1 - 발광 소자 및 이의 제조 방법 - Google Patents
발광 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102391302B1 KR102391302B1 KR1020150071937A KR20150071937A KR102391302B1 KR 102391302 B1 KR102391302 B1 KR 102391302B1 KR 1020150071937 A KR1020150071937 A KR 1020150071937A KR 20150071937 A KR20150071937 A KR 20150071937A KR 102391302 B1 KR102391302 B1 KR 102391302B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- sub
- electron blocking
- light emitting
- concavo
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 230000000903 blocking effect Effects 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000002019 doping agent Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 34
- 239000000203 mixture Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 18
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- -1 InN Chemical compound 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
실시 예는 제1반도체층; 상기 제1반도체층 상에 배치되고 복수 개의 제1요철부를 포함하는 활성층; 상기 복수 개의 제1요철부 상에 배치된 복수 개의 제2요철부를 포함하는 전자 차단층; 및 상기 전자 차단층 상에 형성되는 제2반도체층을 포함하고, 상기 전자 차단층은 두께 방향으로 P형 도펀트의 도핑농도 피크 구간을 적어도 2개 이상 갖는 발광소자를 개시한다.
Description
실시 예는 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
발광 소자는 지지 기판 상에 구비되는 N형 반도체층, 활성층, 및 P형 반도체층을 포함하는 발광 구조물을 포함하며, 발광 구조물과 접속되는 N형 전극과 P형 전극을 포함한다.
그러나, 발광 구조물과 지지 기판의 격자 불일치로 인해, 제1반도체층에 전위(Dislocation)와 같은 격자 결함이 형성될 수 있다. 활성층은 전위에 의해 유발된 V-피트가 형성되어 발광 효율이 저하되는 문제가 있다.
실시 예는 발광효율이 향상된 발광소자를 제공한다.
본 발명의 일 실시 예에 따른 발광소자는, 제1반도체층; 상기 제1반도체층 상에 배치되고 복수 개의 제1요철부를 포함하는 활성층; 상기 복수 개의 제1요철부 상에 배치된 복수 개의 제2요철부를 포함하는 전자 차단층; 및 상기 전자 차단층 상에 형성되는 제2반도체층을 포함하고, 상기 전자 차단층은 두께 방향으로 P형 도펀트의 도핑농도 피크 구간을 적어도 2개 이상 가질 수 있다.
상기 복수 개의 제2요철부의 두께는 상기 복수 개의 제2요철부 사이에 형성된 평탄 영역의 두께보다 얇게 형성될 수 있다.
상기 전자 차단층은 상기 평탄 영역의 두께 방향으로 상기 피크 구간을 적어도 2개 이상 가질 수 있다.
상기 전자 차단층은 복수 개의 서브층을 포함하고, 상기 복수 개의 서브층의 경계면에서 상기 피크 구간을 가질 수 있다.
상기 복수 개의 서브층의 구성원소는 동일할 수 있다.
상기 전자 차단층은 상기 활성층에 가장 인접한 제1서브층, 및 상기 제1서브층상에 형성된 제2서브층을 포함하고, 상기 제1서브층은 두께 방향으로 상기 피크 구간을 적어도 2개 이상 가질 수 있다.
상기 전자 차단층은 상기 활성층에 가장 인접한 제1서브층, 및 상기 제1서브층상에 형성된 제2서브층을 포함하고, 상기 제1서브층은 P형 도펀트가 언도프되고, 상기 제2서브층은 두께 방향으로 상기 피크 구간을 적어도 2개 이상 가질 수 있다.
본 발명의 다른 실시 예에 따른 발광소자는, 제1반도체층; 상기 제1반도체층 상에 배치되고 복수 개의 제1요철부를 포함하는 활성층; 상기 복수 개의 제1요철부 상에 배치된 제2요철부를 포함하는 전자 차단층; 및 상기 전자 차단층 상에 형성되는 제2반도체층을 포함하고, 상기 전자 차단층은 상기 복수 개의 제2요철부 사이 영역에서 제1캐리어 주입 경로를 갖고, 상기 제2요철부의 측벽에서 제2캐리어 주입 경로를 가질 수 있다.
상기 복수 개의 제2요철부의 두께는 상기 복수 개의 제2요철부 사이 영역의 두께보다 얇을 수 있다.
상기 전자 차단층은 복수 개의 서브층을 포함하고, 상기 복수 개의 서브층의 경계면에서 P형 도펀트의 도핑 농도 피크를 가질 수 있다.
상기 복수 개의 서브층의 경계면은 상기 요철부의 측벽에서 적어도 일부가 중첩될 수 있다.
본 발명의 일 실시 예에 따른 발광소자 제조방법은, 복수 개의 제1요철부가 형성된 활성층을 형성하는 단계; 및 상기 복수 개의 제1요철부가 형성된 활성층 상에 형성되어 제2요철부를 갖는 전자 차단층을 형성하는 단계;를 포함하고, 상기 전자 차단층을 형성하는 단계는 소정 시간 동안 원료의 공급을 차단하는 성장단속 구간을 가질 수 있다.
상기 전자 차단층을 형성하는 단계는, 질소 분위기를 유지하면서 원료의 공급을 복수 회 차단할 수 있다.
상기 전자 차단층을 형성하는 단계는, 상기 제2요철부의 두께가 상기 복수 개의 제2요철부 사이 영역의 두께보다 얇아지도록 성장시킬 수 있다.
실시 예에 따르면, 전자 차단층의 제2요철부 측벽을 통해 정공이 유효하게 주입될 수 있다. 따라서, 요철부의 사이즈가 커져도 광특성이 향상될 수 있다.
또한, 정공이 활성층의 중앙부로 직접 주입될 수 있어 발광효율이 향상될 수 있다. 따라서, 전류밀도가 낮아지면서 광효율이 떨어지는 드루프(droop)현상이 완화될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이고,
도 2는 본 발명의 일 실시 예에 따른 다양한 크기의 요철부를 설명하기 위한 도면이고,
도 3은 도 1의 A부분 확대도이고,
도 4는 본 발명의 일 실시 예에 따른 전자 차단층의 특징을 설명하기 위한 도면이고,
도 5는 전자 차단층의 서브층 사이 경계면에서 P형 도펀트가 결합하는 과정을 설명하기 위한 도면이고,
도 6은 도 4의 변형예이고,
도 7은 종래 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고,
도 8은 본 발명의 일 실시 예에 따른 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고,
도 9a 내지 도 9c는 다양한 형태의 전자 차단층의 구조를 설명하기 위한 도면이고,
도 10은 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이고,
도 11은 전자 차단층을 형성하는 단계의 세부 흐름도이고,
도 12는 단속 구간에 의해 서브층 사이에 경계면이 형성되는 과정을 설명하기 위한 타이밍도이고,
도 13 내지 도 15는 단속 구간 및 두께를 제어한 다양한 형태의 전자 차단층을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 다양한 크기의 요철부를 설명하기 위한 도면이고,
도 3은 도 1의 A부분 확대도이고,
도 4는 본 발명의 일 실시 예에 따른 전자 차단층의 특징을 설명하기 위한 도면이고,
도 5는 전자 차단층의 서브층 사이 경계면에서 P형 도펀트가 결합하는 과정을 설명하기 위한 도면이고,
도 6은 도 4의 변형예이고,
도 7은 종래 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고,
도 8은 본 발명의 일 실시 예에 따른 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고,
도 9a 내지 도 9c는 다양한 형태의 전자 차단층의 구조를 설명하기 위한 도면이고,
도 10은 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이고,
도 11은 전자 차단층을 형성하는 단계의 세부 흐름도이고,
도 12는 단속 구간에 의해 서브층 사이에 경계면이 형성되는 과정을 설명하기 위한 타이밍도이고,
도 13 내지 도 15는 단속 구간 및 두께를 제어한 다양한 형태의 전자 차단층을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광소자의 개념도이고, 도 2는 본 발명의 일 실시 예에 따른 다양한 크기의 요철부를 설명하기 위한 도면이고, 도 3은 도 1의 A부분 확대도이다.
도 1을 참고하면, 본 발명의 일 실시 예에 따른 발광소자는, 지지 기판(10) 상에 배치되는 제1반도체층(30)과, 제1반도체층(30)상에 배치되고 복수 개의 제1요철부(50a)를 포함하는 활성층(50)과, 복수 개의 제1요철부(50a) 상에 배치된 복수 개의 제2요철부(60a)를 포함하는 전자 차단층(60), 및 전자 차단층(60)상에 형성되는 제2반도체층(70)을 포함한다.
지지 기판(10)은 전도성 기판 또는 절연성 기판을 포함한다. 지지 기판(10)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 지지 기판(10)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1반도체층(30)과 지지 기판(10) 사이에는 버퍼층(20)이 더 구비될 수 있다. 버퍼층(20)은 지지 기판(10) 상에 구비된 발광 구조물과 지지 기판(10)의 격자 부정합을 완화할 수 있다.
버퍼층(20)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층(20)에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
버퍼층(20)은 지지 기판(10) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(20)은 버퍼층(20)상에 성장하는 제1반도체층(30)의 결정성을 향상시킬 수 있다.
지지 기판(10) 상에 구비되는 발광 구조물은 제1반도체층(30), 활성층(50), 및 제2반도체층(70)을 포함한다. 일반적으로 상기와 같은 발광 구조물은 지지 기판(10)을 절단하여 복수 개로 분리될 수 있다.
제1반도체층(30)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1반도체층(30)에 제1도펀트가 도핑될 수 있다. 제1반도체층(30)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(30)은 n형 반도체층일 수 있다.
활성층(50)은 제1반도체층(30)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(70)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(50)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(50)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(50)의 구조는 이에 한정하지 않는다.
일반적으로, 지지 기판(10)과 제1반도체층(30)의 격자 불일치로 인해 제1반도체층(30)에 많은 전위(Dislocation, D)와 같은 격자 결함이 발생할 수 있다. 또한, 전위(D)에 의해 누설 전류가 증가하고 발광 소자는 외부 정전기에 취약해질 수 있다.
활성층(50)은 전위(D)에 의해 유발되는 V 형상의 제1요철부(50a)가 형성될 수 있다. 제1요철부(50a)는 제1반도체층(30)과 활성층(50)의 응력(Strain)을 완화시키며, 전위(D)가 활성층(50) 및 제2반도체층(70)에 연장되는 것을 방지하여 발광 소자의 품질을 향상시킬 수 있다.
제1요철부(50a)는 전위(D)에 의한 누설 전류를 방지하여 정전기 방전(ESD, Electrostatic discharge) 수율을 향상시킬 수 있다. 그러나, 제1요철부(50a)가 형성된 영역은 발광에 기여하지 못해 광도가 저하되는 문제가 있다. 도 2를 참고하면, 제1요철부(50a)의 크기는 다양하게 형성될 수 있다.
제2반도체층(70)은 활성층(50) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(70)에 제2도펀트가 도핑될 수 있다. 제2반도체층(70)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(70)은 p형 반도체층일 수 있다.
활성층(50)과 제2반도체층(70) 사이에는 전자 차단층(EBL, 60)이 배치된다. 전자 차단층(60)은 제1반도체층(30)에서 공급된 전자가 제2반도체층(70)으로 빠져나가는 흐름을 차단하여, 활성층(50) 내에서 전자와 정공이 재결합할 확률을 증대시킬 수 있다. 전자 차단층(60)의 에너지 밴드갭은 활성층(50) 및/또는 제2반도체층(70)의 에너지 밴드갭보다 클 수 있다.
전자 차단층(60)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
전자 차단층(60)은 제1요철부(50a)를 갖는 활성층(50) 상에 형성되므로 제1요철부(50a)의 형상에 대응하는 제2요철부(60a)를 갖는다.
도 3을 참고하면, 전자 차단층(60)은 복수 개의 제2요철부(60a), 및 제2요철부(60a) 사이의 영역(이하 평탄 영역이라 함)을 포함한다. 평탄 영역(60b)은 제2요철부(60a)에 비해 상대적으로 평탄한 영역일 수 있다. 평탄 영역(60b)은 (0001)결정면에서 성장한 영역으로 정의할 수 있고, 제2요철부의 측벽(60a-1)은 (1-101)결정면에서 성장한 영역으로 정의할 수 있다.
전자 차단층(60)은 정공 주입을 향상시키기 위해 P형 도펀트가 도핑될 수 있다. P형 도펀트가 도핑되면 저항이 낮아져 전류 주입이 증가될 수 있다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba으로 이루어진 군에서 선택된 어느 하나 이상일 수 있다.
평탄 영역(60b)에서는 P형 도펀트의 농도가 높아 상대적으로 정공 주입이 용이하나, 제2요철부(60b)는 상대적으로 Al의 농도가 높고 P형 도펀트의 농도가 낮아 정공의 주입이 어려운 문제가 있다. 즉, 평탄 영역(60b)에 비해 제2요철부(60b)는 저항이 높을 수 있다. 제2요철부(60b)의 두께가 얇아질수록 P형 도펀트의 도핑은 어려워진다.
도 4는 본 발명의 일 실시 예에 따른 전자 차단층의 특징을 설명하기 위한 도면이고, 도 5는 전자 차단층의 서브층 사이 경계면에서 P형 도펀트가 결합하는 과정을 설명하기 위한 도면이고, 도 6은 도 4의 변형예이다.
도 4를 참고하면, 전자 차단층(60)은 복수 개의 서브층(61)을 포함하고 복수 개의 서브층(61)의 경계면(62)에서 P형 도펀트의 농도 피크 구간(이하 피크 구간)을 가질 수 있다. 복수 개의 서브층(61)은 모두 동일한 구성원소를 포함할 수 있다. 일 예로, 서브층(61)은 모두 Mg가 도핑된 AlGaN일 수 있다. 따라서, 전자 차단층(60)은 두께방향으로 에너지 밴드 갭이 실질적으로 균일할 수 있다.
피크 구간이란 P형 도펀트의 농도가 증가하다가 감소하는 변곡점으로 정의할 수 있다. 경계면(62)은 피크 구간을 연결한 가상의 선일 수 있다. 서브층(61)은 물리적인 경계를 갖는 층일 수 있으나 반드시 이에 한정되는 것은 아니고, 피크 구간을 기준으로 상하로 정의되는 가상의 층일 수도 있다.
복수 개의 서브층(61)은 경계면(62)에서 피크 구간을 복수 개를 가지므로 전자 차단층(60)의 도핑 농도는 상대적으로 높아질 수 있다. 도 4에서는 전자 차단층(60)의 두께 방향으로 2개의 피크 구간(P1, P2)을 갖는 것으로 예시하였다.
전자 차단층(60)의 제2요철부(60b) 역시 P형 도펀트의 농도가 증가하여 정공이 유효하게 주입될 수 있다. 따라서, 전자 차단층(60)은 평탄 영역(60b)에 제1캐리어 주입 경로(L1)가 형성되고, 제2요철부의 측벽(60a-1)에 제2캐리어 주입 경로(L2)가 형성될 수 있다. 그 결과, 활성층(50)의 제1요철부(50a) 영역도 발광에 기여할 수 있다.
특히, 활성층(50)은 제1요철부(50a) 영역에서 초격자층의 두께가 상대적으로 얇으므로 정공이 활성층(50)의 하부까지 유효하게 주입되어 발광효율이 증가할 수 있다. 초격자층을 증가시켜도 각 우물층에 정공이 주입될 가능성은 높아진다.
따라서, 정전기 방전 수율을 높이기 위해 제1요철부(50a)의 사이즈를 더 크게 하여도 제2요철부 측벽(60a-1)을 통한 정공 주입이 증가하므로 실질적인 광도 저하는 일어나지 않을 수 있다.
실시 예에 따르면, 전자 차단층(60)에 의해 광도 상승, 드루프(droop)현상 감소, 및 ESD 개선을 동시에 할 수 있다. 즉, 제1요철부(50a)에 의한 장점은 그대로 유지하면서 제2요철부(60a)에 의한 단점을 극복할 수 있다.
서브층(61)의 경계면(62)에서 피크 구간 형성은 각 서브층(61) 형성시 단속 구간(Interruption period)을 적용함으로써 가능해질 수 있다.
도 5를 참고하면, 단속 구간시 주위에 분산된 P형 도펀트가 성장이 중지된 서브층(61)의 표면(경계면)에 결합될 수 있다.
즉, 단속 구간은 P형 도펀트가 서브층(61)의 표면(경계면)에 결합될 수 있는 시간을 제공할 수 있다. 따라서, 이러한 단속 구간을 복수 회 실시함으로써 두께 방향으로 복수 개의 피크 구간을 생성하여 도펀트의 농도를 증가시킬 수 있다.
그러나, 단속 구간이 너무 길어지면 서브층(61)의 표면에 결합된 P형 도펀트가 다시 휘발되는 문제가 발생할 수 있다. 따라서, 단속 구간은 P형 도펀트가 다시 휘발되지 않도록 상대적으로 짧게 제어하는 것이 바람직하다. 단속 구간(Interval)을 약 1sec 내지 10sec로 제어하면 표면에 결합된 P형 도펀트를 유효하게 서브층(61)의 사이에 가둘 수 있다.
도 6을 참고하면, 경계면(62)는 평탄 영역(60b)에서 관찰될 수 있다. 제2요철부의 측벽(60a-1)의 두께(D2)는 상대적으로 얇게 형성되므로 복수 개의 경계면(62)은 제2요철부(60a)에서 일부가 중첩(63)될 수 있다. 따라서, 경계면(62)의 개수가 많아질수록 제2요철부의 측벽(60a-1)에서 P형 도펀트의 농도는 더욱 증가할 수 있다.
정공은 상대적으로 무거운 유효 질량으로 인하여 전자 차단층(60)의 두께가 매우 얇지 않으면 주입 효율이 떨어질 수 있다. 그러나, 전자 차단층(60)에 형성된 제2요철부(60a)는 평탄 영역(60b)의 두께(D1)에 비해 상대적으로 얇은 두께(D2)를 가질 수 있다. 또한, 제2요철부(60a)는 P형 도펀트의 농도가 높아 저항이 낮으므로 정공 주입이 가속화될 수 있다.
도 1을 참고하면, 실시 예에서는 제1반도체층(30)과 활성층(50) 사이에 배치되는 트리거층(40)을 더 포함할 수 있다. 트리거층(40)의 인듐(In) 함량은 제1반도체층(30)의 인듐 함량보다 높을 수 있다. 일반적으로, 인듐(In)은 격자의 크기가 크다. 따라서, 인듐이 많이 함유된 갈륨 질화물(GaN)층일수록 격자 부정합에 의한 요철부가 용이하게 형성될 수 있다. 전술한 바와 같이 실시 예에 따르면 활성층(50)의 제1요철부(50a) 영역도 발광에 기여할 수 있으므로 의도적으로 제1요철부(50a)의 밀도 및 사이즈를 증가시킬 수 있다.
도 7은 종래 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이고, 도 8은 본 발명의 일 실시 예에 따른 발광소자의 심스(secondary ion mass spectroscopy; SIMS) 분석 결과이다.
도 7을 참고하면, 종래 전자 차단층(60)은 단속 구간 없이 성장시켜 두께가 증가할수록 P형 도펀트의 농도가 증가하게 된다. 그러나, 성장 초기에는 메모리 효과(Memory effect)에 의해 P형 도펀트가 잘 도핑되지 않는다. 따라서, 종래 전자 차단층(60)은 최종적으로 성장이 완료된 지점에서 1개의 P형 도펀트 농도의 피크(P1)를 갖게 된다.
그러나, 도 8을 참고하면, 실시 예에 따른 전자 차단층(60)은 성장 중 적어도 1번의 단속 구간을 형성함으로써, 두께의 중간 지점에서 제1피크(P2)를 갖게 되고, 이후 성장이 완료되는 지점에서 제2피크(P3)를 갖게 된다.
따라서, 이러한 단속 구간을 복수 회 실시함으로써 두께 방향으로 복수 개의 피크 구간을 생성하여 도펀트의 농도를 증가시킬 수 있다.
도 9a 내지 도 9c는 다양한 형태의 전자 차단층의 구조를 설명하기 위한 도면이다.
도 9a를 참고하면, 전자 차단층은 활성층과 인접 배치되는 제1서브층(61a), 및 제1서브층(61a) 상에 형성되는 제2서브층(61b)을 포함할 수 있다. 제1서브층(61a)은 성장시 인듐(In)을 공급함으로써 P형 도펀트의 도핑을 촉진시킬 수 있다.
인듐(In)은 융점이 낮아 결합력이 상대적으로 약하다. 따라서, 인듐이 먼저 Al 자리에 치환된 후 용융되면, P형 도펀트가 도핑될 수 있는 베이컨시(Vacancy)를 형성할 수 있다. 따라서, P형 도펀트의 농도를 증가시킬 수 있다. 제1서브층(61a)은 두께 방향으로 피크 구간을 적어도 2개 이상 가질 수 있다.
제2서브층(61b)은 제1서브층(61a)과 동일한 층이거나, 단속 구간 없이 종래 방법으로 P형 도펀트를 도핑한 층일 수 있다.
도 9b를 참고하면, 제1서브층(61a)과 제3서브층(61c)은 두께 방향으로 단일의 피크 구간을 갖고, 제2서브층(61b)은 두께 방향으로 피크 구간을 적어도 2개 이상 가질 수 있다.
제1서브층(61a)과 제3서브층(61c)은 단속 구간 없이 종래 방법으로 P형 도펀트를 도핑한 층일 수 있고, 제2서브층(61b)은 단속 구간을 적용하여 복수의 피크 구간을 형성한 층일 수 있다.
도 9c를 참고하면, 제1서브층(61a)은 P형 도펀트가 언도프된 층이고, 제2서브층(61b)은 단속 구간을 적용하여 복수의 피크 구간을 형성한 층일 수 있다.
제1서브층(61a)은 활성층에 가장 가까이 배치되어 절연층으로 기능할 수 있다. 따라서, 전자의 이동을 효과적으로 차단하는 역할을 수행할 수 있다.
P형 도펀트가 활성층(50)으로 확산되면 활성층(50)의 내부에 결정 결함이 발생할 수 있다. 따라서, P형 도펀트가 언도프된 제1서브층(61a)은 제2서브층(61b) 형성시 활성층으로 P형 도펀트의 확산되는 것을 방지하는 베리어 역할을 수행할 수도 있다. 제2서브층(61b)과 제3서브층(61c)은 단속 구간을 적용하여 복수의 피크 구간을 형성한 층일 수 있다.
도 10은 본 발명의 일 실시 예에 따른 발광소자 제조방법의 흐름도이고, 도 11은 전자 차단층을 형성하는 단계의 세부 흐름도이다.
도 1 및 도 10을 참고하면, 본 발명의 일 실시 예에 따른 발광소자 제조방법은, 복수 개의 제1요철부(50a)가 형성된 활성층(50)을 형성하는 단계(S10), 및 복수 개의 제1요철부(50a)가 형성된 활성층(50) 상에 형성되어 제2요철부(60a)를 갖는 전자 차단층(60)을 형성하는 단계(S20)를 포함한다.
활성층(50)을 형성하는 단계(S10)는, 지지 기판(10) 상에 제1반도체층(30)을 형성한 후, 그 위에 장벽층 및 우물층을 반복하여 형성한다. 활성층(50)은 전위(D)에 의해 유발된 제1요철부(50a)가 형성될 수 있다.
전자 차단층을 형성하는 단계(S20)는, 미리 정해진 시간 동안 원료의 공급을 복수 회 차단하는 성장단속 구간을 가질 수 있다. 도 11을 참고하면, 전자 차단층을 형성하는 단계는, 질소 분위기에서 원료를 공급하는 단계(S21), 미리 정해진 단속 기간 동안 원료 공급을 차단하여 성장을 중지시키는 단계(S22), 및 다시 원료를 공급하는 단계(S23)를 복수 회 반복할 수 있다. 이때, 제2요철부(60a)의 두께(D2)가 평탄 영역(60b)의 두께(D1)보다 얇아지도록 성장시킬 수 있다.
도 12를 참고하면, 단속 구간의 횟수에 따라 전자 차단층은 복수의 경계면(62)을 갖게 된다. 전술한 바와 같이, 단속 구간 동안 경계면(62)에서는 P형 도펀트가 결합되어 도핑 농도가 증가하게 된다. 이때, Ga, Al, Mg와 N의 원료로는 각각 트리 메틸 갈륨(TMGa), 트리메틸 알루미늄(TMAl), 시클로펜타디에닐 마그네슘(CP2Mg), 및 암모니아(NH3)을 사용하였으나 반드시 이에 한정하지 않는다. 이때, 암모니아는 단속 구간을 적용하지 않고 지속적으로 공급하여 질소 분위기를 유지할 수 있다.
도 13을 참고하면, 전자 차단층을 형성하는 단계는 다양하게 변형될 수 있다.
도 13의 (a)와 같이 단속 구간(Interval)을 2sec로 제어하여 Al 조성이 20%인 p-AlGaN층을 15층으로 형성할 수 있다, 또는 도 13의 (b)와 같이 단속 구간을 5sec로 제어할 수도 있다. 또는, 도 13의 (c), (d)와 같이 층의 두께를 1nm로 제어하여 30층의 멀티 레이어를 형성할 수도 있다.
도 14 및 도 15를 참고하면, Al 조성이 상이한 복수 개의 p-AlGaN층을 형성할 수도 있다.
도 14의 (a)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층을 각각 2nm의 두께로 적층할 수도 있다. 이때, 제1 p-AlGaN층 성장과 제2 p-AlGaN층 성장 사이에 단속 구간을 2sec로 제어할 수 있다. 이후, 공정을 8번 반복할 수 있다.
도 14의 (b)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층 사이에 각각 단속 구간을 2sec로 제어할 수도 있다. 이후, 공정을 8번 반복할 수 있다.
도 14의 (c)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층을 각각 2nm의 두께로 적층할 수도 있다. 이때, 제1 p-AlGaN층 성장과 제2 p-AlGaN층 성장 사이에 단속 구간을 5sec로 제어할 수 있다.
도 14의 (d)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층 사이에 각각 단속 구간을 5sec로 제어할 수도 있다.
도 15의 (a)를 참고하면, Al 조성이 25%이고 두께가 1nm인 제1 p-AlGaN층과 Al 조성이 10%이고 두께가 2nm인 제2 p-AlGaN층을 성장시킬 수 있다. 이때, 제1 p-AlGaN층 성장을 단속 구간을 2sec로 제어하여 2번 반복한 후, 제2 p-AlGaN층을 성장시킬 수 있다. 이후 공정을 8번 반복할 수 있다.
도 15의 (b)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층을 각각 1nm의 두께로 적층할 수도 있다. 이때, 단속 구간을 2sec로 제어하여 제1 p-AlGaN층 성장을 2회 반복한 후, 제2 p-AlGaN층 성장을 2회 반복하여 공정을 완료할 수 있다. 이후, 공정을 8번 반복할 수 있다.
도 15의 (c)를 참고하면, Al 조성이 25%이고 두께가 1nm인 제1 p-AlGaN층과 Al 조성이 10%이고 두께가 2nm인 제2 p-AlGaN층을 성장시킬 수 있다. 이때, 제1 p-AlGaN층 성장을 단속 구간을 5sec로 제어하여 2번 반복한 후 제2 p-AlGaN층을 성장시킬 수 있다. 이후 공정을 8번 반복할 수 있다.
도 15의 (d)를 참고하면, Al 조성이 25%인 제1 p-AlGaN층과 Al 조성이 10%인 제2 p-AlGaN층을 각각 1nm의 두께로 적층할 수도 있다. 이때, 단속 구간을 5sec로 제어하여 제1 p-AlGaN층 성장을 2회 반복한 후, 제2 p-AlGaN층 성장을 2회 반복하여 공정을 완료할 수 있다. 이후, 공정을 8번 반복할 수 있다.
실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10: 지지 기판
20: 버퍼층
30: 제1반도체층
40: 트리거층
50: 활성층
60: 전자 차단층
60a: 제2요철부
60b: 평탄 영역
61: 서브층
62: 경계면
70: 제2반도체층
20: 버퍼층
30: 제1반도체층
40: 트리거층
50: 활성층
60: 전자 차단층
60a: 제2요철부
60b: 평탄 영역
61: 서브층
62: 경계면
70: 제2반도체층
Claims (14)
- 제1반도체층;
상기 제1반도체층 상에 배치되고 복수 개의 제1요철부를 포함하는 활성층;
상기 복수 개의 제1요철부 상에 배치된 복수 개의 제2요철부를 포함하는 전자 차단층; 및
상기 전자 차단층 상에 형성되는 제2반도체층을 포함하고,
상기 전자 차단층은 두께 방향으로 P형 도펀트의 도핑농도 피크 구간을 적어도 2개 이상 갖고,
상기 피크 구간은 P형 도펀트의 농도가 증가 및 감소하는 변곡점이고,
상기 전자 차단층은 복수 개의 서브층을 포함하고, 상기 복수 개의 서브층의 경계면에서 상기 피크 구간을 갖는 발광소자.
- 제1항에 있어서,
상기 복수 개의 제2요철부의 두께는 상기 복수 개의 제2요철부 사이에 형성된 평탄 영역의 두께보다 얇은 발광소자.
- 제2항에 있어서,
상기 전자 차단층은 상기 평탄 영역의 두께 방향으로 상기 피크 구간을 적어도 2개 이상 갖는 발광소자.
- 삭제
- 제1항에 있어서,
상기 복수 개의 서브층의 구성원소는 동일한 발광소자.
- 제1항에 있어서,
상기 전자 차단층은 상기 활성층에 가장 인접한 제1서브층, 및 상기 제1서브층상에 형성된 제2서브층을 포함하고,
상기 제1서브층은 두께 방향으로 상기 피크 구간을 적어도 2개 이상 갖는 발광소자.
- 제1항에 있어서,
상기 전자 차단층은 상기 활성층에 가장 인접한 제1서브층, 및 상기 제1서브층상에 형성된 제2서브층을 포함하고,
상기 제1서브층은 P형 도펀트가 언도프되고,
상기 제2서브층은 두께 방향으로 상기 피크 구간을 적어도 2개 이상 갖는 발광소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150071937A KR102391302B1 (ko) | 2015-05-22 | 2015-05-22 | 발광 소자 및 이의 제조 방법 |
| PCT/KR2016/005333 WO2016190612A1 (ko) | 2015-05-22 | 2016-05-19 | 발광 소자 및 이의 제조 방법 |
| US15/576,194 US10333027B2 (en) | 2015-05-22 | 2016-05-19 | Light-emitting device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150071937A KR102391302B1 (ko) | 2015-05-22 | 2015-05-22 | 발광 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160137181A KR20160137181A (ko) | 2016-11-30 |
| KR102391302B1 true KR102391302B1 (ko) | 2022-04-27 |
Family
ID=57393353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150071937A KR102391302B1 (ko) | 2015-05-22 | 2015-05-22 | 발광 소자 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10333027B2 (ko) |
| KR (1) | KR102391302B1 (ko) |
| WO (1) | WO2016190612A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10971649B2 (en) | 2017-01-04 | 2021-04-06 | Lg Innotek Co., Ltd. | Semiconductor device and light emitting device package comprising same |
| US11056434B2 (en) * | 2017-01-26 | 2021-07-06 | Epistar Corporation | Semiconductor device having specified p-type dopant concentration profile |
| US11557695B2 (en) * | 2020-02-04 | 2023-01-17 | Seoul Viosys Co., Ltd. | Single chip multi band LED |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8748932B2 (en) * | 2011-01-26 | 2014-06-10 | Lg Innotek Co., Ltd. | Light emitting device having curved top surface with fine unevenness |
| US9178114B2 (en) * | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
| US8698163B2 (en) * | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| JP5881393B2 (ja) | 2011-12-06 | 2016-03-09 | 国立大学法人山口大学 | 窒化物半導体発光素子およびその製造方法 |
| KR20140101130A (ko) * | 2013-02-08 | 2014-08-19 | 엘지이노텍 주식회사 | 발광소자 |
| US20140225059A1 (en) * | 2013-02-08 | 2014-08-14 | Bridgelux, Inc. | LED with Improved Injection Efficiency |
| KR20150017103A (ko) * | 2013-08-06 | 2015-02-16 | 서울바이오시스 주식회사 | 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법 |
| KR20150025264A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법 |
| JP2016063128A (ja) * | 2014-09-19 | 2016-04-25 | スタンレー電気株式会社 | 半導体発光素子 |
-
2015
- 2015-05-22 KR KR1020150071937A patent/KR102391302B1/ko active IP Right Grant
-
2016
- 2016-05-19 WO PCT/KR2016/005333 patent/WO2016190612A1/ko active Application Filing
- 2016-05-19 US US15/576,194 patent/US10333027B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180138362A1 (en) | 2018-05-17 |
| KR20160137181A (ko) | 2016-11-30 |
| US10333027B2 (en) | 2019-06-25 |
| WO2016190612A1 (ko) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8124990B2 (en) | Semiconductor light emitting device having an electron barrier layer between a plurality of active layers | |
| KR102569461B1 (ko) | 발광소자 및 이를 포함하는 조명장치 | |
| JP4989978B2 (ja) | 窒化物系発光素子及びその製造方法 | |
| KR101228983B1 (ko) | 질화물 반도체 발광소자 | |
| US20110210312A1 (en) | Iii-nitride semiconductor light-emitting device and manufacturing method thereof | |
| KR101714041B1 (ko) | 발광소자 및 그 제조방법 | |
| KR102391302B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR20120100056A (ko) | 발광 소자 | |
| KR20100049451A (ko) | 질화물 반도체 소자 | |
| JP2016526801A (ja) | 窒化物半導体紫外線発光素子 | |
| KR102302320B1 (ko) | 발광 소자 | |
| KR102340717B1 (ko) | 발광소자 및 그 제조방법 | |
| KR102531349B1 (ko) | 발광소자 | |
| KR100608919B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR20160115217A (ko) | 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템 | |
| KR102425850B1 (ko) | 발광소자 | |
| KR102455225B1 (ko) | 발광소자 | |
| KR102249633B1 (ko) | 발광소자 및 조명시스템 | |
| KR102432225B1 (ko) | 발광소자 및 이를 포함하는 조명시스템 | |
| KR20160129315A (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
| KR102302321B1 (ko) | 발광 소자 | |
| KR102352770B1 (ko) | 발광소자 및 조명시스템 | |
| KR101973765B1 (ko) | 발광 효율이 개선된 반도체 발광 소자 | |
| Ochiai et al. | Optimization of electrode configuration in large GaInN light‐emitting diodes | |
| KR20170105286A (ko) | 발광소자 및 이를 갖는 조명장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |