JP2012528472A - オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 - Google Patents

オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Download PDF

Info

Publication number
JP2012528472A
JP2012528472A JP2012512270A JP2012512270A JP2012528472A JP 2012528472 A JP2012528472 A JP 2012528472A JP 2012512270 A JP2012512270 A JP 2012512270A JP 2012512270 A JP2012512270 A JP 2012512270A JP 2012528472 A JP2012528472 A JP 2012528472A
Authority
JP
Japan
Prior art keywords
semiconductor chip
radiation
roughened region
region
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012512270A
Other languages
English (en)
Other versions
JP2012528472A5 (ja
Inventor
ニコラウス グマインワイザー
ベルトホールド ハーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2012528472A publication Critical patent/JP2012528472A/ja
Publication of JP2012528472A5 publication Critical patent/JP2012528472A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

少なくとも一実施形態において、オプトエレクトロニクス半導体チップ（１）は、半導体積層体（２）を備えている。半導体積層体（２）は、一次放射（Ｐ）を発生させる少なくとも１層の活性層（３）を含んでいる。半導体積層体（２）は、複数の変換層（４）をさらに備えており、これらの変換層（４）は、一次放射（Ｐ）の少なくとも一部分を吸収し、それを、一次放射（Ｐ）よりも長い波長を有する二次放射（Ｓ）に変換するように構成されている。半導体積層体（２）は、少なくとも一部分が変換層（４）の中まで延びている粗面化領域（５）をさらに備えている。
【選択図】図１

Description

オプトエレクトロニクス半導体チップを提供する。さらに、オプトエレクトロニクス半導体チップを製造する方法を提供する。
特許文献１には、波長変換チップが記載されている。
米国特許出願公開第２００７／０２２１８６７号明細書
本発明の目的は、放出される放射の色位置（colour location）が効果的に調整されるオプトエレクトロニクス半導体チップを提供することである。本発明のさらなる目的は、このような半導体チップを製造する方法を提供することである。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、少なくとも１つの半導体積層体を備えている。半導体積層体は、例えばエピタキシャル成長している。半導体積層体は、例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮ、ＧａＰ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓ、またはＧａＡｓをベースとしている。半導体積層体は、薄膜積層体の形をとることが好ましい。言い換えれば、半導体積層体の厚さは、好ましくは１２μｍ以下、特に、８μｍ以下である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体は、少なくとも１層の活性層を含んでいる。活性層は、一次電磁放射を発生させるように設計されている。この層は、少なくとも１つの量子井戸構造、好ましくは複数の量子井戸構造を含んでいることが好ましい。活性層は、例えば、多重量子井戸構造（略してＭＱＷ）である。一次放射は、紫外スペクトル範囲もしくは青色スペクトル範囲またはその両方、あるいは青緑色または緑色スペクトル範囲の波長を示すことが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体は、少なくとも１層の変換層、好ましくは複数の変換層を備えている。したがって、変換層は、特に、半導体材料からなる。変換層（例えば少なくとも１つの量子井戸構造から形成されている）は、一次放射を完全に、または一部分を吸収し、吸収した一次放射を、一次放射よりも長い波長の二次放射に変換するように設計されている。変換層は、放出方向において少なくとも１層の活性層の下流に配置されていることが好ましい。したがって、変換層は、電気的に不活性である、すなわち、変換層は電気的にではなく光学的にポンピングされる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体は、粗面化領域を備えている。この粗面化領域は、例えば、複数の溝によって形成されている。言い換えれば、粗面化領域は、半導体積層体の厚さ変調領域（thickness modulation）を備えていることができる。粗面化領域は、フォトリソグラフィ工程もしくはエッチングまたはその両方によって形成することができる。粗面化領域は、規則的な構造またはランダムな構造とすることができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域は、少なくとも何箇所かにおいて、変換層の中まで、または変換層の少なくとも１層の中まで延びている。言い換えれば、粗面化領域は、半導体積層体の厚さを局所的に減らすことによって形成されている。粗面化領域では、変換層の少なくとも１層から材料が除去されている、すなわち、活性層とは反対側の半導体積層体の上面に例えば複数の溝または凹部が形成されていることが好ましく、溝または凹部は、変換層の材料の一部分が除去される深さまで半導体積層体の中に延びている。溝または凹部は、例えば、半導体積層体から、断面形状としてＶ字状に材料を除去することによって形成されている。さらに、粗面化領域は、半導体積層体よりも高い突起部分によって形成することもでき、突起部分は、少なくともいくつかの変換層を含んでいることが好ましい。粗面化領域は、特に、活性層または活性層内には達していない。言い換えれば、少なくとも１層の活性層は、粗面化領域による影響を受けていない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態においては、オプトエレクトロニクス半導体チップは、半導体積層体を備えている。半導体積層体は、一次放射を発生させるための少なくとも１層の活性層を含んでいる。さらに、半導体積層体は、１層または複数の変換層を備えており、これらの変換層は、一次放射の少なくとも一部分を吸収し、それを一次放射よりも波長の長い二次放射に変換するように設計されている。さらには、半導体積層体は、粗面化領域を備えており、この粗面化領域によって、変換層または変換層の少なくとも１層の材料の一部分が除去されている。
したがって、粗面化領域においては、特に、変換層の材料を意図的に除去する。変換層の材料の除去を調整することによって、すなわち、例えば粗面化領域の平均深さを決めることによって、例えば、一次放射のうちどれくらいの割合が変換層に吸収されて二次放射に変換されずに半導体積層体から放出されるかを決定することが可能である。言い換えれば、半導体チップによって放出される混合放射の色位置（色度座標とも称する）を、特に、粗面化領域の平均深さによって効果的に調整することができる。このように、粗面化領域によって、半導体チップによって放出される全放射における二次放射の割合を、粗面化領域の影響を受けない変換層の割合を変えることで調整することが可能になる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域は、何箇所かにおいて、少なくとも１層の活性層の方向に変換層を完全に貫通している。言い換えれば、粗面化領域は少なくとも１つの凹部を備えており、この凹部は、活性層と溝の最深部との間に変換層または変換層の一部分が残らない程度まで、すなわち、オプトエレクトロニクス半導体チップの平面視において変換層が何箇所かにおいて完全に除去される程度まで、少なくとも１層の活性層の方向に変換層を貫通している。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体は、互いに異なって形成されている（differently configured）少なくとも２つのグループの変換層を備えている。変換層の１つのグループ内では、変換層それぞれが、製造公差の範囲内で同一に形成されており、したがって、グループの変換層それぞれが例えば同じ波長の二次放射を放出する。
オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、これらのグループは、少なくとも２つの異なるスペクトル範囲の二次放射を発生させるように構成されている。言い換えれば、第１の波長の二次放射が、変換層の一方のグループによって放出され、第１の波長とは異なる第２の波長の電磁放射が、変換層の他方のグループによって放出される。例えば、変換層の一方のグループが緑色スペクトル範囲で放出し、他方のグループが黄色スペクトル範囲で放出する。さらには、半導体積層体が複数のグループ、例えば３つのグループを備えており、変換層の１つのグループが、一次放射から、５５０ｎｍ付近の緑色スペクトル範囲の二次電磁放射を発生させ、好ましくは１つのグループが、５７０ｎｍ付近の黄色スペクトル範囲の二次電磁放射を発生させ、１つのグループが、６１０ｎｍ付近の赤色スペクトル範囲の二次電磁放射を発生させることが可能である。変換層の少なくとも２つのグループを使用することによって、放射の色再現指数（略してＣＲＩ）が高い（例えば色再現指数が少なくとも８５である）オプトエレクトロニクス半導体チップを構築することができる。
オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体チップは、動作時、一次放射および二次放射の両方から形成されている混合放射を放出する。この場合、一次放射は、少なくとも一部分が青色光によって形成されている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、白色光を放出するように設計されている。半導体チップによって放出される白色光の色温度は、好ましくは２５００Ｋ〜６０００Ｋの範囲内（両端値を含む）、特に、２７５０Ｋ〜４０００Ｋの範囲内（両端値を含む）である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体は、１〜１５０層の範囲内（両端値を含む）の変換層、好ましくは１０〜５０層の範囲内（両端値を含む）の変換層、特に、２０〜３５層の範囲内（両端値を含む）の変換層を備えている。変換層は、例えば、多重量子井戸の形をとる。変換層は、例えば、ＧａＮ／ＩｎＧａＮ材料系をベースとしている。複数の変換層が存在する場合、それらの厚さは、全体で２ｎｍ〜８ｎｍの範囲内（両端値を含む）であることが好ましい。変換層それぞれは、各変換層に達する一次放射の例えば３％〜１０％（両端値を含む）を吸収する。半導体チップが１層のみの変換層を備えている場合、その厚さは、好ましくは少なくとも１０ｎｍ、特に、少なくとも１４ｎｍである。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域は、その全体または一部分が、例えば角錐の形の突起部分、もしくは角錐台の形の突起部分、またはその両方によって形成されている。言い換えれば、活性層とは反対側の半導体チップの上面が、鶏卵箱の形状にパターン化されており、半導体積層体の突起部分が角錐または角錐台の形状を有する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域を構成している角錐または角錐台は、六角形である。したがって、粗面化領域は、六角錐または六角錐台から形成されていることが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域は、頂上領域および谷領域（peak regions and valley regions）を備えている。この場合、頂上領域は、粗面化領域のうち活性層から遠い方の領域であり、谷領域は、少なくとも１層の活性層に近い方の領域である。頂上領域および谷領域は、少なくとも１層の活性層に垂直な方向において互いに直接隣接していることができる。粗面化領域の頂上領域は、例えば、半導体積層体内への浸入深さが粗面化領域の平均深さの最大で３０％または最大で６０％である領域によって形成されている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、頂上領域においては、谷領域において放出される放射とは異なる色位置を有する放射が放出される。頂上領域において放出される放射は、谷領域において放出される放射よりも青色の割合が小さいことが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域の頂上領域全体を通じて、および、粗面化領域の谷領域全体を通じて、それぞれ、ほぼ同じ色位置の放射が放出される。例えば、頂上領域において黄白色光が放出され、谷領域において青色光が放出される。したがって、少なくとも１層の活性層からの距離に基づく頂上領域と谷領域との分割は、それぞれから放出される光スペクトルに関連付けることができる。谷領域と頂上領域とは、例えば光学顕微鏡または近視野顕微鏡によって識別される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、粗面化領域の平均深さは、０．２μｍ〜３．５μｍの範囲内（両端値を含む）、好ましくは０．５μｍ〜１．５μｍの範囲内（両端値を含む）である。平均深さは、例えば、粗面化領域の最高点から、または半導体積層体の元の上面から測定される。
さらに、このようなオプトエレクトロニクス半導体チップを製造する方法を提供する。本方法は、例えば、上記の実施形態の１つまたは複数に関連して説明した半導体チップを製造する目的に使用することができる。したがって、本オプトエレクトロニクス半導体チップの特徴は、本文書に記載されている方法にもあてはまり、この逆も同様である。
本方法の少なくとも一実施形態においては、本方法は、
成長基板を形成するステップと、
成長基板の上に半導体積層体をエピタキシャル成長させるステップであって、半導体積層体が、一次放射を発生させる少なくとも１層の活性層と、一次放射を少なくとも一時的に吸収し、それを一次放射よりも長い波長の二次放射に変換する１層または好ましくは複数の変換層と、を備えている、ステップと、
特に、変換層に面している半導体積層体の面に、粗面化領域を形成するステップであって、粗面化領域が少なくとも何箇所かにおいて変換層の中まで、または変換層のうちの１層の中まで延びており、したがって、少なくとも１層の変換層の材料が部分的に粗面化領域によって除去される、ステップと、
半導体チップを完成させるステップと、
を含んでおり、
半導体チップによって放出される放射の色位置を粗面化領域によって変化させる。
言い換えれば、半導体積層体を、変換層を含めて完全に成長させる。次いで、色位置を粗面化領域によって調整する。粗面化領域が深いほど、半導体チップによって放出される放射の色位置が例えば青色の方により大きくシフトする。
本方法の少なくとも一実施形態によると、粗面化領域を形成している間、少なくとも随時、半導体チップに放射を放出させる。さらには、粗面化領域を形成している間、半導体チップによって放出される放射の色位置を、同様に少なくとも随時測定する。粗面化している間、例えば、好ましくは紫外スペクトル範囲または青色スペクトル範囲の確定した波長の光源を使用して、変換層に放射を当てる。次いで、変換層によって放出される、より長い波長の光を、例えば分光計によって検出し、放射の色位置を求める。
このようにして、放射の現在の色位置（測定時において存在する粗面化領域の判定基準となり、完成時に半導体チップによって放出される色位置）を求めることができる。粗面化領域を形成する工程は、特に、設定する色位置が達成された時点で終了することができる。このようにすることで、半導体チップによって放出される放射の特定の望ましい色位置に、粗面化領域を意図的かつ効果的に調整することができる。したがって、放射の色位置を、活性層および変換層の製造公差とはほぼ無関係に調整することができる。
本方法の少なくとも一実施形態によると、粗面化領域を形成している間、半導体チップによって放出される放射の色位置のｃｘ値およびｃｙ値の合計を、ＣＩＥ標準色度図において、少なくとも０．００５単位で、好ましくは少なくとも０．０５単位で、特に、少なくとも０．０７単位で、変化させる。言い換えれば、粗面化している間、ＣＩＥ標準色度図における、放射の色位置の赤色の座標および緑色の座標の合計を、上記の値ずつ小さくしていく、すなわち、半導体チップによって放出される放射が、青味がかってくる、すなわち色温度が冷たくなる。ＣＩＥ標準色度図における赤色および緑色の色座標の合計の大きさを変化させることによって、活性層および変換層の製造公差が比較的大きい場合でも、放出される放射の望ましい色位置を確実に設定することができる。
本方法の少なくとも一実施形態によると、半導体積層体全体を成長基板の上に連続的に成長させる。したがって、半導体積層体は、全体として単一の積層体によって形成され、この積層体は、例えば１回のエピタキシ工程（epitaxy installation）において形成され、少なくとも１層の活性層および変換層の両方を備えている。
本方法の少なくとも一実施形態によると、粗面化領域を形成する前に、半導体積層体から成長基板を除去する。例えば、粗面化の前に、半導体積層体を機械的に支持するキャリア基板の上に半導体積層体を再接合する。
本方法の少なくとも一実施形態によると、粗面化領域を形成する前に、半導体チップを電気的に接続する。言い換えれば、粗面化工程の前もしくは粗面化工程中、またはその両方において、半導体積層体の少なくとも１層の活性層が電気的に動作可能である。
本方法の少なくとも一実施形態によると、粗面化領域を形成している間、少なくとも随時、半導体チップを電気的に動作させる。次いで、半導体チップによって放出される放射を測定し、放出させる放射の望ましい色位置に関して粗面化領域の深さを正確に調整することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、少なくとも１層の活性層および変換層を、個別の半導体積層体において互いに独立してエピタキシャル成長させる。次いで、少なくとも１層の活性層および変換層を有する２つの半導体積層体を、例えばウェハ接合によって、または結合手段によって、機械的に一体に接合する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、少なくとも１層の活性層および変換層は、単一の半導体積層体にモノリシックに集積化されている。この場合、「モノリシックに」とは、半導体積層体全体がエピタキシャル成長しており半導体積層体に結合手段が存在しない、または、半導体積層体が２つ以上の部分積層体から結合手段なしに接着によって形成されていることを意味する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体積層体全体が、同じ半導体材料（例えばＧａＮ）をベースとしている。これによって、変換層から熱を良好に放散させることができる。さらには、これにより半導体積層体中に光学屈折率の比較的大きな変化（ｊｕｍｐ）が存在せず、したがって、特に、活性層と変換層との間の効率的な光学的結合を達成することができる。さらに、活性層と変換層とにおいて温度感度（temperature sensitivity）が同じである、または実質的に同じである。さらには、光学遠視野における「色滲み（colour fringing）」を抑制することができ、すなわち、半導体チップによって放出される放射が、色位置に関して角度依存性をまったく示さない、または実質的に示さない。
以下では、本明細書に記載されているオプトエレクトロニクス半導体チップ、および本明細書に記載されている方法について、例示的な実施形態に基づいて図面を参照しながらさらに詳しく説明する。個々の図面において同じである要素は、同じ参照数字によって示してある。要素の互いの関係は正しい縮尺で示しておらず、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
本文書に記載されているオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本文書に記載されているオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な平面図を示している。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略的な断面図である。 本文書に記載されているオプトエレクトロニクス半導体チップを製造するための、本文書に記載されている方法の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップを製造するための、本文書に記載されている方法の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップを製造するための、本文書に記載されている方法の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。 本文書に記載されているオプトエレクトロニクス半導体チップのさらなる例示的な実施形態の概略図である。
図１は、半導体チップ１の第１の例示的な実施形態を示している。キャリア９の上にミラー８が配置されている。このミラー８は、金属ミラーとする、または誘電体および金属の組合せミラーとすることができる。キャリア９とは反対側のミラー８の面には、半導体積層体２が配置されている。この半導体積層体２（例えばエピタキシャル成長している）は、少なくとも１層の活性層３を備えており、活性層３は、好ましくは青色スペクトル範囲または紫外スペクトル範囲の波長を有する一次放射Ｐを発生させるように設計されている。
キャリア９とは反対側の半導体積層体２の面には、半導体積層体２の中に複数の変換層４がさらに配置されている。変換層４は、一次放射Ｐの少なくとも一部分を吸収してそれを二次放射Ｓに変換し、二次放射Ｓは一次放射Ｐよりも長い波長を有する。キャリア９とは反対側の変換層４の面には、半導体積層体２のさらなる材料が存在しており、この材料は、例えば、電流を分散させる、もしくは活性層３に電流を供給する、またはその両方の役割を果たすことができる。図を簡潔にするため、図１には半導体チップ１の電気コンタクトを示していない。
キャリア９とは反対側の半導体積層体２の面から粗面化領域５が形成されている。粗面化領域５は、例えば、半導体積層体２の厚さが局所的に小さい複数の溝によって形成されている。粗面化領域５の平均深さＴ（粗面化領域５の最深部から測定される）は、例えば、０．２μｍ〜３．５μｍの範囲内（両端値を含む）である。粗面化領域５の溝は、何箇所かにおいて変換層４を完全に貫通しており、したがって、粗面化領域５のうちキャリア９に近い部分と活性層３との間には変換層４が存在しない。
一次放射Ｐと二次放射Ｓは混ざりあって混合放射Ｒを形成する。混合放射Ｒは、例えば白色光からなる。特に、一次放射Ｐのうち二次放射Ｓに変換される割合を、粗面化領域の平均深さＴによって調整することができる。したがって、混合放射Ｒの色位置も、粗面化領域５の平均深さＴによって調整することができる。
図２は、半導体チップ１の平面図を示している。半導体チップ１は、例えば図１に示したように構築されている。粗面化領域５は、六角錐によって形成されている。この平面図には、粗面化領域５の明るい部分と暗い部分とが描かれている。明るい部分は、粗面化領域５の頂上領域６によって形成されており、暗い部分は、粗面化領域５の谷領域７によって形成されている（図３も参照）。この場合、頂上領域６は、粗面化領域５のうち、少なくとも１層の活性層３からの距離が谷領域７よりも大きい部分である。言い換えれば、頂上領域６は、自身に対応する変換層４から、キャリア９とは反対側の半導体積層体２の面まで延びている。図３によると、谷領域７には変換層４が含まれていない。
さらには、頂上領域６および谷領域７は、特に、それぞれにおいて放出される放射の色位置が異なる。したがって、頂上領域６および谷領域７は、そのスペクトル放出特性によって互いに区別することができる。
図４は、本文書に記載されているオプトエレクトロニクス半導体チップ１を製造する方法の概略図である。成長基板２５の上に半導体積層体２をエピタキシャル成長させる。この場合、変換層４の第１のグループ４２および第２のグループ４１を、成長基板２５から離れる方向に成長させる。次いで、少なくとも１層の活性層３をエピタキシャル形成する。グループ４１およびグループ４２それぞれは、活性層３において発生した一次放射の少なくとも一部分を吸収する。第２のグループ４１が、一次放射Ｐから例えば緑色光を放出し、第１のグループ４２が一次放射Ｐから黄色光を放出する。
図４Ｂに従って、半導体積層体２をキャリア９の上に再接合し、この場合、半導体積層体２とキャリア９との間に例えば金属ミラー８を配置する。
図４Ｃに従って、例えばエッチングによって粗面化領域５を形成する。粗面化領域５を形成している間、少なくとも随時、変換層４に照射放射Ｉを当てる。放射Ｉによって変換層４が励起され、二次放射Ｓが生成される。二次放射Ｓを検出器１０（例えば分光計）によって検出する。完成時の半導体チップ１によって放出される放射の色位置を、二次放射Ｓのスペクトルから求めることができる。したがって、完成時の半導体チップ１が特定の色位置の放射を放出するように、粗面化領域５を意図的に調整することができる。このように、粗面化領域５を形成している間、半導体チップ１によって放出される二次放射Ｓの色位置を変化させる。
粗面化領域５は、特に、マスクを利用せずに、例えば湿式化学的に形成し、好ましくは角錐構造を生じさせる。あるいは、フォトリソグラフィによって凹部を生じさせることによって粗面化領域５を形成することも可能である。この処理は、例えば、被覆材料またはハードマスク（例：ＳｉＯ２）（図示していない）と組み合わせての乾式化学エッチングによって行う。粗面化領域５の個々のパターン要素は、例えば六角格子に配置することができ、格子の平均直径を、特に、１μｍ〜１０μｍの範囲内（両端値を含む）、格子間隔を例えば１μｍ〜１０μｍの範囲内（両端値を含む）とすることができる。
半導体チップ１によって放出される混合放射Ｒの色位置は、異なるエッチング深さによって、したがって、変換層４から異なる量の材料を除去することによって、達成することができる。乾式化学ステップに続いて湿式化学ステップを行うことができ、乾式化学エッチングによって形成されたパターン要素を、湿式化学ステップによって特に横方向に広げることができる。例えば、さまざまなエッチングステップの間に半導体チップ１を電気的に動作させることによって、半導体チップ１によって放出される混合放射Ｒの色位置をチェックすることができる。
他の例示的な実施形態すべてと同様に、変換層４の少なくとも１層の中まで延びている粗面化領域５については、半導体チップ１からの混合放射Ｒの光取出しの改善を考慮する必要はない。したがって、粗面化領域５の側面を比較的大きな勾配とし、半導体積層体２の成長方向に対して角度（例えば、０°〜２０°の範囲内（両端値を含む））をなしていてよい。言い換えれば、粗面化領域５の横方向の境界面は、成長方向に平行または実質的に平行な向きにある。このことは、特に、粗面化領域５が乾式化学的に形成される場合にあてはまる。
図５による半導体チップ１の場合には、粗面化領域５とは反対側の半導体積層体２の下面に電気コンタクト１１，１２が配置されている。これらの電気コンタクト１１，１２は、例えば、図４Ａ，４Ｂに従って成長基板２５を除去する前に形成する。これによって、粗面化領域５を形成する前にも、半導体チップ１を電気的に動作させることが可能になる。粗面化領域５を形成している間、図４Ｃに従って、少なくとも随時、半導体チップ１を動作させ、半導体チップ１によって放出される放射を、例えば検出器によって検出する。図４Ｃおよび図５による粗面化領域は、例えば図１による粗面化領域とは異なり、変換層４を完全には貫通していない。粗面化領域の形成時、半導体チップ１を電気的に動作させることによって、得られる混合放射Ｒの色位置を意図的に調整することができる。
オプションとして、キャリア９（図５には示していない）を、例えば電気コンタクト１１と半導体積層体２との間に配置することが可能である。
図６による例示的な実施形態においては、半導体チップ１は、２つの異なる半導体積層体２ａ，２ｂを備えており、これらは互いに独立してエピタキシャル形成されていることが好ましい。この場合、半導体層２ａは、少なくとも１層の活性層３を備えており、その一方で、半導体層２ｂは変換層４を備えている。これら２つの半導体層２ａ，２ｂは、接合面１３において例えばウェハ接合によって互いに結合されている。接合は、結合手段なしで達成されることが好ましい。
図７による半導体チップ１の例示的な実施形態も、２つの異なる半導体積層体２ａ，２ｂを備えている。半導体積層体２ａ，２ｂは、結合手段１４によって永久的かつ機械的に固定状態に接合されている。少なくとも１層の活性層３において発生する一次放射Ｐが変換層４に効率的に到達するように、例えば、結合手段１４によって屈折率が調整されている。結合手段１４は、例えば、シリコーン、またはシリコーン・エポキシ混成材料である。
図８による例示的な実施形態においては、半導体チップ１は、ただ１層のみの変換層４を有する。変換層４の厚さは、例えば１０ｎｍまたは１４ｎｍより大きい。さらに、粗面化領域５は、何箇所かにおいて変換層４を完全に貫通している。半導体積層体２は、機械的に自己支持形とすることができ、さらなるキャリアを備えていない。オプションとして、粗面化領域とは反対側の半導体積層体２の下面にミラー８が配置されており、ミラー８は、いくつかの層からなることができ、半導体チップ１を電気的に接続する役割を果たすことができる。ミラー８が例えば少なくとも２０μｍの厚さの例えば金属層によって形成される場合、ミラー８を半導体チップ１によって機械的に安定化することもできる。
図９による半導体チップ１は、変換層４の２つのグループ４１，４２を備えている。グループ４１，４２は、半導体積層体２の成長方向に見て互いに空間的に隔置されている。この場合、粗面化領域５は、複数の活性層３に近い方のグループ４２には達していない。例えば、グループ４１によって一次放射から赤色光を生成することができ、グループ４２によって黄色光を生成することができる。
ミラー８ａは、グループ４１，４２と活性層３との間に位置していることが好ましく、活性層３は、一次放射に対する透過作用と、二次放射に対する反射作用を有する。ミラー８ａは、例えばブラッグミラーである。オプションとして、半導体積層体２とキャリア９との間にさらなるミラー８ｂが配置されている。
図１０による半導体チップ１の例示的な実施形態においては、異なる深さの粗面化領域５ａ，５ｂが、例えば、適切にパターン化されたマスクと組み合わせての乾式化学エッチング（およびオプションとしてそれに続く湿式化学エッチング）によって、形成されている。粗面化領域５ａは、活性層３から遠い方の変換層４１のみに達している。粗面化領域５ｂは、変換層４１を完全に貫通しており、活性層３に近い方の変換層４２の中まで延びている。粗面化領域５ａ，５ｂは、図１０に示した構造のように交互に配置するのみならず、ブロック単位またはセクション単位で配置することもできる。
図１１によると、粗面化領域５ｂの領域において変換層４１が完全に除去されている。この図に示した構造以外に、粗面化領域５ａが変換層４２の中まで延びていることも可能である。半導体チップ１が動作するとき、深さの異なる粗面化領域５ａ，５ｂは、特に、異なる色の光を放出する。
特に、図１０および図１１による半導体チップ１の例示的な実施形態においては、複数の異なる放出領域において、異なる色（例えば、冷白色、暖白色、赤色、緑色、青色のうちの少なくとも１つ）の光を放出させることが可能であり、異なる放出領域は、深さの異なる粗面化領域５ａ，５ｂに対応していることが好ましく、それぞれが、粗面化領域５ａ，５ｂの複数のパターン要素を範囲とすることが好ましい。同様に、異なる色を放出する複数の放出領域を相互に独立して個別に電気的駆動できるようにすることが可能であり、したがって、例えば、「ＲＧＢ」発光ダイオード、もしくは、色温度を調整可能な発光ダイオード、またはその両方を、１個の、特に、連続的にエピタキシャル成長させる半導体ボディによって得ることができる。
色位置の異なる光を放出する放出領域の横方向の平均の大きさは、例えば、５μｍ〜１ｍｍの範囲内（両端値を含む）、特に、１０μｍ〜２００μｍの範囲内（両端値を含む）である。半導体チップ１それぞれが、製造公差の範囲内で同じ色位置の光を放出する複数の放出領域を備えていることが可能であり、これらの放出領域は組み合わせてグループとし、電気的にまとめて駆動することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２００９０２３３５１．２号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (14)

  1. 半導体積層体（２）を有するオプトエレクトロニクス半導体チップ（１）であって、
    前記半導体積層体（２）が、
    一次放射（Ｐ）を発生させる少なくとも１層の活性層（３）と、
    １層または複数の変換層（４）であって、前記一次放射（Ｐ）の少なくとも一部分を吸収し、それを、前記一次放射（Ｐ）よりも長い波長を有する二次放射（Ｓ）に変換する、前記変換層（４）と、
    少なくとも何箇所かにおいて前記変換層（４）の中まで、または前記変換層（４）のうちの１層の中まで延びている粗面化領域（５）と、
    を備えている、
    オプトエレクトロニクス半導体チップ（１）。
  2. 前記粗面化領域（５）が、何箇所かにおいて前記少なくとも１層の活性層（３）の方向に前記変換層（４）を完全に貫通している、
    請求項１に記載のオプトエレクトロニクス半導体チップ（１）。
  3. 互いに異なって形成されている変換層（４）の少なくとも２つのグループ（４１，４２）であって、少なくとも２つの相互に異なるスペクトル範囲の前記二次放射（Ｓ）を発生させるのに適している、前記少なくとも２つのグループ（４１，４２）、
    を備えている、請求項１または２に記載のオプトエレクトロニクス半導体チップ（１）。
  4. 前記半導体チップ（１）によって放出される混合放射（Ｒ）が、前記一次放射（Ｐ）および前記二次放射（Ｓ）から形成されている、
    請求項１〜３のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  5. 白色光を放出するように設計されている、
    請求項１〜４のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  6. 前記半導体積層体（２）が、１０〜５０層の範囲内（両端値を含む）の変換層（４）を備えている、
    請求項１〜５のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  7. 前記粗面化領域（５）の全体または一部分が、六角錐もしくは六角錐台またはその両方によって形成されている、
    請求項１〜６のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  8. 前記少なくとも１層の活性層（３）とは反対側の、前記粗面化領域の頂上領域（６）において、活性層に面している前記粗面化領域（５）の谷領域において放出される放射とは異なる色位置を有する放射（Ｐ，Ｓ）が放出される、
    請求項１〜７のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  9. 前記粗面化領域（５）の平均深さ（Ｔ）が、０．２μｍ〜３．５μｍの範囲内（両端値を含む）である、
    請求項１〜８のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  10. 前記少なくとも１層の活性層（３）および前記変換層（４）がモノリシックに集積化されている、
    請求項１〜９のいずれか１項に記載のオプトエレクトロニクス半導体チップ（１）。
  11. オプトエレクトロニクス半導体チップ（１）を製造する方法であって、
    成長基板（２５）を形成するステップと、
    前記成長基板（２５）の上に半導体積層体（２）をエピタキシャル成長させるステップであって、前記半導体積層体（２）が、一次放射（Ｐ）を発生させる少なくとも１層の活性層（３）と、前記一次放射（Ｐ）の少なくとも一部分を吸収し、それを、前記一次放射（Ｐ）よりも長い波長の二次放射（Ｓ）に変換する１層の変換層（４）または複数の変換層（４）と、を備えているステップと、
    粗面化領域（５）を形成するステップであって、前記粗面化領域が、少なくとも何箇所かにおいて前記変換層（４）のうちの１層の中に延びており、少なくとも１層の変換層（４）の材料が何箇所かにおいて前記粗面化領域（５）によって除去されるステップと、
    前記半導体チップ（１）を完成させるステップと、
    を有し、
    前記半導体チップ（１）によって放出される放射（Ｐ，Ｒ，Ｓ）の色位置を前記粗面化領域（５）によって変化させる、
    方法。
  12. 前記粗面化領域（５）を形成している間、前記半導体チップ（１）に、少なくとも随時、放射（Ｒ，Ｓ）を放出させ、前記半導体チップ（１）によって放出される前記放射（Ｒ，Ｓ）の色位置を、少なくとも随時、測定する、
    請求項１１に記載の方法。
  13. 前記粗面化領域（５）を形成している間、前記半導体チップ（１）によって放出される前記放射（Ｒ）の前記色位置のｃｘ値およびｃｙ値の合計を、ＣＩＥ標準色度図において、少なくとも０．０５単位で減少させる、
    請求項１１または１２に記載の方法。
  14. 前記粗面化領域（５）を形成する前に、前記半導体積層体（２）から前記成長基板（２５）を除去し、前記粗面化領域（５）を形成する前に、前記半導体チップ（１）を電気的に接続し、前記粗面化領域（５）を形成している間、随時、前記半導体チップ（１）を電気的に動作させる、
    請求項１１〜１３のいずれか１項に記載の方法。
JP2012512270A 2009-05-29 2010-04-08 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Pending JP2012528472A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009023351A DE102009023351A1 (de) 2009-05-29 2009-05-29 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102009023351.2 2009-05-29
PCT/EP2010/054662 WO2010136251A1 (de) 2009-05-29 2010-04-08 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Publications (2)

Publication Number Publication Date
JP2012528472A true JP2012528472A (ja) 2012-11-12
JP2012528472A5 JP2012528472A5 (ja) 2013-02-28

Family

ID=42269418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012512270A Pending JP2012528472A (ja) 2009-05-29 2010-04-08 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法

Country Status (7)

Country Link
US (2) US8900888B2 (ja)
EP (1) EP2436045B1 (ja)
JP (1) JP2012528472A (ja)
KR (1) KR20120027035A (ja)
CN (1) CN102428579B (ja)
DE (1) DE102009023351A1 (ja)
WO (1) WO2010136251A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211084A (ja) * 2010-03-30 2011-10-20 Sony Corp 半導体発光素子および半導体発光素子アレイ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137816B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
CN103137812B (zh) * 2011-12-03 2015-11-25 清华大学 发光二极管
DE102012217776A1 (de) * 2012-09-28 2014-06-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
KR101365229B1 (ko) * 2013-05-28 2014-02-19 부경대학교 산학협력단 백색 ｌｅｄ와 그 제조방법
DE102015105693B4 (de) * 2015-04-14 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Erzeugung von Strahlung unter Verwendung eines strahlungsemittierenden Halbleiterbauelements
DE102018107615A1 (de) * 2017-09-06 2019-03-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN108319066B (zh) * 2018-02-11 2022-03-22 京东方科技集团股份有限公司 彩膜基板及其制造方法、显示装置
DE102018105085B4 (de) * 2018-03-06 2024-05-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauteil und Leuchtmittel
US20200194631A1 (en) 2018-12-14 2020-06-18 Osram Opto Semiconductors Gmbh Method for Producing a Light-Emitting Semiconductor Device and Light-Emitting Semiconductor Device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006036446A2 (en) * 2004-09-10 2006-04-06 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
JP2007324608A (ja) * 2006-05-31 2007-12-13 Philips Lumileds Lightng Co Llc 波長変換部材の変更による色管理
JP2008523615A (ja) * 2004-12-09 2008-07-03 スリーエム イノベイティブ プロパティズ カンパニー 多色、広帯域または「白色」発光用の適合型短波長ｌｅｄ
US20090101934A1 (en) * 2006-03-13 2009-04-23 Centre National De La Recherche Scientifique-Cnrs Monolithic White Light-Emitting Diode

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6293700B1 (en) 1999-09-24 2001-09-25 Fluke Corporation Calibrated isothermal assembly for a thermocouple thermometer
US6696703B2 (en) 1999-09-27 2004-02-24 Lumileds Lighting U.S., Llc Thin film phosphor-converted light emitting diode device
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
KR20060079210A (ko) * 2003-09-08 2006-07-05 그룹 Iv 세미콘덕터 아이엔씨. 고체 형태 백색 발광 소자 및 이를 이용한 디스플레이
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US20070267646A1 (en) * 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
US8049233B2 (en) * 2006-03-10 2011-11-01 Panasonic Electric Works Co., Ltd. Light-emitting device
US7285791B2 (en) * 2006-03-24 2007-10-23 Goldeneye, Inc. Wavelength conversion chip for use in solid-state lighting and method for making same
KR100723233B1 (ko) * 2006-03-31 2007-05-29 삼성전기주식회사 백색 발광 소자
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR100826379B1 (ko) * 2006-08-08 2008-05-02 삼성전기주식회사 모노리식 백색 발광소자
TW200830593A (en) * 2006-11-15 2008-07-16 Univ California Transparent mirrorless light emitting diode
EP2843716A3 (en) 2006-11-15 2015-04-29 The Regents of The University of California Textured phosphor conversion layer light emitting diode
WO2008060594A2 (en) * 2006-11-15 2008-05-22 The Regents Of The University Of California High light extraction efficiency light emitting diode (led) through multiple extractors
DE102007004304A1 (de) * 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
KR100856282B1 (ko) * 2007-03-05 2008-09-03 삼성전기주식회사 광자 리사이클링을 이용한 광자결정 발광소자
CN101809764B (zh) * 2007-09-28 2012-05-23 欧司朗光电半导体有限公司 发射辐射的半导体本体
US20100283074A1 (en) * 2007-10-08 2010-11-11 Kelley Tommie W Light emitting diode with bonded semiconductor wavelength converter
EP2232591A4 (en) 2007-12-10 2013-12-25 3M Innovative Properties Co FREQUENCY-REDUCED LIGHT EMITTING DIODE WITH SIMPLIFIED LIGHT EXTRACTION
TWI416757B (zh) * 2008-10-13 2013-11-21 Advanced Optoelectronic Tech 多波長發光二極體及其製造方法
CN101728462A (zh) 2008-10-17 2010-06-09 先进开发光电股份有限公司 多波长发光二极管及其制造方法
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006036446A2 (en) * 2004-09-10 2006-04-06 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
JP2008523615A (ja) * 2004-12-09 2008-07-03 スリーエム イノベイティブ プロパティズ カンパニー 多色、広帯域または「白色」発光用の適合型短波長ｌｅｄ
US20090101934A1 (en) * 2006-03-13 2009-04-23 Centre National De La Recherche Scientifique-Cnrs Monolithic White Light-Emitting Diode
JP2007324608A (ja) * 2006-05-31 2007-12-13 Philips Lumileds Lightng Co Llc 波長変換部材の変更による色管理

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211084A (ja) * 2010-03-30 2011-10-20 Sony Corp 半導体発光素子および半導体発光素子アレイ

Also Published As

Publication number Publication date
KR20120027035A (ko) 2012-03-20
EP2436045A1 (de) 2012-04-04
US20150053919A1 (en) 2015-02-26
CN102428579A (zh) 2012-04-25
US8900888B2 (en) 2014-12-02
DE102009023351A1 (de) 2010-12-02
CN102428579B (zh) 2015-02-25
EP2436045B1 (de) 2017-01-25
US20120132945A1 (en) 2012-05-31
US9306131B2 (en) 2016-04-05
WO2010136251A1 (de) 2010-12-02

Similar Documents

Publication Publication Date Title
JP2012528472A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
US7781779B2 (en) Light emitting devices including wavelength converting material
US20230120107A1 (en) Method of producing optoelectronic semiconductor components and an optoelectronic semiconductor component
JP2008536294A (ja) パターニングされた基板上の成長による単色またはマルチカラーの高性能な発光ダイオード（ｌｅｄ）
KR20100059854A (ko) 복사­방출 반도체 몸체
CN110277379B (zh) 发光元件及其制造方法
US11158667B2 (en) Optoelectronic semiconductor component
JP5264935B2 (ja) オプトエレクトロニクス部品およびその製造方法
TW201349584A (zh) 半導體發光裝置及其製造方法
JP2007324411A (ja) 半導体発光素子及びその製造方法、並びに半導体発光素子を用いた照明装置
TWI697076B (zh) 發光元件及其製造方法
KR20110102061A (ko) Ｌｅｄ 소자 및 그 제조 방법
KR100699147B1 (ko) 다파장 발광소자 및 그 제조방법
US11876154B2 (en) Light emitting diode device and method for manufacturing the same
KR100859282B1 (ko) 다중파장 발광다이오드 및 이의 제조방법
JP2023519987A (ja) モノリシックｌｅｄピクセル
KR101899468B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
US9985170B2 (en) Flip chip light emitting diode having transparent material with surface features
KR20050063254A (ko) 포스퍼가 도포된 발광 다이오드를 이용한 디스플레이 및그의 제조방법
CN108131601B (zh) Rgby四色led舞台灯
KR101068158B1 (ko) 에어면을 포함하는 발광소자 및 그 제조방법
KR20230124338A (ko) 형광체 사용없이 트렌치를 이용하여 다양한 색상의 광을 구현할 수 있는 발광 다이오드

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701