TW201306143A - 一種將晶片底部和周邊包封的晶片級封裝方法 - Google Patents
一種將晶片底部和周邊包封的晶片級封裝方法 Download PDFInfo
- Publication number
- TW201306143A TW201306143A TW100126999A TW100126999A TW201306143A TW 201306143 A TW201306143 A TW 201306143A TW 100126999 A TW100126999 A TW 100126999A TW 100126999 A TW100126999 A TW 100126999A TW 201306143 A TW201306143 A TW 201306143A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- wafers
- cymbal
- double
- periphery
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
本發明涉及一種將晶片底部和周邊包封的晶片級封裝方法，將矽片背面減薄後粘在劃片膜上；而在朝上的矽片正面劃片，使若干晶片通過底面的劃片膜連接；將帶劃片膜的矽片倒裝並粘接在一個雙面膠帶頂面後，將劃片膜去除；雙面膠帶的底面粘接固定在一個支撐襯板上；使塑封料從矽片背面填滿相鄰晶片之間的間隔位置，並且覆蓋了所有晶片背面形成塑封體；在矽片剝離後，在對應每個晶片頂部電極的位置進行植球並回流處理；最後通過劃片，將相鄰晶片之間聯結為一體的塑封體分開，使每個獨立晶片的底部和周邊都留有一定的所述塑封體保護。
Description
本發明涉及一種晶片級的封裝方法（WLP），特別涉及一種將晶片底部和周邊包封的晶片級封裝方法。
如第1圖所示，是現有一種半導體晶片200的結構示意圖，僅僅在所述晶片200的周邊設置有塑封體300。具體在一個矽片100上對應製作了若干晶片200頂面的金屬佈線210、鈍化層220，並在其頂部電極上分別植設了錫球230之後，進行所述晶片200封裝；所述封裝方法，如第2圖所示：步驟A1，使所述矽片100的底面貼在劃片膜400上，而使所述若干晶片200頂部的金屬佈線210、鈍化層220及錫球230朝上；步驟A2，對矽片100劃片，即對應在劃片膜400連接的各個晶片200之間形成劃片道110；步驟A3，在所述若干劃片道110內注入塑封樹脂等塑封料，以形成所述塑封體300；步驟A4，在所述劃片道110的位置劃片，將相鄰晶片200之間原本為一體的塑封體300分開，形成各個獨立的晶片200；去除所述劃片膜400後，即形成了如第1圖所示的晶片200封裝。可見，在每個晶片200的底面，沒有用塑封體300包封，缺乏保護。
如第3圖所示，是現有另一種半導體晶片200的塑封結構示意圖，該晶片200的底部和周邊都有塑封體300包封。該晶片200的封裝方法，如第4圖所示：步驟B1、B2，首先對矽片100切割形成分離的獨立晶片200, 再將每個晶片200正面朝下，分別固定在劃片膜400上，使每個晶片200的位置與其他晶片200之間留有一定的間隔，該間隔比晶片200位於矽片100上的相互間隔要大；步驟B3，進行注塑，使塑封料填充在相鄰晶片200的間隔位置並完全覆蓋在所述矽片100向上的背面，形成所述塑封體300；步驟B4、B5，除去劃片膜400後，將矽片100上由所述塑封體300連接為整體的若干晶片200翻轉，使矽片100正面朝上；步驟B6、B7，依次在矽片100正面進行扇出型的金屬佈線再分佈（Fan-Out RDL）處理和鈍化處理；步驟B8、B9，在矽片100正面對應位置植設錫球230，形成晶片200的頂部電極；對晶片200進行測試後，從矽片100正面劃片，分離出如第3圖所示的若干獨立的晶片200。該晶片200的底部和周邊都有塑封體300保護，但是其製作工藝十分複雜。
如第3圖所示，是現有另一種半導體晶片200的塑封結構示意圖，該晶片200的底部和周邊都有塑封體300包封。該晶片200的封裝方法，如第4圖所示：步驟B1、B2，首先對矽片100切割形成分離的獨立晶片200, 再將每個晶片200正面朝下，分別固定在劃片膜400上，使每個晶片200的位置與其他晶片200之間留有一定的間隔，該間隔比晶片200位於矽片100上的相互間隔要大；步驟B3，進行注塑，使塑封料填充在相鄰晶片200的間隔位置並完全覆蓋在所述矽片100向上的背面，形成所述塑封體300；步驟B4、B5，除去劃片膜400後，將矽片100上由所述塑封體300連接為整體的若干晶片200翻轉，使矽片100正面朝上；步驟B6、B7，依次在矽片100正面進行扇出型的金屬佈線再分佈（Fan-Out RDL）處理和鈍化處理；步驟B8、B9，在矽片100正面對應位置植設錫球230，形成晶片200的頂部電極；對晶片200進行測試後，從矽片100正面劃片，分離出如第3圖所示的若干獨立的晶片200。該晶片200的底部和周邊都有塑封體300保護，但是其製作工藝十分複雜。
本發明的目的是提供一種晶片級封裝方法，得到在晶片底部和周邊都通過塑封體包封保護的晶片封裝結構。
為了達到上述目的，本發明的技術方案是提供一種將晶片底部和周邊包封的晶片級封裝方法，其在每個晶片的底部和周邊都形成了保護用的塑封體；該封裝方法包含以下步驟：
步驟1、矽片準備；在一片矽片正面對應製作了若干個晶片的表面圖案，並使矽片的該正面朝上；
步驟2、在矽片背面進行背面減薄處理；
步驟3、將矽片的背面固定粘接在劃片膜上；
步驟4、從矽片正面劃片切割，對應將各個晶片分離；該些晶片通過底面的劃片膜連接，並保持相互間位於矽片上的相對位置和間隔；
步驟5、將帶劃片膜的矽片倒裝，使切割後的整個矽片正面向下固定粘接在一個雙面膠帶的頂面上，之後將所述劃片膜去除；所述雙面膠帶的底面粘接固定在一個支撐襯板上或其他固定裝置上；
步驟6、對矽片進行塑封，使塑封料從矽片背面填滿相鄰晶片之間的間隔位置，並且覆蓋了所有晶片背面形成塑封體；
步驟7、將矽片翻轉，並從相粘接的所述支撐襯板與雙面膠帶上，將該矽片剝離下來；
步驟8、在朝上的矽片正面，對應每個晶片頂部電極的位置進行植球；
步驟9、通過回流處理，形成了對應該些頂部電極的若干錫球；
步驟10、通過劃片形成各個獨立的晶片：將相鄰晶片之間聯結為一體的塑封體分開，使每個晶片的底部和周邊都留有一定的所述塑封體保護。
所述晶片是MOSFET晶片時，步驟1中，該晶片的矽片襯底正面，包含有二氧化矽起始層，鋁制的金屬佈線層，以及鈍化層；所述晶片的該正面朝上。
步驟2中，所述矽片背面減薄之後，再通過背面腐蝕、背面金屬化工藝，在矽片背面形成了一定厚度的金屬層。
所述晶片是功率器件晶片時，步驟1中，還包含在矽片正面進行的金屬佈線再分佈處理；該晶片的矽片襯底正面，包含有二氧化矽起始層，鋁制的金屬佈線再分佈層，以及鈍化層；所述晶片的該正面朝上。
在一個實施例中，所述雙面膠帶具備一定的延展性能, 步驟5中切割後的整個矽片倒裝並固定粘接在雙面膠帶的頂面上後, 還進行拉伸該膠帶的一個步驟,以使晶片相互間的間隔增大，方便後續塑封料注入該晶片的間隔；拉伸後的雙面膠帶，其底面粘接固定在支撐襯板上或其他固定裝置上，以保持拉伸後晶片相互間的間隔。
步驟3中，所述劃片膜是紫外光膠帶；
步驟5中，所述雙面膠帶是熱剝離膠帶或紫外光膠帶。
步驟5中，與雙面膠帶底面粘接的所述支撐襯板是玻璃基板或其他矽片。
與現有技術相比，本發明所述晶片級封裝方法，以簡單可行的製作工藝，得到了在晶片底部和周邊都通過塑封體包封保護的晶片封裝結構。
為了達到上述目的，本發明的技術方案是提供一種將晶片底部和周邊包封的晶片級封裝方法，其在每個晶片的底部和周邊都形成了保護用的塑封體；該封裝方法包含以下步驟：
步驟1、矽片準備；在一片矽片正面對應製作了若干個晶片的表面圖案，並使矽片的該正面朝上；
步驟2、在矽片背面進行背面減薄處理；
步驟3、將矽片的背面固定粘接在劃片膜上；
步驟4、從矽片正面劃片切割，對應將各個晶片分離；該些晶片通過底面的劃片膜連接，並保持相互間位於矽片上的相對位置和間隔；
步驟5、將帶劃片膜的矽片倒裝，使切割後的整個矽片正面向下固定粘接在一個雙面膠帶的頂面上，之後將所述劃片膜去除；所述雙面膠帶的底面粘接固定在一個支撐襯板上或其他固定裝置上；
步驟6、對矽片進行塑封，使塑封料從矽片背面填滿相鄰晶片之間的間隔位置，並且覆蓋了所有晶片背面形成塑封體；
步驟7、將矽片翻轉，並從相粘接的所述支撐襯板與雙面膠帶上，將該矽片剝離下來；
步驟8、在朝上的矽片正面，對應每個晶片頂部電極的位置進行植球；
步驟9、通過回流處理，形成了對應該些頂部電極的若干錫球；
步驟10、通過劃片形成各個獨立的晶片：將相鄰晶片之間聯結為一體的塑封體分開，使每個晶片的底部和周邊都留有一定的所述塑封體保護。
所述晶片是MOSFET晶片時，步驟1中，該晶片的矽片襯底正面，包含有二氧化矽起始層，鋁制的金屬佈線層，以及鈍化層；所述晶片的該正面朝上。
步驟2中，所述矽片背面減薄之後，再通過背面腐蝕、背面金屬化工藝，在矽片背面形成了一定厚度的金屬層。
所述晶片是功率器件晶片時，步驟1中，還包含在矽片正面進行的金屬佈線再分佈處理；該晶片的矽片襯底正面，包含有二氧化矽起始層，鋁制的金屬佈線再分佈層，以及鈍化層；所述晶片的該正面朝上。
在一個實施例中，所述雙面膠帶具備一定的延展性能, 步驟5中切割後的整個矽片倒裝並固定粘接在雙面膠帶的頂面上後, 還進行拉伸該膠帶的一個步驟,以使晶片相互間的間隔增大，方便後續塑封料注入該晶片的間隔；拉伸後的雙面膠帶，其底面粘接固定在支撐襯板上或其他固定裝置上，以保持拉伸後晶片相互間的間隔。
步驟3中，所述劃片膜是紫外光膠帶；
步驟5中，所述雙面膠帶是熱剝離膠帶或紫外光膠帶。
步驟5中，與雙面膠帶底面粘接的所述支撐襯板是玻璃基板或其他矽片。
與現有技術相比，本發明所述晶片級封裝方法，以簡單可行的製作工藝，得到了在晶片底部和周邊都通過塑封體包封保護的晶片封裝結構。
以下結合附圖說明本發明的若干實施方式。
實施例1
本實施例中所述晶片級封裝方法，尤其適用於MOSFET（金屬氧化物半導體場效應管）或其他類似半導體器件的晶片封裝，使每個晶片20的底部和周邊都能夠通過塑封體30包封進行保護（第14圖）。
參見第5圖到第14圖所示，所述封裝方法包含以下步驟：
步驟1、如第5圖所示，完成矽片10的正面工藝；在一矽片10的正面對應製作了若干個晶片20的表面圖案，並使矽片10的該面朝上；即，使每個晶片20的矽片10襯底上，包含有二氧化矽起始層11，鋁制的金屬佈線層21，以及鈍化層22的表面朝上。
步驟2、如第6圖所示，在矽片10背面進行背面減薄處理，再通過背面腐蝕、背面金屬化工藝，在矽片10背面形成一定厚度的金屬層24。
步驟3、如第7圖所示，從下方貼設了紫外光膠帶作為劃片膜40，使該矽片10通過背面的所述金屬層24固定在該劃片膜40上。
步驟4、如第8圖所示，從上方對矽片10正面劃片切割，對應將各個晶片20分離；該些晶片20通過底面的劃片膜40連接，並保持相互間位於矽片10上的相對位置和間隔。
步驟5、如第9圖所示，將帶劃片膜40的切割後的整個矽片10倒裝，並固定粘接在一個膠帶50的頂面上，之後將所述劃片膜40去除；所述膠帶50環繞在所述晶片20正面的金屬佈線層21、鈍化層22的表面和周邊設置，並與所述起始層11的正面相接觸。
在一實施例中, 所述膠帶50是底面粘接固定在一個支撐襯板60上的一個雙面膠帶，該支撐襯板60可以是玻璃基板或其他矽片。該雙面膠帶50可以是熱剝離膠帶或紫外光膠帶。切割形成分離的獨立晶片固定粘接在所述雙面膠帶50的頂面上，並保持相互間位於矽片10上的相對位置和間隔。
在另一實施例中, 所述膠帶50具備較好的延展性能, 步驟5中切割後的整個矽片10倒裝並固定粘接在膠帶50的頂面上後, 還進行拉伸膠帶50的一個步驟,以便增大晶片20相互間的間隔,使後繼步驟中的塑封料容易注入晶片20的間隔。拉伸後的膠帶可粘接固定在支撐襯板60上或其他固定裝置上以保持拉伸後晶片20相互間的間隔。
步驟6、如第10圖所示，對矽片10進行塑封：從上方注的塑封料，覆蓋在所述雙面膠帶50的頂面足夠厚度，使得該塑封料從矽片10背面填滿相鄰晶片20之間的間隔位置，並且覆蓋了所有晶片20背面的金屬層24。由此，得到包封每個晶片20的背面（即成品底部）及周邊的所述塑封體30。
步驟7、如第11圖所示，將矽片10翻轉，並從相粘接的所述支撐襯板60與雙面膠帶50上，將該矽片10剝離下來。此時，由晶片20底部及相鄰晶片20間隔位置的所述塑封體30，將該些晶片20聯結成一體。
步驟8、如第12圖所示，在朝上的矽片10正面，在所述金屬佈線層21上對應每個晶片20頂部電極的位置進行植球。
步驟9、如第13圖所示，通過回流處理，形成了對應該些頂部電極的若干錫球23。
步驟10、如第14圖所示，通過劃片形成各個獨立的晶片20：將相鄰晶片20之間原本為一體的塑封體30分開，使每個晶片20的周邊都留有一定的所述塑封體30保護。
至此，完成對晶片20的封裝，每個晶片20的底部和周邊都有塑封體30進行保護。
實施例2
本實施例，尤其適用於功率器件（Power IC）的晶片封裝，使每個晶片20的底部和周邊都能夠通過塑封體30包封進行保護（第24圖）。
參見第15圖到第24圖所示，所述封裝方法包含以下步驟，其中在步驟1和步驟2與上述實施例中有所區別，其他步驟類似：
步驟1、如第15圖所示，完成矽片10的正面工藝，包含其金屬佈線再分佈處理（RDL）；在一片矽片10上對應製作了若干個晶片20的表面圖案，並使矽片10的該正面朝上；即，使每個晶片20的矽片10襯底上，包含有二氧化矽起始層11，鋁制的金屬佈線再分佈層25，以及鈍化層22的表面朝上。
步驟2、如第16圖所示，在矽片10背面進行背面減薄處理。
步驟3、如第17圖所示，從下方貼設了紫外光膠帶作為劃片膜40，使該矽片10的背面固定粘接在該劃片膜40上。
步驟4、如第18圖所示，從上方對矽片10正面劃片，對應將各個晶片20分離；該些晶片20通過底面的劃片膜40連接。
步驟5、如第19圖所示，將帶劃片膜40的矽片10倒裝，並固定粘接在一個膠帶50的頂面上，之後將所述劃片膜40去除；所述膠帶50環繞在所述晶片20正面的金屬佈線再分佈層25、鈍化層22的表面和周邊設置，並與所述起始層11的正面相接觸。
在一實施例中, 所述膠帶50是底面粘接固定在一個支撐襯板60上的一個雙面膠帶，該支撐襯板60可以是玻璃基板或其他矽片。該雙面膠帶50可以是熱剝離膠帶或紫外光膠帶。切割形成分離的獨立晶片固定粘接在所述雙面膠帶50的頂面上，並保持相互間位於矽片10上的相對位置和間隔。
在另一實施例中, 所述膠帶50具備較好的延展性能, 步驟5中切割後的整個矽片10倒裝並固定粘接在膠帶50的頂面上後, 還進行拉伸膠帶50的一個步驟,以便增大晶片20相互間的間隔,使後繼步驟中的塑封料容易注入晶片20的間隔。拉伸後的膠帶可粘接固定在支撐襯板60上或其他固定裝置上以保持拉伸後晶片20相互間的間隔。
步驟6、如第20圖所示，對矽片10進行塑封：從上方注的塑封料，覆蓋在所述雙面膠帶50的頂面足夠厚度，使得該塑封料從矽片10背面填滿相鄰晶片20之間的間隔位置，並且覆蓋了所有晶片20背面。由此，得到包封每個晶片20的背面（即成品底部）及周邊的所述塑封體30。
步驟7、如第21圖所示，將矽片10翻轉，並從相粘接的所述支撐襯板60與雙面膠帶50上，將該矽片10剝離下來。此時，由晶片20底部及相鄰晶片20間隔位置的所述塑封體30，將該些晶片20聯結成一體。
步驟8、如第22圖所示，在朝上的矽片10正面，在所述金屬佈線再分佈層25上對應每個晶片20頂部電極的位置進行植球。
步驟9、如第23圖所示，通過回流處理，形成了對應該些頂部電極的若干錫球23。
步驟10、如第24圖所示，通過劃片形成各個獨立的晶片20：將相鄰晶片20之間原本為一體的塑封體30分開，使每個晶片20的周邊都留有一定的所述塑封體30保護。
至此，完成對晶片20的封裝，每個晶片20的底部和周邊都有塑封體30進行保護。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍第來限定。
實施例1
本實施例中所述晶片級封裝方法，尤其適用於MOSFET（金屬氧化物半導體場效應管）或其他類似半導體器件的晶片封裝，使每個晶片20的底部和周邊都能夠通過塑封體30包封進行保護（第14圖）。
參見第5圖到第14圖所示，所述封裝方法包含以下步驟：
步驟1、如第5圖所示，完成矽片10的正面工藝；在一矽片10的正面對應製作了若干個晶片20的表面圖案，並使矽片10的該面朝上；即，使每個晶片20的矽片10襯底上，包含有二氧化矽起始層11，鋁制的金屬佈線層21，以及鈍化層22的表面朝上。
步驟2、如第6圖所示，在矽片10背面進行背面減薄處理，再通過背面腐蝕、背面金屬化工藝，在矽片10背面形成一定厚度的金屬層24。
步驟3、如第7圖所示，從下方貼設了紫外光膠帶作為劃片膜40，使該矽片10通過背面的所述金屬層24固定在該劃片膜40上。
步驟4、如第8圖所示，從上方對矽片10正面劃片切割，對應將各個晶片20分離；該些晶片20通過底面的劃片膜40連接，並保持相互間位於矽片10上的相對位置和間隔。
步驟5、如第9圖所示，將帶劃片膜40的切割後的整個矽片10倒裝，並固定粘接在一個膠帶50的頂面上，之後將所述劃片膜40去除；所述膠帶50環繞在所述晶片20正面的金屬佈線層21、鈍化層22的表面和周邊設置，並與所述起始層11的正面相接觸。
在一實施例中, 所述膠帶50是底面粘接固定在一個支撐襯板60上的一個雙面膠帶，該支撐襯板60可以是玻璃基板或其他矽片。該雙面膠帶50可以是熱剝離膠帶或紫外光膠帶。切割形成分離的獨立晶片固定粘接在所述雙面膠帶50的頂面上，並保持相互間位於矽片10上的相對位置和間隔。
在另一實施例中, 所述膠帶50具備較好的延展性能, 步驟5中切割後的整個矽片10倒裝並固定粘接在膠帶50的頂面上後, 還進行拉伸膠帶50的一個步驟,以便增大晶片20相互間的間隔,使後繼步驟中的塑封料容易注入晶片20的間隔。拉伸後的膠帶可粘接固定在支撐襯板60上或其他固定裝置上以保持拉伸後晶片20相互間的間隔。
步驟6、如第10圖所示，對矽片10進行塑封：從上方注的塑封料，覆蓋在所述雙面膠帶50的頂面足夠厚度，使得該塑封料從矽片10背面填滿相鄰晶片20之間的間隔位置，並且覆蓋了所有晶片20背面的金屬層24。由此，得到包封每個晶片20的背面（即成品底部）及周邊的所述塑封體30。
步驟7、如第11圖所示，將矽片10翻轉，並從相粘接的所述支撐襯板60與雙面膠帶50上，將該矽片10剝離下來。此時，由晶片20底部及相鄰晶片20間隔位置的所述塑封體30，將該些晶片20聯結成一體。
步驟8、如第12圖所示，在朝上的矽片10正面，在所述金屬佈線層21上對應每個晶片20頂部電極的位置進行植球。
步驟9、如第13圖所示，通過回流處理，形成了對應該些頂部電極的若干錫球23。
步驟10、如第14圖所示，通過劃片形成各個獨立的晶片20：將相鄰晶片20之間原本為一體的塑封體30分開，使每個晶片20的周邊都留有一定的所述塑封體30保護。
至此，完成對晶片20的封裝，每個晶片20的底部和周邊都有塑封體30進行保護。
實施例2
本實施例，尤其適用於功率器件（Power IC）的晶片封裝，使每個晶片20的底部和周邊都能夠通過塑封體30包封進行保護（第24圖）。
參見第15圖到第24圖所示，所述封裝方法包含以下步驟，其中在步驟1和步驟2與上述實施例中有所區別，其他步驟類似：
步驟1、如第15圖所示，完成矽片10的正面工藝，包含其金屬佈線再分佈處理（RDL）；在一片矽片10上對應製作了若干個晶片20的表面圖案，並使矽片10的該正面朝上；即，使每個晶片20的矽片10襯底上，包含有二氧化矽起始層11，鋁制的金屬佈線再分佈層25，以及鈍化層22的表面朝上。
步驟2、如第16圖所示，在矽片10背面進行背面減薄處理。
步驟3、如第17圖所示，從下方貼設了紫外光膠帶作為劃片膜40，使該矽片10的背面固定粘接在該劃片膜40上。
步驟4、如第18圖所示，從上方對矽片10正面劃片，對應將各個晶片20分離；該些晶片20通過底面的劃片膜40連接。
步驟5、如第19圖所示，將帶劃片膜40的矽片10倒裝，並固定粘接在一個膠帶50的頂面上，之後將所述劃片膜40去除；所述膠帶50環繞在所述晶片20正面的金屬佈線再分佈層25、鈍化層22的表面和周邊設置，並與所述起始層11的正面相接觸。
在一實施例中, 所述膠帶50是底面粘接固定在一個支撐襯板60上的一個雙面膠帶，該支撐襯板60可以是玻璃基板或其他矽片。該雙面膠帶50可以是熱剝離膠帶或紫外光膠帶。切割形成分離的獨立晶片固定粘接在所述雙面膠帶50的頂面上，並保持相互間位於矽片10上的相對位置和間隔。
在另一實施例中, 所述膠帶50具備較好的延展性能, 步驟5中切割後的整個矽片10倒裝並固定粘接在膠帶50的頂面上後, 還進行拉伸膠帶50的一個步驟,以便增大晶片20相互間的間隔,使後繼步驟中的塑封料容易注入晶片20的間隔。拉伸後的膠帶可粘接固定在支撐襯板60上或其他固定裝置上以保持拉伸後晶片20相互間的間隔。
步驟6、如第20圖所示，對矽片10進行塑封：從上方注的塑封料，覆蓋在所述雙面膠帶50的頂面足夠厚度，使得該塑封料從矽片10背面填滿相鄰晶片20之間的間隔位置，並且覆蓋了所有晶片20背面。由此，得到包封每個晶片20的背面（即成品底部）及周邊的所述塑封體30。
步驟7、如第21圖所示，將矽片10翻轉，並從相粘接的所述支撐襯板60與雙面膠帶50上，將該矽片10剝離下來。此時，由晶片20底部及相鄰晶片20間隔位置的所述塑封體30，將該些晶片20聯結成一體。
步驟8、如第22圖所示，在朝上的矽片10正面，在所述金屬佈線再分佈層25上對應每個晶片20頂部電極的位置進行植球。
步驟9、如第23圖所示，通過回流處理，形成了對應該些頂部電極的若干錫球23。
步驟10、如第24圖所示，通過劃片形成各個獨立的晶片20：將相鄰晶片20之間原本為一體的塑封體30分開，使每個晶片20的周邊都留有一定的所述塑封體30保護。
至此，完成對晶片20的封裝，每個晶片20的底部和周邊都有塑封體30進行保護。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍第來限定。
10、100．．．矽片
11．．．起始層
20、200．．．晶片
21．．．金屬佈線層
22、220．．．鈍化層
23、230．．．錫球
24．．．金屬層
30、300．．．塑封體
40、400．．．劃片膜
50．．．膠帶
60．．．支撐襯板
110．．．劃片道
210．．．金屬佈線
第1圖是現有一種在周邊設置塑封體的半導體晶片結構的示意圖；
第2圖是第1圖所示晶片的製作流程示意圖；
第3圖是現有另一種在底部及周邊都設置塑封體的半導體晶片結構的示意圖；
第4圖是第3圖所示晶片的製作流程示意圖；
第5圖到第14圖所示是本發明所述晶片底部和周邊包封的晶片級封裝方法在實施例1中的流程示意圖；
第15圖到第24圖所示是本發明所述晶片底部和周邊包封的晶片級封裝方法在實施例2中的流程示意圖。
第2圖是第1圖所示晶片的製作流程示意圖；
第3圖是現有另一種在底部及周邊都設置塑封體的半導體晶片結構的示意圖；
第4圖是第3圖所示晶片的製作流程示意圖；
第5圖到第14圖所示是本發明所述晶片底部和周邊包封的晶片級封裝方法在實施例1中的流程示意圖；
第15圖到第24圖所示是本發明所述晶片底部和周邊包封的晶片級封裝方法在實施例2中的流程示意圖。
10．．．矽片
11．．．起始層
20．．．晶片
21．．．金屬佈線層
22．．．鈍化層
23．．．錫球
24．．．金屬層
30．．．塑封體
Claims (7)
- 一種將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，在每個晶片（20）的底部和周邊都形成了保護用的塑封體（30）；該封裝方法包含以下步驟：
步驟1、矽片（10）準備；在一片矽片（10）正面對應製作了若干個晶片（20）的表面圖案，並使矽片（10）的該正面朝上；
步驟2、在矽片（10）背面進行背面減薄處理；
步驟3、將矽片（10）的背面固定粘接在劃片膜（40）上；
步驟4、從矽片（10）正面劃片切割，對應將各個晶片（20）分離；該些晶片（20）通過底面的劃片膜（40）連接，並保持相互間位於矽片（10）上的相對位置和間隔；
步驟5、將帶劃片膜（40）的矽片（10）倒裝，使切割後的整個矽片（10）正面向下固定粘接在一個雙面膠帶（50）的頂面上，之後將所述劃片膜（40）去除；所述雙面膠帶（50）的底面粘接固定在一個支撐襯板（60）上或其他固定裝置上；
步驟6、對矽片（10）進行塑封，使塑封料從矽片（10）背面填滿相鄰晶片（20）之間的間隔位置，並且覆蓋了所有晶片（20）背面形成塑封體（30）；
步驟7、將矽片（10）翻轉，並從相粘接的所述支撐襯板（60）與雙面膠帶（50）上，將該矽片（10）剝離下來；
步驟8、在朝上的矽片（10）正面，對應每個晶片（20）頂部電極的位置進行植球；
步驟9、通過回流處理，形成了對應該些頂部電極的若干錫球（23）；
步驟（10）、通過劃片形成各個獨立的晶片（20）：將相鄰晶片（20）之間聯結為一體的塑封體（30）分開，使每個晶片（20）的底部和周邊都留有一定的所述塑封體（30）保護。 - 如申請專利範圍第1項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
所述晶片（20）是MOSFET晶片時，步驟1中，該晶片（20）的矽片（10）襯底正面，包含有二氧化矽起始層（11），鋁制的金屬佈線層（21），以及鈍化層（22）；所述晶片（20）的該正面朝上。 - 如申請專利範圍第2項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
步驟2中，所述矽片（10）背面減薄之後，再通過背面腐蝕、背面金屬化工藝，在矽片（10）背面形成了一定厚度的金屬層（24）。 - 如申請專利範圍第1項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
所述晶片（20）是功率器件晶片時，步驟1中，還包含在矽片（10）正面進行的金屬佈線再分佈處理；該晶片（20）的矽片（10）襯底正面，包含有二氧化矽起始層（11），鋁制的金屬佈線再分佈層（25），以及鈍化層（22）；所述晶片（20）的該正面朝上。 - 如申請專利範圍第3項或第4項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
所述雙面膠帶（50）具備一定的延展性能, 步驟5中切割後的整個矽片（10）倒裝並固定粘接在雙面膠帶（50）的頂面上後, 還進行拉伸該雙面膠帶（50）的一個步驟,以使晶片（20）相互間的間隔增大，方便後續塑封料注入該晶片（20）的間隔；
拉伸後的雙面膠帶（50）的底面，粘接固定在支撐襯板（60）上或其他固定裝置上以保持拉伸後晶片（20）相互間的間隔。 - 如申請專利範圍第5項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
步驟3中，所述劃片膜（40）是紫外光膠帶；
步驟5中，所述雙面膠帶（50）是熱剝離膠帶或紫外光膠帶。 - 如申請專利範圍第5項所述將晶片底部和周邊包封的晶片級封裝方法，其特徵在於，
步驟5中，與雙面膠帶（50）底面粘接的所述支撐襯板（60）是玻璃基板或其他矽片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126999A TWI441267B (zh) | 2011-07-29 | 2011-07-29 | 一種將晶片底部和周邊包封的晶片級封裝方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100126999A TWI441267B (zh) | 2011-07-29 | 2011-07-29 | 一種將晶片底部和周邊包封的晶片級封裝方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201306143A true TW201306143A (zh) | 2013-02-01 |
| TWI441267B TWI441267B (zh) | 2014-06-11 |
Family
ID=48169260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100126999A TWI441267B (zh) | 2011-07-29 | 2011-07-29 | 一種將晶片底部和周邊包封的晶片級封裝方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI441267B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105083657A (zh) * | 2015-08-14 | 2015-11-25 | 佛山市科立工业设备有限公司 | 一种圆铸锭自动锯切包装工艺 |
| TWI557813B (zh) * | 2015-07-02 | 2016-11-11 | 萬國半導體（開曼）股份有限公司 | 超薄芯片的雙面暴露封裝結構及其製造方法 |
| TWI609436B (zh) * | 2015-11-09 | 2017-12-21 | 艾馬克科技公司 | 半導體裝置及其製造方法 |
-
2011
- 2011-07-29 TW TW100126999A patent/TWI441267B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI557813B (zh) * | 2015-07-02 | 2016-11-11 | 萬國半導體（開曼）股份有限公司 | 超薄芯片的雙面暴露封裝結構及其製造方法 |
| CN105083657A (zh) * | 2015-08-14 | 2015-11-25 | 佛山市科立工业设备有限公司 | 一种圆铸锭自动锯切包装工艺 |
| TWI609436B (zh) * | 2015-11-09 | 2017-12-21 | 艾馬克科技公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI441267B (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8486803B2 (en) | Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip | |
| CN102903642B (zh) | 一种将芯片底部和周边包封的芯片级封装方法 | |
| TWI455215B (zh) | 半導體封裝件及其之製造方法 | |
| TWI697959B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| TWI414027B (zh) | 晶片尺寸封裝件及其製法 | |
| TWI733049B (zh) | 半導體封裝及其製造方法 | |
| US7700412B2 (en) | Chip package structure and the method thereof with adhering the chips to a frame and forming UBM layers | |
| CN106415817B (zh) | 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片 | |
| TW201034130A (en) | Semiconductor package structure and manufacturing method thereof | |
| TW201314757A (zh) | 於塗佈後研磨前之切塊 | |
| TW201635360A (zh) | 半導體裝置之製造方法 | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| CN103904093B (zh) | 晶圆级封装结构以及封装方法 | |
| TWI441267B (zh) | 一種將晶片底部和周邊包封的晶片級封裝方法 | |
| JP2017041638A (ja) | プレカットされウェハに塗布されるアンダーフィル膜 | |
| TW200939407A (en) | Multi-chip package structure and the method thereof | |
| TWI713849B (zh) | 半導體製程及半導體結構 | |
| JP2012015191A5 (zh) | ||
| TWI549171B (zh) | 施加於切割膠帶上之底部填充膜的預切割晶圓 | |
| TWI600093B (zh) | 製作晶圓級封裝的方法 | |
| TWI525763B (zh) | 晶片封裝體及其形成方法 | |
| CN203967091U (zh) | 晶圆级封装结构 | |
| CN110808230A (zh) | 一种六面包覆型芯片尺寸的封装结构及其封装方法 | |
| TWI476865B (zh) | 堆疊式封裝結構之製造方法 |