TWI476865B - 堆疊式封裝結構之製造方法 - Google Patents

堆疊式封裝結構之製造方法 Download PDF

Info

Publication number
TWI476865B
TWI476865B TW100118226A TW100118226A TWI476865B TW I476865 B TWI476865 B TW I476865B TW 100118226 A TW100118226 A TW 100118226A TW 100118226 A TW100118226 A TW 100118226A TW I476865 B TWI476865 B TW I476865B
Authority
TW
Taiwan
Prior art keywords
carrier
adhesive
manufacturing
wafer
package structure
Prior art date
Application number
TW100118226A
Other languages
English (en)
Other versions
TW201248782A (en
Inventor
Kuo Pin Yang
Wei Min Hsiao
Cheng Hui Hung
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW100118226A priority Critical patent/TWI476865B/zh
Publication of TW201248782A publication Critical patent/TW201248782A/zh
Application granted granted Critical
Publication of TWI476865B publication Critical patent/TWI476865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Dicing (AREA)

Description

堆疊式封裝結構之製造方法
本發明係關於一種封裝結構之製造方法，詳言之，係關於一種堆疊式封裝結構之製造方法。
習知具有複數個導通柱(Conductive Via)結構之晶圓，其主動面黏附一載體，以利於完成該晶圓之背面結構。再將該晶圓之背面黏附至一框架之一切割膠帶，以移除該載體；接著，再將該晶圓之該主動面轉貼至另一框架之一切割膠帶，以切割該晶圓為複數個第一晶粒。之後，將至少一第一晶粒設置於一基板，再堆疊第二晶粒至該第一晶粒上，以形成複合晶粒。最後封裝至少一複合晶粒及該基板，以形成堆疊式封裝結構。
習知堆疊式封裝結構之製造方法需要二次轉貼至不同之框架，可能造成破片。另外切割晶圓後，再進行晶粒對晶粒之堆疊，使得整體之製程較為複雜。
因此，有必要提供一種堆疊式封裝結構之製造方法，以解決上述問題。
本發明提供一種堆疊式封裝結構之製造方法，包括：(a)設置一第一載體於一晶圓之一第一表面，其中該晶圓包括該第一表面、一第二表面及複數個導通柱，該第二表面係相對於該第一表面；(b)設置一第二載體於該第二表面；(c)移除該第一載體；(d)設置複數個晶粒於該第一表面；(e)移除該第二載體；及(f)切割該晶圓，以形成堆疊式封裝結構。
利用該第二載體，可進行晶粒至晶圓(chip to wafer)製程，以縮短製程時間、簡化製程及提高製程良率。
參考圖1至20，顯示本發明堆疊式封裝結構之製造方法之第一實施例之示意圖。參考圖1，提供一晶圓21。該晶圓21包括一第一表面211、一第二表面212及複數個孔洞214。在本實施例中，該晶圓21係為一矽基材，該等孔洞214係為盲孔，且開口於該第一表面211。在本實施例中，該第一表面211係為一主動面並包含一些主動元件(未繪示)，該第二表面212係為一背面。
參考圖2，形成一絕緣材料221(例如：聚亞醯胺(Polyimide, PI)、環氧樹脂(Epoxy)、苯環丁烯(Benzocyclobutene,BCB)等非導電性高分子亦或是無機絕緣材料，例如：二氧化矽(silicon dioxide(SiO2 ))於該等孔洞214之側壁上，且定出複數個中心槽。之後，填入一導電材料222(例如銅金屬)於該等中心槽內及形成一第一保護層(Passivation Layer)26於該第一表面211。該第一保護層26之材質係為非導電性高分子材料，例如：聚亞醯胺(Polyimide,PI)、環氧樹脂(Epoxy)、苯環丁烯(Benzocyclobutene,BCB)等，亦或是無機絕緣材料，例如：二氧化矽(silicon dioxide(SiO2 ))。接著進行微影製程，以形成至少一開口，而顯露該等導通柱223。該開口之尺寸及位置係可由微影製程中所使用之光罩所定義。再形成一第一金屬層27於該第一保護層26上及該開口內，以接觸該等導通柱223及該些主動元件(未繪示)。之後，翻轉180度。
參考圖3，設置一第一載體31於該晶圓21之該第一表面211。在本實施例中，利用一第一黏膠33使該第一載體31黏附於該第一表面211。以研磨及/或蝕刻方式移除部份該第二表面212以薄化該晶圓21，使得該等孔洞214變成複數個貫孔213，且該等導電材料222變成複數個導通柱(Conductive Via)223。
參考圖4，形成一第二保護層(Passivation Layer)23於該第二表面212。該第二保護層23係為非導電性高分子材料，例如：聚亞醯胺(Polyimide,PI)、環氧樹脂(Epoxy)、苯環丁烯(Benzocyclobutene,BCB)等，亦或是無機絕緣材料，例如：二氧化矽(silicon dioxide(SiO2 ))。在本實施例中，該第二保護層23係為一感光性高分子材料，例如是苯環丁烯(Benzocyclobutene,BCB)，且係利用旋轉塗佈(Spin Coating)或噴霧塗佈(Spray Coating)方式形成該第二保護層23。
參考圖5，進行微影製程，以形成至少一開口231，而顯露該等導通柱223。該開口231之尺寸及位置係可由微影製程中所使用之光罩所定義。
參考圖6，形成一第二金屬層24於該第二保護層23上及該開口231內，以接觸該等導通柱223。之後，形成複數個凸塊25於該第二金屬層24上。在本實施例中，該第二金屬層24可為一重佈層(RDL)，使該等凸塊25可依據電路設計而改變其設置位置。
參考圖7，設置一第二載體32於該晶圓21之該第二表面212。在本實施例中，利用一第二黏膠34使該第二載體32黏附於該第二表面212。
參考圖8，移除該第一載體31。在本實施例中，該第一黏膠33係為低溫分離膠材，該第二黏膠34係為高溫分離膠材。當該第一黏膠33之解膠溫度為T1 ℃，而該第二黏膠34之解膠溫度為T2 ℃時，T1 應小於T2 ，較佳T2 ≧T1 +40℃。例如：該第一黏膠33之解膠溫度T1 約為180℃至約200℃，該第二黏膠34之解膠溫度T2 係至少為220℃至約240℃。因此，當加熱溫度到達該第一黏膠33之解膠溫度T1 時，可使該第一黏膠33解膠，分離該第一載體31，且不影響該第二載體32之支撐性。
在其他實施例，該第一黏膠33之解膠方式與該第二黏膠34之解膠方式不同。例如該第一黏膠33之材料為住友化學(SUMITOMO CHEMICAL)的X5000或是X5300，是溶劑解膠型黏膠，可溶解於γ-丁酸內酯(GBL,gamma-Butyrolactone)亦或是單甲基醚丙二醇乙酸酯(PGMEA,Propylene Glycol Monomethyl Ether Acetate)中；而該第二黏膠34之材料可為紫外光解膠型黏膠，例如是積水化學(SEKISUI CHEMICAL)的SELFA膜，可在紫外光的照射下解膠。因而可利用一第一剝離步驟，例如是將該第一黏膠33浸入一第一溶劑中，以移除該第一載體31，並且不影響該第二載體32之支撐性。
在其他實施例，亦可透過隔離膜之使用協助移除第一載體，請參考圖9至圖13，其顯示本發明利用隔離膜移除第一載體之不同實施態樣示意圖。參考圖9，設置一第一隔離膜41於該第一載體31及該第一黏膠33間，在本實施例中，該第一黏膠33與該第一隔離膜41間之黏著力小於該第一黏膠33與該第一載體31間之黏著力，並且該第一隔離膜41之面積小於該第一載體31之面積；並設置一第二隔離膜42於該第二載體32及該第二黏膠34間，該第二隔離膜42之面積小於該第一隔離膜41之面積，如圖10所示。當該第一隔離膜41之邊緣與該第一載體31之邊緣間之距離為X1 毫米，而該第二隔離膜42之邊緣與該第二載體32之邊緣間之距離為X2 毫米時，X1 應小於X2 ，較佳X2 ≧X1 +2毫米(mm)。
參考圖11，在本實施例中，該第一黏膠33之材料可與該第二黏膠34之材料相同，皆為溶劑解膠型黏膠。當將該第一黏膠33與該第二黏膠34浸入一溶劑後，因溶膠速度相同，且該第二隔離膜42之面積小於該第一隔離膜41之面積，故會因黏膠溶解而先顯露出該第一隔離膜41，且此時未顯露該第二隔離膜42。此時，由於該第一黏膠33與該第一隔離膜41間之黏著力弱，因而可輕易分離該第一黏膠33與該第一隔離膜41及該第一載體31，而不影響該第二載體32之支撐性，如圖12所示。
參考圖13，為本發明之另一實施態樣，該實施態樣與上述實施態樣不同之處在於，僅設置該第一隔離膜41於該第一載體31及該第一黏膠33間，沒有設置該第二隔離膜於該第二載體及該第二黏膠間，同樣地，亦可移除該第一載體31及該第一隔離膜41，且不影響該第二載體32之支撐性。
參考圖14，於移除該第一載體31後，可進行一黏膠清除步驟，利用溶劑將殘留之第一黏膠33清除乾淨，之後，設置複數個晶粒51、52於該第一表面211，每一晶粒(以晶粒51為例說明)包括複數個銲墊511、銅柱(Copper Pillar)512及焊料513，用以與第一金屬層27電性連接。利用該第二載體，可進行上述晶粒至晶圓(chip to wafer)製程，以縮短製程時間、簡化製程及提高製程良率。
參考圖15，設置該晶圓21之該第一表面211至一框架61，該框架61包括一切割膠帶(Dicing tape)611，該等晶粒51、52黏附於該切割膠帶611。
參考圖16，移除該第二載體32。在本實施例中，如上所述，可加熱至該第二黏膠34之解膠溫度，以使該第二黏膠34解膠，分離該第二載體32。
在其他實施例，由於該第二黏膠34之材料與該第一黏膠33之材料不同。可利用一第二剝離步驟移除該第二載體32。或者，將該第二載體32及該第二黏膠34浸入一第二溶劑，以移除該第二載體32。
另外，該第二黏膠34可為一紫外光解膠型雙面膠帶，具有於紫外光照射下黏著性降低的特性，例如是積水化學(SEKISUI CHEMICAL)的SELFA膜，該第二載體32為透明載體，例如是玻璃。利用紫外光照射該第二載體32，由於該第二載體32為透明載體，且該第二黏膠34具有於紫外光照射下黏著性降低的特性，故可移除該第二黏膠34及該第二載體32。之後，依據切割線切割該晶圓21，以形成複數個複合晶粒62。
參考圖17，設置至少一複合晶粒62至一基板63。之後，封裝至少一複合晶粒62及該基板63，以形成堆疊式封裝結構60，如圖18所示。
參考圖19至22，顯示本發明堆疊式封裝結構之製造方法之第二實施例之示意圖。本發明堆疊式封裝結構之製造方法之第二實施例在移除該第一載體之步驟前之方法係與本發明堆疊式封裝結構之製造方法之第一實施例相同，不再敘述。
參考圖19，在移除該第一載體後，設置複數個晶粒71、72於該第一表面211，每一晶粒(以晶粒71為例說明)包括複數個銲墊711、銅柱712及焊料713，用以與第一金屬層27電性連接。接著，封裝該等晶粒71、72及該第一表面211，利用一封膠75包覆該等晶粒71、72及該第一表面211。利用該第二載體32，可進行上述晶粒至晶圓(chip to wafer)製程，以縮短製程時間、簡化製程及提高製程良率。
參考圖20，移除該第二載體32。本發明第二實施例之移除該第二載體之方法係與上述本發明第一實施例相同，不再敘述。
參考圖21，設置該封膠75至一框架76，該框架76包括一切割膠帶761，該封膠75黏附於該切割膠帶761。依據切割線切割該晶圓21及該封膠75，以形成堆疊式封裝結構80，如圖22所示。
依據本發明堆疊式封裝結構之製造方法，利用該第二載體，可進行上述晶粒至晶圓(chip to wafer)製程，以縮短製程時間、簡化製程及提高製程良率。且利用本發明堆疊式封裝結構之製造方法不須要如習知方法二次轉貼至不同之框架，故可降低破片之可能，進一步提高製程良率。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
21．．．晶圓
23．．．第二保護層
24．．．第二金屬層
25．．．凸塊
26．．．第一保護層
27．．．第一金屬層
31．．．第一載體
32．．．第二載體
33．．．第一黏膠
34．．．第二黏膠
41．．．第一隔離膜
42．．．第二隔離膜
51、52．．．晶粒
60．．．第一實施例之堆疊式封裝結構
61．．．框架
62．．．複合晶粒
71、72．．．晶粒
75．．．封膠
76．．．框架
80．．．第二實施例之堆疊式封裝結構
211．．．第一表面
212．．．第二表面
213．．．貫孔
214．．．孔洞
221．．．絕緣材料
222．．．導電材料
223．．．導通柱
231．．．開口
511．．．銲墊
512．．．銅柱
513．．．銲料
611．．．切割膠帶
711．．．銲墊
712．．．銅柱
713．．．銲料
761．．．切割膠帶
圖1至18顯示本發明堆疊式封裝結構之製造方法之第一實施例之示意圖；及
圖19至22顯示本發明堆疊式封裝結構之製造方法之第二實施例之示意圖。
21．．．晶圓
23．．．第二保護層
24．．．第二金屬層
25．．．凸塊
27．．．第一金屬層
32．．．第二載體
34．．．第二黏膠
51、52．．．晶粒
211．．．第一表面
212．．．第二表面
511．．．銲墊
512．．．銅柱
513．．．銲料

Claims (12)

  1. 一種堆疊式封裝結構之製造方法，包括：(a)設置一第一載體於一晶圓之一第一表面，其中該晶圓包括該第一表面、一第二表面及複數個導通柱，該第二表面係相對於該第一表面，形成一第二金屬層於該第二表面上，以接觸該等導通柱，且形成複數個凸塊於該第二金屬層上，該第二金屬層為一重佈層；(b)設置一第二載體於該第二表面；(c)移除該第一載體；(d)設置複數個晶粒於該第一表面；(e)移除該第二載體；及(f)切割該晶圓，以形成堆疊式封裝結構。
  2. 如請求項1之製造方法，其中在該步驟(a)中，利用一第一黏膠使該第一載體黏附於該第一表面；在該步驟(b)中，利用一第二黏膠使該第二載體黏附於該第二表面。
  3. 如請求項2之製造方法，其中該第一黏膠係為低溫分離膠材並具有一第一解膠溫度T1 ℃，該第二黏膠係為高溫分離膠材，並具有一第二解膠溫度T2 ℃，該第一解膠溫度T1 ℃低於該第二解膠溫度T2 ℃。
  4. 如請求項3之製造方法，其中該第一解膠溫度T1 ℃與該第二解膠溫度T2 ℃之關係式為T2 ≧T1 +40℃。
  5. 如請求項2之製造方法，其中該第一黏膠之材料與該第二黏膠之材料不同。
  6. 如請求項5之製造方法，其中在該步驟(c)中，係利用一第一剝離步驟移除該第一載體；在該步驟(e)中，係利用一第二剝離步驟移除該第二載體。
  7. 如請求項5之製造方法，其中在該步驟(c)中，係將該第一載體及該第一黏膠浸入一第一溶劑，以移除該第一載體；在該步驟(e)中，係將該第二載體及該第二黏膠浸入一第二溶劑，以移除該第二載體。
  8. 如請求項5之製造方法，其中在該步驟(e)中，係利用紫外光照射該第二載體，以移除該第二黏膠及該第二載體。
  9. 如請求項2之製造方法，其中在該步驟(a)中，另包括一設置一第一隔離膜於該第一載體及該第一黏膠間之步驟，該第一隔離膜之面積小於該第一黏膠之面積。
  10. 如請求項9之製造方法，其中在該步驟(b)中，另包括一設置一第二隔離膜於該第二載體及該第二黏膠間之步驟，該第二隔離膜之面積小於該第一隔離膜之面積。
  11. 如請求項1之製造方法，其中在該步驟(e)前，另包括一設置該晶圓之該第一表面至一框架之步驟，該框架包括一切割膠帶，該等晶粒黏附於該切割膠帶；在該步驟(f)中，切割該晶圓後形成複數個複合晶粒，設置至少一複合晶粒至一基板，且封裝至少一複合晶粒及該基板，以形成堆疊式封裝結構。
  12. 如請求項1之製造方法，其中在該步驟(d)後，另包括一封裝該等晶粒及該第一表面之步驟，利用一封膠包覆該等晶粒及該第一表面；在該步驟(e)後，另包括一設置該 封膠至一框架之步驟，該框架包括一切割膠帶，該封膠黏附於該切割膠帶；在該步驟(f)中，切割該晶圓及該封膠，以形成堆疊式封裝結構。
TW100118226A 2011-05-25 2011-05-25 堆疊式封裝結構之製造方法 TWI476865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100118226A TWI476865B (zh) 2011-05-25 2011-05-25 堆疊式封裝結構之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100118226A TWI476865B (zh) 2011-05-25 2011-05-25 堆疊式封裝結構之製造方法

Publications (2)

Publication Number Publication Date
TW201248782A TW201248782A (en) 2012-12-01
TWI476865B true TWI476865B (zh) 2015-03-11

Family

ID=48138822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118226A TWI476865B (zh) 2011-05-25 2011-05-25 堆疊式封裝結構之製造方法

Country Status (1)

Country Link
TW (1) TWI476865B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559411B (zh) * 2014-03-10 2016-11-21 日月光半導體製造股份有限公司 半導體裝置及半導體製程

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561800B (en) * 2001-10-03 2003-11-11 Formfactor Inc Multiple die interconnect system
TW200908279A (en) * 2007-08-07 2009-02-16 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
TW200913210A (en) * 2007-07-09 2009-03-16 Micron Technology Inc Packaged semiconductor assemblies and methods for manufactruing such assemblies
TW200933829A (en) * 2007-10-23 2009-08-01 Aptina Imaging Corp Packaged semiconductor assemblies and associated systems and methods
TW200935580A (en) * 2008-02-01 2009-08-16 Hynix Semiconductor Inc Method for manufacturing stack package using through-electrodes
US20110101512A1 (en) * 2009-11-04 2011-05-05 Stats Chippac, Ltd. Semiconductor Package and Method of Mounting Semiconductor Die to Opposite Sides of TSV Substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561800B (en) * 2001-10-03 2003-11-11 Formfactor Inc Multiple die interconnect system
TW200913210A (en) * 2007-07-09 2009-03-16 Micron Technology Inc Packaged semiconductor assemblies and methods for manufactruing such assemblies
TW200908279A (en) * 2007-08-07 2009-02-16 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
TW200933829A (en) * 2007-10-23 2009-08-01 Aptina Imaging Corp Packaged semiconductor assemblies and associated systems and methods
TW200935580A (en) * 2008-02-01 2009-08-16 Hynix Semiconductor Inc Method for manufacturing stack package using through-electrodes
US20110101512A1 (en) * 2009-11-04 2011-05-05 Stats Chippac, Ltd. Semiconductor Package and Method of Mounting Semiconductor Die to Opposite Sides of TSV Substrate

Also Published As

Publication number Publication date
TW201248782A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
US8975157B2 (en) Carrier bonding and detaching processes for a semiconductor wafer
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
US10522496B2 (en) Method for a stacked and bonded semiconductor device
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI446420B (zh) 用於半導體製程之載體分離方法
TWI303870B (en) Structure and mtehod for packaging a chip
WO2016145852A1 (zh) 芯片封装方法及芯片封装结构
US20170229364A1 (en) Fabrication method of semiconductor package
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
US9287310B2 (en) Methods and apparatus for glass removal in CMOS image sensors
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
CN105789062A (zh) 封装件结构及其形成方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
JP2007317822A (ja) 基板処理方法及び半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
US10840111B2 (en) Chip package with fan-out structure
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
TWI421956B (zh) 晶片尺寸封裝件及其製法
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
JP2014511560A (ja) プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
US8652939B2 (en) Method and apparatus for die assembly
TW201911477A (zh) 半導體製程及半導體結構
TWI503933B (zh) 半導體封裝件及其製法
CN106024727A (zh) 具有ubm的封装件及其形成方法