JPWO2012077513A1 - Ｉｉｉ族窒化物半導体デバイス及びその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JPWO2012077513A1
JPWO2012077513A1 JP2012547783A JP2012547783A JPWO2012077513A1 JP WO2012077513 A1 JPWO2012077513 A1 JP WO2012077513A1 JP 2012547783 A JP2012547783 A JP 2012547783A JP 2012547783 A JP2012547783 A JP 2012547783A JP WO2012077513 A1 JPWO2012077513 A1 JP WO2012077513A1
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012547783A
Other languages
English (en)
Other versions
JP5932664B2 (ja
Inventor
司 北野
司 北野
宏一 難波江
宏一 難波江
小池　正好
正好 小池
文晴 寺前
文晴 寺前
近藤　俊行
俊行 近藤
敦志 鈴木
敦志 鈴木
智彦 前田
智彦 前田
森　みどり
みどり 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Publication of JPWO2012077513A1 publication Critical patent/JPWO2012077513A1/ja
Application granted granted Critical
Publication of JP5932664B2 publication Critical patent/JP5932664B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】半導体層における転位密度の低減を的確に図ることのできるIII族窒化物半導体デバイス及びその製造方法を提供する。【解決手段】III族窒化物半導体デバイス１を製造するにあたり、基板２０上にマスク層４０を形成した後、マスク層４０のパターン４４を通じてIII族窒化物半導体からなるナノコラム５０を選択的に成長させ、マスク層４０上にIII族窒化物半導体層１０を成長させるようにした。【選択図】図１

Description

本発明は、III族窒化物半導体デバイス及びその製造方法に関する。
従来、ＳｉＣ基板上にＧａＮ系の半導体層を形成したＬＥＤ素子が知られている（例えば、特許文献１参照）。このＬＥＤ素子では、Ｂ及びＮをドープした第１ＳｉＣ層と、Ａｌ及びＮをドープした第２ＳｉＣ層を有する蛍光ＳｉＣ基板が用いられ、多重量子井戸活性層から近紫外光が放出される。近紫外光は、第１ＳｉＣ層及び第２ＳｉＣ層にて吸収され、第１ＳｉＣ層にて緑色から赤色の可視光に、第２ＳｉＣ層にて青色から赤色の可視光にそれぞれ変換される。この結果、蛍光ＳｉＣ基板から演色性が高く太陽光に近い白色光が放出されるようになっている。
しかしながら、このＬＥＤ素子では、ＳｉＣ基板とＧａＮ系半導体層の格子不整合及び熱膨張率差により、ＧａＮ系半導体層の転位密度が高くなる。この結果、ＧａＮ系半導体層の厚膜化及び低抵抗化が困難であるという問題点がある。
基板上における半導体層の転位密度を減じるべく、基板上にバッファ層を介してＧａＮ膜をＭＯＣＶＤによって成膜した後、金属及び誘電体ナノマスクを利用してＧａＮ膜をエッチングしてナノコラムを形成する方法が提案されている（例えば、特許文献２参照）。この方法によれば、ナノコラム形成後、バッファ層及びナノコラム上にＧａＮ系半導体層を、横方向成長を利用して成長させている。
特許第４１５３４５５号公報 特開２０１０−５１８６１５号公報
しかしながら、特許文献２に記載の方法では、基板上に形成されるＵ−ＧａＮ膜は依然として転位密度が高く、これをエッチングして形成されるナノコラム自身もまた転位密度が高いものとなる。この結果、ナノコラム上に形成されるＧａＮ系半導体層に転位が伝搬してしまい、ＧａＮ系半導体層における転位密度の低減効果は不十分である。
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、半導体層における転位密度の低減を的確に図ることのできるIII族窒化物半導体デバイス及びその製造方法を提供することにある。
前記目的を達成するため、本発明では、ＳｉＣ又はＳｉからなる基板と、前記基板上に形成され、所定のパターンが形成されたマスク層と、前記マスク層の前記パターンを通じて選択的に成長され、III族窒化物半導体からなるナノコラムと、前記マスク層上に前記ナノコラムより高く成長されたIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイスが提供される。
このIII族窒化物半導体デバイスによれば、マスク層を通じてナノコラムが選択的に成長されるため、ナノコラム自体の転位密度の低減を図ることができる。この結果、マスク層上に形成されるIII族窒化物半導体層へのナノコラムから伝搬する転位が飛躍的に減少し、III族窒化物半導体層の転位密度も小さくなる。また、III族窒化物半導体層の成長時に、当該III族窒化物半導体層内に生じた転位は、ナノコラムとの界面にて終端を持つことになるので、上方へ伝搬することはない。
上記III族窒化物半導体デバイスにおいて、前記マスク層は、非晶質材料からなることが好ましい。
このIII族窒化物半導体デバイスによれば、マスク層が非晶質材料からなることから、III族窒化物半導体層とマスク層とが強固に結合することはない。これにより、III族窒化物半導体層とマスク層との間に過度の応力が生じた場合には、III族窒化物半導体層とマスク層の間のずれが許容される。この結果、III族窒化物半導体層の転位密度の低減が図られる。
上記III族窒化物半導体デバイスにおいて、前記基板と前記マスク層の間に、Ａｌを含むIII族窒化物半導体からなるバッファ層を備えることが好ましい。
このIII族窒化物半導体デバイスによれば、バッファ層がＡｌを含んでいるので、例えばＧａＮをＳｉＣまたはＳｉからなる基板に直接的に成長させる場合のように、III族窒化物半導体と基板が互いの界面にて激しく反応することはなく、III族窒化物半導体層を基板上に的確に成長させることができる。
また、前記目的を達成するため、本発明では、上記III族窒化物半導体デバイスの製造方法であって、前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法が提供される。
このIII族窒化物半導体デバイスの製造方法によれば、基板上にマスク層を形成しておき、マスク層を利用してナノコラムを成長させるとともに、マスク層上にそのままIII族窒化物半導体層を成長させることができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。
また、前記目的を達成するため、本発明では、上記III族窒化物半導体デバイスの製造方法であって、前記基板上にスパッタリング法により前記バッファ層を形成するバッファ層形成工程と、前記バッファ層が形成された前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法が提供される。
このIII族窒化物半導体デバイスの製造方法によれば、基板上にマスク層を形成しておき、そのままマスク層を利用してナノコラムを成長させるとともに、マスク層上にIII族窒化物半導体層を形成することができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。
また、バッファ層をスパッタリング法により形成するため、低温での成長プロセスが可能となり量産性が向上する。さらに、ＭＯＣＶＤ法等と比較して欠陥の少ない良質な結晶構造を得ることができる。
本発明によれば、半導体層における転位密度の低減を的確に図ることができる。
図１は、本発明の一実施形態を示すＬＥＤ素子の模式断面図である。 図２は、マスク層のパターンを利用してナノコラムが形成された状態を示すＬＥＤ素子の上面説明図である。 図３は、ＬＥＤ素子の製造過程を示し、（ａ）は基板の状態を示し、（ｂ）はバッファ層が成長された状態を示し、（ｃ）はマスク層が形成された状態を示し、（ｄ）はナノコラムが成長された状態を示す。 図４は、ＬＥＤ素子の製造過程を示し、（ａ）はIII族窒化物半導体層のうちｎ型層が成長された状態を示し、（ｂ）はIII族窒化物半導体層全体が成長された状態を示し、（ｃ）はIII族窒化物半導体層の一部がエッチングされた状態を示す。 図５は、ＬＥＤ素子の製造過程を示すフローチャートである。 図６は、変形例を示し、マスク層のパターンを利用してナノコラムが形成された状態を示すＬＥＤ素子の上面説明図である。
図１から図５は本発明の一実施形態を示すものであり、図１はＬＥＤ素子の模式断面図である。
図１に示すように、III族窒化物半導体デバイスとしてのＬＥＤ素子１は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）で表されるIII族窒化物半導体層１０と、III族窒化物半導体層１０よりも熱膨張率の小さな基板２０と、を備えている。本実施形態においては、基板２０は単結晶６Ｈ型ＳｉＣからなり、熱膨張係数が４．２×１０−６／℃である。また、半導体発光部としての窒化物半導体層は、熱膨張係数が５．６×１０−６／℃である。
基板２０は、ドナー性不純物及びアクセプタ性不純物を含んでおり、III族窒化物半導体層１０から発せられる光により励起されると、ドナー・アクセプタ・ペア発光により所定波長の光を発する。例えば、バルク状のＳｉＣ基板を用いた場合、ドナー性不純物をＮとし、アクセプタ性不純物をＢとすると、紫外光の励起により、おおよそ黄色から橙色の可視光が発せられる。また、バルク状のＳｉＣ基板を用いた場合、ドナー性不純物をＮとし、アクセプタ性不純物をＡｌとすると、紫外光の励起により、おおよそ青色の可視光が発せられる。尚、ドナー性不純物をＮとしつつ、アクセプタ性不純物としてＢ及びＡｌを同時に添加することで、純白色の可視光を得ることもできるし、ＳｉＣをポーラス状とすることにより発光波長を短波長側へシフトさせることもでき、基板の発光波長は任意に変更することができる。
基板２０上には、III族窒化物半導体からなるバッファ層３０が形成される。バッファ層３０は、ＡｌｘＧａｙＩｎ１−ｘーｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）の式で表される材料からなる。本実施形態においては、バッファ層３０として、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の式で表され、Ａｌを含むバッファ層３０が用いられる。
バッファ層３０上には、非晶質材料からなるマスク層４０が形成される。マスク層４０には、後述するナノコラム５０を形成するためのパターン４２が形成される。本実施形態においては、マスク層４０として、ＳｉＯ２が用いられる。尚、マスク層４０として、ＳｉＮｘ（０＜ｘ）のような他の材料を用いてもよいことは勿論である。さらにマスク層４０の材料として、Ａｌ２Ｏ３、Ｗ等のような材料を用いることも可能である。これらの材料は、多結晶であっても、非晶質であってもよい。
図２に示すように、マスク層４０のパターン４２は、円形の孔４４を正三角形格子の交点に配置した形状を呈している。孔４４の直径及び間隔は任意であるが、例えば、孔４４の直径を５０〜１０００ｎｍとし、隣接する孔４４同士の間隔を１００〜１０００ｎｍとすることができる。
基板２０上には、バッファ層３０を介し、マスク層４０のパターン４２を通じてナノコラム５０が成長される。本実施形態においては、ナノコラム５０として、ＧａＮが用いられる。ナノコラム５０は、パターン４２に対応して成長されており、マスク層４０なしで成長させる場合に比して、転位密度が小さくなっている。本実施形態においては、ナノコラム５０は、円柱状に形成され、アスペクト比を１以上とすることができる。尚、ナノコラム５０は、柱状に形成されるものであれば、円柱以外の形状としてもよい。
マスク層４０上には、III族窒化物半導体層１０が形成される。III族窒化物半導体層１０は、ｎ型層１２、多重量子井戸活性層１４、ｐ型クラッド層１６、ｐ型コンタクト層１８を基板２０側からこの順に有している。III族窒化物半導体層１０の一部はエッチングにより除去されており、ｎ型層１２の一部が露出し、この露出部分にｎ側電極６０が設けられる。また、ｐ型コンタクト層１８上にはｐ側電極６２が形成されている。
本実施形態においては、ｎ型層１２は、所定量のｎ型ドーパント（例えば、Ｓｉ）をドーピングしたｎ−ＧａＮから形成される。また、多重量子井戸活性層１４は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）／ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）から形成される多重量子井戸構造を有する。さらに、ｐ型クラッド層１６とｐ型コンタクト層１８とは、所定量のｐ型ドーパント（例えば、Ｍｇ）をドーピングしたｐ−ＧａＮからそれぞれ形成される。
ｎ型層１２からｐ型コンタクト層１８までは、III族窒化物半導体のエピタキシャル成長により形成される。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであればよく、III族窒化物半導体層１０の層構成は任意である。
ｎ側電極６０は、ｎ型層１２上に形成され、例えばＮｉ／Ａｕからなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。ｐ側電極６２は、ｐ型コンタクト層１８上に形成され、例えばＩＴＯ（Indium Tin Oxide）からなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。
次いで、図３から図５を参照してＬＥＤ素子１の製造方法について説明する。図３及び図４はＬＥＤ素子の模式断面図であり、図５はＬＥＤ素子の製造方法のフローチャートである。尚、図３及び図４は、説明のために図１に対応するよう１素子単位で図示しているが、実際には素子分割前のウェハの状態であり、左右にも他の素子が連続的に形成されている。
まず、昇華法によりドナー性不純物及びアクセプタ性不純物がドープされたバルク状の単結晶６Ｈ型ＳｉＣを生成する。尚、ＳｉＣ結晶の不純物のドーピング濃度は、結晶成長時の雰囲気ガス中への不純物ガスの添加および原料粉末への不純物元素またはその化合物の添加により制御することができる。図３（ａ）に示すように、基板２０は、昇華法のバルク成長により例えば３０ｍｍ程度のバルク結晶を作製しておき、外周研削、スライス、表面研削、表面研磨等の工程を経て作製されている。ここで、基板２０の厚さは任意であるが、例えば２５０μｍである。
この後、図３（ｂ）に示すように、基板２０にバッファ層３０をエピタキシャル成長させる（バッファ層形成工程Ｓ１０（図５））。本実施形態においては、スパッタリング法によりバッファ層３０を基板２０上に全面的に形成する。尚、バッファ層３０は、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）法、ＭＢＥ法（Molecular Beam Epitaxy）、ＨＶＰＥ法（Halide Vapor Phase Epitaxy）等によって形成することもできる。さらに、バッファ層３０は、レーザーアブレーション法によって形成することもできる。ここで、バッファ層３０の厚さは任意であるが、例えば１０〜２００ｎｍである。
次いで、図３（ｃ）に示すように、バッファ層３０が形成された基板２０上にマスク層４０を形成する（マスク層形成工程Ｓ２０（図５））。本実施形態においては、真空蒸着法によりマスク層４０をバッファ層３０上に全面的に形成する。ここで、マスク層４０の厚さは任意であるが、例えば１０〜２００ｎｍである。この程度の厚さであれば、マスク層４０が活性層から出射される光の透過の阻害作用が小さくなる。また、光の干渉作用を利用して光を取り出すのであれば、上記阻害作用を考慮する必要はないので、当該干渉作用が得られる程度にマスク層４０の厚さを設定すればよい。この後、ナノインプリント技術を用いてマスク層４０にパターン４４を形成する。
そして、図３（ｄ）に示すように、マスク層４０のパターン４２を利用して、ナノコラム５０をエピタキシャル成長させる（ナノコラム成長工程Ｓ３０（図５））。本実施形態においては、ＭＯＣＶＤ法によりマスク層４０のパターン４２を利用して、バッファ層３０上にナノコラム５０を選択的に成長させる。尚、ナノコラム５０の成長には、ＭＢＥ法、ＨＶＰＥ法等を用いてもよいことは勿論である。ナノコラム５０の高さは任意であるが、例えば５００ｎｍである。本実施形態においては、基板２０上にナノコラム５０を選択的に成長させることから、基板２０に全面的に半導体層を成長させる場合に比べて、ナノコラム５０中の転位密度が極めて小さくなっている。
ナノコラム５０の形成が終わった後、III族窒化物半導体層１０を成長させる（半導体層成長工程（図５））。本実施形態においては、ナノコラム５０とIII族窒化物半導体層１０をＭＯＣＶＤ装置にて連続的に成長する。ここで、Ｖ／III比は、ナノコラム成長工程の方が、半導体成長工程よりも小さい方が好ましい。例えば、Ｖ／III比を、ナノコラム成長工程において９００未満とすることができる。ナノコラム成長時にＶ／III比が大きすぎると、成長される半導体をコラム状に形成することができない。また、ガリウムの供給量は、ナノコラム成長工程の方が、半導体層成長工程よりも小さい方が好ましい。ナノコラム成長工程にて、ガリウムの供給量が多すぎると、マスク上に島状に半導体が結晶成長してナノコラムと一体化したり、ナノコラムの形状にばらつきが生じる。
本実施形態においては、図４（ａ）に示すようにナノコラム５０が埋まるようにｎ型層１２を形成した後、図４（ｂ）に示すように、多重量子井戸活性層１４、ｐ型クラッド層１６、ｐ型コンタクト層１８をマスク層４０側から順次成長させていく。このとき、マスク層４０上に成長されるIII族窒化物半導体層１０において、内部に生じた転位がナノコラム５０の側壁との接触部分にて終端となることから、転位密度を小さくすることができる。また、ナノコラム５０自体の転位密度も低いことから、ナノコラム５０から伝搬する転位は極めて少ない。
また、バッファ層３０をスパッタ装置で形成した後、ナノコラム５０及びIII族窒化物半導体層１０をＭＯＣＶＤ装置で連続的に形成することにより、バッファ層３０をＭＯＣＶＤ装置で成長させる場合と比べて製造工程を短縮することができる。これにより、発光素子１の製造コストを低減することができる。
さらに、ナノコラム成長工程と半導体層成長工程の間に、マスク層形成工程が介在していないため、良質のIII族窒化物半導体層１０を得ることができる。III族窒化物半導体からなるナノコラム５０の成長後に非晶質のマスク層４０を形成した場合、ナノコラム５０の表面がマスク層４０の成分により劣化し、劣化したナノコラム５０をシードとしてIII族窒化物半導体層１０を成長させることになり、良質なIII族窒化物半導体層１０を得ることはできない。
さらにまた、マスク層４０が非晶質材料であることから、マスク層４０上に形成されるIII族窒化物半導体層１０とマスク層４０とが強固に結合することはない。これにより、III族窒化物半導体層１０とマスク層４０との間に過度の応力が生じた場合には、III族窒化物半導体層１０とマスク層４０の相対的なずれが許容される。これによっても、III族窒化物半導体層１０の転位密度の低減が図られる。
尚、III族窒化物半導体層１０の各層の厚さは任意であるが、例えば、ｎ型層１２の厚さを３μｍ、多重量子井戸活性層１４の厚さを１００ｎｍ、ｐ型クラッド層１６の厚さを８０ｎｍ、ｐ型コンタクト層１８の厚さを１０ｎｍとすることができる。このように、III族窒化物半導体層１０の厚さを３μｍ以上とすることができる。III族窒化物半導体層１０を成長した後、フォトレジストによるマスクをｐ型コンタクト層１８上にフォトリソグラフィー技術を用いて形成し、ｐ型コンタクト層１８からｎ型層１２の表面までエッチングした後、マスクを除去する（エッチング工程Ｓ５０（図５））。これにより、図４（ｃ）に示すように、ｎ型層１２からｐ型コンタクト層１８までの複数の化合物半導体層から構成されるメサ部分が形成される。
そして、真空蒸着法及びフォトリソグラフィー技術を用いて、ｎ側電極６０及びｐ側電極６２を形成する（電極形成工程Ｓ６０（図５））。本実施形態においては、ｎ側電極６０の材料とｐ側電極６２の材料が異なっているが、これらの材料を同一とすると、ｎ側電極４０とｐ側電極６２を同時に形成することができる。尚、各電極６０，６２とIII族窒化物半導体層１０のオーミック接触と密着性を確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すことができる。この後、ダイシングにより複数のＬＥＤ素子１に分割することにより、ＬＥＤ素子１が製造される。
以上のように構成されたＬＥＤ素子１は、ｐ側電極６２とｎ側電極６０に電圧を印加すると、多重量子井戸活性層１４から紫外光が発せられる。そして、紫外光が基板２０にて可視光に変換された後、外部へ放射されるようになっている。
このＬＥＤ素子１によれば、マスク層４０を通じてナノコラム５０が選択的に成長されるため、ナノコラム５０自体の転位密度の低減を図ることができる。この結果、マスク層４０上に形成されるIII族窒化物半導体層１０へのナノコラム５０から伝搬する転位が飛躍的に減少し、III族窒化物半導体層１０の転位密度も小さくなる。また、III族窒化物半導体層１０の成長時に、当該III族窒化物半導体層内１０に生じた転位は、ナノコラム５０との界面にて終端を持つことになるので、上方へ伝搬することはない。従って、III族窒化物半導体１０における転位密度の低減を的確に図ることができる。
また、このＬＥＤ素子１によれば、バッファ層３０がＡｌを含んでいるので、例えばＧａＮをＳｉＣまたはＳｉからなる基板に直接的に成長させる場合のように、III族窒化物半導体と基板が互いの界面にて激しく反応することはなく、III族窒化物半導体層１０を基板２０上に的確に成長させることができる。
また、このＬＥＤ素子１の製造方法によれば、基板２０上にマスク層４０を形成しておき、マスク層４０を利用してナノコラム５０を成長させるとともに、マスク層４０上にそのままIII族窒化物半導体層１０を成長させることができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。
さらに、バッファ層３０及びナノコラム５０をスパッタリング法により形成するため、低温での成長プロセスが可能となり量産性が向上する。また、ＭＯＣＶＤ法等と比較してバッファ層を欠陥の少ない良質な結晶構造とすることができる。
尚、前記実施形態においては、半導体デバイスとしてＬＥＤ素子１に本発明を適用した例を示したが、例えばＬＤ素子のような他のデバイスに本発明を適用することも可能である。例えば、電界効果トランジスタや、バイポーラトランジスタ等の電子デバイス、太陽電池等にも適用可能である。
また、前記実施形態においては、ナノコラム５０を三角格子の交点に配置したものを示したが、ナノコラムの配置状態は任意に変更することができ、例えば図６に示すように、正方格子の交点に配置するようにしてもよい。
さらに、前記実施形態においては、基板２０として６Ｈ型のＳｉＣを用いたものを示したが、４Ｈ型であっても１５Ｒ型であってもよいことは勿論であるし、基板２０としてＳｉを用いてもよい。さらにまた、基板２０が蛍光機能を有しておらずともよいし、III族窒化物半導体層１０の発光色も任意である。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１ ＬＥＤ素子
１０ III族窒化物半導体層
１２ ｎ型層
１４ 多重量子井戸活性層
１６ ｐ型クラッド層
１８ ｐ型コンタクト層
２０ 基板
３０ バッファ層
４０ マスク層
４２ 孔
４４ パターン
５０ ナノコラム
６０ ｎ側電極
６２ ｐ型電極

Claims (5)

  1. ＳｉＣ又はＳｉからなる基板と、
    前記基板上に形成され、所定のパターンが形成されたマスク層と、
    前記マスク層の前記パターンを通じて選択的に成長され、III族窒化物半導体からなるナノコラムと、
    前記マスク層上に前記ナノコラムより高く成長されたIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイス。
  2. 前記マスク層は、非晶質材料からなる請求項１に記載のIII族窒化物半導体デバイス。
  3. 前記基板と前記マスク層の間に、Ａｌを含むIII族窒化物半導体からなるバッファ層を備える請求項２に記載のIII族窒化物半導体デバイス。
  4. 請求項１から３に記載のIII族窒化物半導体デバイスの製造方法であって、
    前記基板上に前記マスク層を形成するマスク層形成工程と、
    前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、
    前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法。
  5. 請求項３に記載のIII族窒化物半導体デバイスの製造方法であって、
    前記基板上にスパッタリング法により前記バッファ層を形成するバッファ層形成工程と、
    前記バッファ層が形成された前記基板上に前記マスク層を形成するマスク層形成工程と、
    前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、
    前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法。
JP2012547783A 2010-12-08 2011-11-25 Ｉｉｉ族窒化物半導体デバイス及びその製造方法 Expired - Fee Related JP5932664B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010273209 2010-12-08
JP2010273209 2010-12-08
PCT/JP2011/077240 WO2012077513A1 (ja) 2010-12-08 2011-11-25 Iii族窒化物半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012077513A1 true JPWO2012077513A1 (ja) 2014-05-19
JP5932664B2 JP5932664B2 (ja) 2016-06-08

Family

ID=46207007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547783A Expired - Fee Related JP5932664B2 (ja) 2010-12-08 2011-11-25 Ｉｉｉ族窒化物半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (1) US9142619B2 (ja)
EP (1) EP2571065A4 (ja)
JP (1) JP5932664B2 (ja)
CN (1) CN102959739B (ja)
WO (1) WO2012077513A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014076928A (ja) * 2012-10-12 2014-05-01 Waseda Univ テンプレート基板
FR2997551B1 (fr) * 2012-10-26 2015-12-25 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
CN103489974B (zh) * 2013-08-30 2016-04-20 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制作方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
KR102175320B1 (ko) * 2014-04-07 2020-11-06 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
CN107611004B (zh) * 2017-08-14 2020-01-31 南京大学 一种制备自支撑GaN衬底材料的方法
WO2019206844A1 (en) * 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
DE102019103492A1 (de) * 2019-02-12 2020-08-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3855530A1 (en) 2020-01-24 2021-07-28 Epinovatech AB Solid-state battery
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
CN112802930B (zh) * 2021-04-15 2021-07-06 至芯半导体(杭州)有限公司 Iii族氮化物衬底制备方法和半导体器件
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
DE102022101575A1 (de) * 2022-01-24 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273367A (ja) * 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP2006128627A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd ナノロッドを利用した窒化物系半導体素子及びその製造方法
JP2009009977A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009542560A (ja) * 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153455B2 (ja) 2003-11-28 2008-09-24 学校法人 名城大学 蛍光体および発光ダイオード
KR100646696B1 (ko) * 2004-03-10 2006-11-23 주식회사 실트론 질화물 반도체 소자 및 그 제조방법
DE112005000637T5 (de) 2004-03-24 2008-06-26 Meijo University Educational Foundation, Nagoya Leuchtstoff und Leuchtdiode
KR101169307B1 (ko) * 2004-08-31 2012-07-30 내셔널 유니버시티 오브 싱가포르 나노구조체 및 그의 제조 방법
JP4525500B2 (ja) 2005-07-14 2010-08-18 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR100767284B1 (ko) * 2006-03-27 2007-10-17 학교법인 포항공과대학교 산화아연계 미세 구조물 및 그 제조방법
JP5066825B2 (ja) 2006-03-31 2012-11-07 新神戸電機株式会社 鉛蓄電池
AU2008203934C1 (en) 2007-01-12 2014-03-13 Qunano Ab Nitride nanowires and method of producing such
JP5097460B2 (ja) * 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP5161759B2 (ja) * 2008-12-26 2013-03-13 富士通株式会社 化合物半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273367A (ja) * 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP2006128627A (ja) * 2004-10-29 2006-05-18 Samsung Electro Mech Co Ltd ナノロッドを利用した窒化物系半導体素子及びその製造方法
JP2009542560A (ja) * 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2009009977A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STEPHEN D. HERSEE, XINYU SUN, XIN WANG: "The Controlled Growth of GaN Nanowires", NANO LETTERS, vol. 6, no. 8, JPN6015033477, 26 July 2006 (2006-07-26), pages 1808 - 1811, XP055031460, ISSN: 0003138794 *

Also Published As

Publication number Publication date
EP2571065A4 (en) 2016-03-23
US20130126907A1 (en) 2013-05-23
WO2012077513A1 (ja) 2012-06-14
JP5932664B2 (ja) 2016-06-08
CN102959739B (zh) 2016-05-18
CN102959739A (zh) 2013-03-06
US9142619B2 (en) 2015-09-22
EP2571065A1 (en) 2013-03-20

Similar Documents

Publication Publication Date Title
JP5932664B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
KR100664986B1 (ko) 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
JP2010098336A (ja) ＧａＮ半導体発光素子及びその製造方法
JP2012224539A (ja) ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR20120138014A (ko) 반도체 발광소자의 제조방법
KR101181182B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100820836B1 (ko) 발광 다이오드 제조방법
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
WO2009002073A1 (en) Method for fabricating semiconductor device
JP5355158B2 (ja) 半導体基板及び半導体素子
JP3157124U (ja) 窒化ガリウム系発光ダイオードの構造
JP2005347494A (ja) 半導体装置を製造する方法、および半導体装置
JP4316454B2 (ja) 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
KR20130055976A (ko) 공극층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20110135237A (ko) 반도체 발광소자 및 그 제조방법
KR20080082326A (ko) 발광 다이오드 및 그 제조방법
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
TW201528547A (zh) 氮化物半導體發光元件及其製造方法
KR101116904B1 (ko) 질화물 반도체 결정 제조 방법 및 발광 소자 제조 방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR20070109695A (ko) Ｌｅｏ를 이용한 발광다이오드 제조방법과, 이에 의해제조되는 발광다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R150 Certificate of patent or registration of utility model

Ref document number: 5932664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees