JP2006128627A - ナノロッドを利用した窒化物系半導体素子及びその製造方法 - Google Patents

ナノロッドを利用した窒化物系半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2006128627A
JP2006128627A JP2005238359A JP2005238359A JP2006128627A JP 2006128627 A JP2006128627 A JP 2006128627A JP 2005238359 A JP2005238359 A JP 2005238359A JP 2005238359 A JP2005238359 A JP 2005238359A JP 2006128627 A JP2006128627 A JP 2006128627A
Authority
JP
Japan
Prior art keywords
layer
nanorods
nanorod
gan layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005238359A
Other languages
English (en)
Other versions
JP4242372B2 (ja
Inventor
Min Ho Kim
敏 浩 金
Masayoshi Koike
正好 小池
Kyeong Ik Min
庚 ▲翼▼ 閔
Sung-Sook Lee
成 淑 李
Sung Hwan Jang
成 煥 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006128627A publication Critical patent/JP2006128627A/ja
Application granted granted Critical
Publication of JP4242372B2 publication Critical patent/JP4242372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

【課題】シリコン基板上に形成された良質のＧａＮ層を含む窒化物系半導体素子及びその製造方法を開示する。
【解決手段】本発明の窒化物系半導体素子によると、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層を含む。
【選択図】図２

Description

本発明は窒化物系半導体素子及びその製造方法に関する。より詳しくは、基板上にナノロッドと非晶質マトリックス層を具備してクラックの発生を抑制することが可能な窒化物系半導体素子及びその製造方法に関する。
一般に発光ダイオード（Light Emiting Diode;LED）は、窒化物系半導体を利用した青色、緑色及び紫外線ＬＥＤと、ガリウム砒素（ＧａＡｓ）またはガリウムリン（ＧａＰ）半導体物質を利用した緑色及び赤色ＬＥＤとに分類される。最近、ガリウム窒化物などの窒化物系半導体を利用した青色ＬＥＤが開発されながら光の三原色がＬＥＤにより具現され、全色のディスプレイが可能になった。また、ＬＥＤの輝度が向上し、ＬＥＤを照明に使用する試みが世界中で活発に進んでいる。
現在のところ、窒化物系ＬＥＤを含んだ殆どの窒化物系半導体素子を具現するために単結晶サファイア（Ａｌ２Ｏ３）基板またはシリコンカーバイド（ＳｉＣ）基板が使用されている。しかし、こうした基板は価格が高いばかりでなく基板サイズが２インチまたは３インチほどに制限され大口径の基板作製が困難なので、量産に適さないといった問題がある。
既に半導体関連業界と学界では、窒化物系半導体分野において真なる量産体制を築き上げるためにはシリコン（Ｓｉ）基板を使用することが最も好ましいことに同意しており、シリコン基板を使用して窒化物系半導体素子を具現しようとする研究が進んでいる。しかし、Ｓｉ基板とＧａＮなどのIII族窒化物系半導体同士に格子定数の差及び熱膨張係数の差が大変大きい。このことから、Ｓｉ基板上に形成されたＧａＮ層にクラックが深刻に発生する。このようなＧａＮ層に形成されるクラックは、ＧａＮ層を基に製造される素子の性能を著しく低下させ、素子の寿命にも致命的な影響を及ぼす。こうした問題を解決すべく世界中で多くの研究が進められている。
上記問題を解決しようとする一方案として、Ｓｉ基板上にＡｌＸＧａ１−ＸＮバッファ層を形成した後、その上にＧａＮ層を成長させる方法がある。米国特許第６,６４９,２８７号には、シリコン基板とＧａＮ層との格子定数及び熱膨張係数の差を和らげるために厚さ方向にＡｌ組成が変化するＡｌＸＧａ１−ＸＮの転移層（transition layer）をシリコン基板上に形成する方法が開示されている。
図１はＳｉ基板上に形成されたＧａＮ層を含む従来の窒化物系半導体素子の一例を示す断面図である。図１によると、Ｓｉ基板（１１） 上にＡｌＸＧａ１−ＸＮバッファ層（１３）が形成され、その上にｎ型ＧａＮ層（１５）が形成されている。上記ＡｌＸＧａ１-ＸＮバッファ層（１３）はシリコン基板上にＧａＮ層を形成する際発生するストレスまたはクラックを減少させる役目を果たす。上記ＡｌＸＧａ１−ＸＮバッファ層（１３）はＳｉとＧａＮとの格子定数の差及び熱膨張係数の差をある程度和らげるために、厚さ方向に沿って異なるＡｌ組成を有する。即ち、ＡｌＸＧａ１−ＸＮバッファ層（１３）のＡｌ組成をＳｉ基板（１１）側には相対的に高くし、ＧａＮ層（１５）側には相対的に低くすることにより、ＳｉとＧａＮとの結晶構造の差違によるストレスを緩和することになる。これにより、ＡｌＸＧａ１−ＸＮバッファ層（１３）上に成長されたＧａＮ層（１５）にはクラックの発生（cracking）が減少する。
しかし、このようにＡｌＸＧａ１‐ＸＮバッファ層（１３）を形成しても、Ｓｉ基板（１１）とＧａＮ層（１５）との熱膨張係数の差による引張応力を効果的に緩和することはできないので、成長したＧａＮ層（１５）表面にクラック網（crack network）を引き起こす。こうしたクラック網はＧａＮ層（１５）を基に製造されたＬＥＤなどの光素子の性能を低下させるばかりでなく、素子の寿命にも致命的な働きをする。
Ｓｉ基板上にＧａＮ層形成時発生するクラック問題を解決しようとする他の方案として、シリコン基板上にＺｎＯバッファ層を形成し、その上にＧａＮ層を形成する方法がある。しかし、この場合にもクラック発生の問題を根本的に解決することはできない。したがって、Ｓｉ基板とＧａＮ層との格子定数の差及び熱膨張係数の差によるクラックの発生を根本的に解決して良質のＧａＮ層をＳｉ基板上に形成させる方案が要される。
本発明は上記した問題を解決するためのもので、シリコン基板上にクラックがほぼ無く平坦な表面を有する良質のＧａＮ層を含んだ窒化物系半導体素子を提供する。
さらに、シリコン基板上にＧａＮ層を形成する際発生するクラックを効果的に抑制することが可能な窒化物系半導体素子の製造方法を提供する。
上述した技術的課題を成し遂げるために、本発明による窒化物系半導体素子は、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層とを含む。
本発明の一実施形態によると、上記窒化物系半導体素子は上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含むことが可能である。
上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成るナノロッドであり得る。好ましくは、上記ナノロッド同士の間隔は約１００ないし２００nmである。上記ナノロッドの直径は約１０ないし２０nmであることが好ましい。また、上記ナノロッドの長さは約５０ないし９００nmであることが好ましい。また、上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmであることが好ましい。
上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成ることが好ましい。こうしたナノロッド‐非晶質マトリックス層の複合層を含む窒化物系半導体素子を利用して無クラック（crack-free）で良質のＧａＮ層を含んだＬＥＤなどの半導体光素子を製造することが可能である。
本発明の他技術的課題を成し遂げるために、本発明による窒化物系半導体素子の製造方法は、シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成して上記ナノロッドの上端一部が上記非晶質マトリックス層の上面から突出するようにする段階と、上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む。
本発明の一実施形態によれば、上記製造方法は、上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含むことが可能である。
さらに、上記製造方法は、上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含むことが可能である。こうしてＧａＮ層を含む薄膜が得られる。この場合、上記分離段階はウェットエッチングにより容易に行われる。こうした分離段階によりＧａＮ層からシリコン基板を除去することにより、シリコン基板が光を吸収する問題を除去し得る。即ち、上記本発明により形成されたＧａＮ層をＬＥＤに使用する際活性層から発生する光がシリコン基板に吸収されることが起こらないよう上記シリコン基板を容易に除去し得るのである。
好ましくは、上記ナノロッドを形成する段階は有機金属ＣＶＤ（Metal Organic Chemical Vapor Deposition:MOCVD）法を使用して行う。ＭＯＣＶＤ法を使用してＺｎＯナノロッドを形成する場合、上記ＺｎＯナノロッド形成のためのＺｎソースにはジエチル亜鉛（diethylzinc:DEZn）を使用し、Ｏソースには酸素ガスを使用し得る。さらに、上記ＺｎＯナノロッドの形成時工程温度は４００ないし５００℃であることが好ましい。好ましくは、上記ＧａＮ層を成長させる段階は、側方向の成長が成されるよう１１００℃以上の温度と約１０ないし３００Ｔｏｒｒの圧力下で行われることが好ましい。
本発明によれば、Ｓｉ基板上に垂直方向に整列された多数のナノロッドと非晶質のマトリックス層を下部のＳｉ基板と上部のＧａＮ層との間に介在させることにより、Ｓｉ基板とＧａＮ層との熱膨張係数の差による熱的ストレスを効果的に緩和させるようになる。即ち、マトリックス層上に一部突出したナノロッドをシード（seed）に用いＧａＮ層を高温において成長させても、ＧａＮ層冷却時ＧａＮ層は熱膨張係数の差による熱的ストレスの影響を殆ど受けなくなる。これは、上記ナノロッド及び非晶質マトリックス層がＧａＮ層とＳｉ基板との間でストレスを吸収するスポンジの役目を果たすからである。こうして、上部に形成されたＧａＮ層にはクラックが殆ど見つからなくなる。
本発明によると、Ｓｉ基板上に形成されたナノロッド-マトリックス層の複合層を利用してＧａＮ層を成長させることによりクラックの無い良質のＧａＮ層を得ることになる。したがって、これを利用して半導体光素子を製造すると素子の性能及び寿命を向上することが可能になる。さらに、ナノロッド‐マトリックス層の複合層がウェットエッチングにより容易に除去され得るので、Ｓｉ基板の無い薄膜のＧａＮ ＬＥＤを容易に製造することが可能である。
以下、添付の図を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は多様な他形態に変形可能で、本発明の範囲が以下説明する実施形態に限定されるわけではない。本発明の実施形態は当業界において平均的な知識を有する者に対し本発明をより完全に説明するために提供されるものである。したがって、図における要素の形状及び大きさなどはより明確な説明のため誇張されることもあり、図面上の同一符合で表示される要素は同一要素である。
図２は本発明の一実施形態による窒化物系半導体素子の断面構造を概略的に示した図である。図２によると、Ｓｉ基板（１０１）上に低温成長させて得たＺｎＯバッファ層（１０２）が形成されている。ＺｎＯバッファ層（１０２）上にはＺｎＯから成る多数のナノロッド（１０４）がＳｉ基板表面に垂直方向に整列されている。ナノロッド（１０４）はＺｎＯバッファ層（１０２）上に均一な分布を有するよう形成されることが好ましく、ナノロッド（１０４）同士の間隔は約１００ないし２００nmであることが好ましい。上記ナノロッド（１０４）の直径は約１０ないし２０nmであることが好ましく、ナノロッド（１０４）の長さは約５０ないし９００nmであることが好ましい。
ＺｎＯナノロッド（１０４）同士の空間はＳｉＯ２またはＳｉＮなどから成る非晶質のマトリックス層（１０６）で充填される。この際、ＺｎＯナノロッド（１０４）の上端一部が上記非晶質マトリックス層（１０６）の上面から突出するよう、上記非晶質マトリックス層（１０４）はＺｎＯナノロッド（１０４）の平均的な長さより寸法の小さい厚さで上記ナノロッド（１０４）同士の空間を充填する。このように一部突出したＺｎＯナノロッド（１０４）の上端部位はＧａＮ層成長のためのシード（ｓｅｅｄ）に用いられる。
上記ナノロッド（１０４）及び非晶質マトリックス層（１０６）上にはＧａＮ層（１０８）が形成されている。このＧａＮ層（１０８）は、III族窒化物系ＬＥＤ素子などに使用され得る。例えば、上記ＧａＮ層（１０８）上に、ＧａＮ及び/またはＡｌＧａＮから成るｎ型クラッド層、活性層、p型クラッド層を順次積層してＧａＮ系ＬＥＤを構成することが可能である。
上記したような構成を有する窒化物系半導体素子においては、ＧａＮ層（１０８）が極少数のクラックのみを有する。これはナノロッド（１０４）と非晶質マトリックス層（１０６）がＧａＮ層（１０８）とＳｉ基板（１０１）同士の熱膨張係数の差から発生する熱的ストレスを効果的に遮断する役目を果たすからである。
ナノロッド（１０４）とＧａＮ層（１０８）との接触面積はＧａＮ層（１０８）全体の面積に比して大変小さい。したがって、ナノロッドを通したＳｉ基板（１０１）とＧａＮ層（１０８）間のストレス伝達は大変小さくなる。さらに、非晶質マトリックス層（１０６）はその上にあるＧａＮ層（１０８）とは化学的結合または反応を起こさない。したがって、上記ナノロッド‐マトリックス層の複合層は冷却による熱的ストレスを緩和し、一種の応力を吸収するスポンジの役目を果たす。結局、ＧａＮの熱膨張係数とＳｉの熱膨張係数とは約５５％ほど差があるにも拘らず、上記ナノロッド‐非晶質マトリックス層の複合層（１４、１６）は上記熱膨張係数の差による熱的ストレスを効果的に遮断するようになる。
したがって、上記ナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）上に形成されているＧａＮ層（１０８）の表面上にはクラックが殆ど見つからない。こうしてＧａＮ層（１０８）は良質の単結晶内部構造を成し、これにより優れた性能のＧａＮ系半導体光素子が得られるようになる。
図３は本発明の他実施形態による窒化物系半導体素子の断面構造を示す図である。この実施形態においてはＳｉ基板（１０１）上にＺｎＯバッファ層が形成されず、Ｓｉ基板（１０１）上に直接ＺｎＯナノロッド（１０４）が形成されている。ＺｎＯバッファ層無しでもＭＯＣＶＤ法を利用してＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上に成長させることが可能である。残りの層、即ち非晶質マトリックス層（１０６）及びＧａＮ層（１０８）は図２を参照に説明した実施形態と同一な方法により形成される。こうしてＺｎＯバッファ層を省かせると、ナノロッドの成長により多く時間が費やされかねないが、工程数を減少させ得るといった利点がある。
次に、図４ないし図７を参照に本発明の一実施形態による窒化物系半導体素子の製造方法を説明する。
先ず、図４によると、反応チェンバーにシリコン単結晶から成るＳｉ基板（１０１）を準備する。次に、図５（ａ）及び図５（ｂ）に示したように、基板（１０１）上にＺｎＯ薄膜を低温において成長させＺｎＯバッファ層（１０２）を形成した後、ＭＯＣＶＤによりＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上面に垂直方向（縦方向）に成長させる。代案として、ＺｎＯバッファ層（１０２）を形成させず、Ｓｉ基板（１０１）上にＺｎＯナノロッド（１０４）を直接成長させてもよい。
ＺｎＯナノロッド（１０４）は以下に説明するＭＯＣＶＤ法を利用して成長させ得る。即ち、上記基板（１０１）を収容しているＭＯＣＶＤ用反応チェンバー内にソースガスとして酸素とジエチル亜鉛（diethylzinc:DEZn）を約２０：１ないし４０：１の流量比で供給する。この際、Ｚｎナノロッド（１０４）成長温度は４００ないし５００℃を維持することが好ましい。これにより、ＺｎＯバッファ層（１０２）上にはＳｉ基板（１０１）に垂直に配列されたＺｎＯナノロッド（１０４）が大変均一な密度と高さで形成される。この際、ＺｎＯナノロッドの直径及び高さ（長さ）が各々１０ないし２０nm程度及び５０ないし９００nm程度になるようＺｎＯナノロッドの成長時間を調節する。成長したナノロッド（１０４）は約１００ないし２００ nmの間隔を維持する。
次いで、図６（ａ）及び図６（ｂ）に示したように、上記ナノロッド（１０４）同士の空間を充填するようＳｉＮ（またはＳｉＯ２）から成る非晶質のマトリックス層（１０６）を形成する。この際、マトリックス層（１０６）はＺｎＯナノロッド（１０４）の高さより寸法の小さい厚さで形成する。即ち、ナノロッド（１０４）の高さより寸法の小さい厚さでマトリックス層（１０６）を形成し、ナノロッド（１０４）の上端一部がマトリックス層（１０６）の上面に突出するようにする。この突出したナノロッド（１０４）の上端一部は後続のＧａＮ層成長のためのシードの役目を果たす。上記ナノロッド（１０４）の突出した上端一部はマトリックス層（１０６）の上面から約２０ないし１００nm程突出することが好ましい。
次いで、図７（ａ）及び図７（ｂ）に示したように、上記ナノロッド（１０４）の突出した上端一部をシードとしＧａＮ層（１０８）を成長させる。ＧａＮはＺｎＯシードからは容易に成長するがＳｉＮやＳｉＯ２からは成長しないので、上記ＧａＮ層（１０８）は一種の選択的エピタキシャルで成長する。したがって、上記突出したナノロッド上端部位からＧａＮが成長し上記ナノロッド‐マトリックス層の複合層（１０４、１０６）を完全に包囲するためには側方向への成長（lateral growth）が要される。こうして、ＺｎＯシード（上記ナノロッドの突出した上端部位）から側方向成長モードでＧａＮ層（１０８）を成長させるために、ＧａＮ層は１１００℃以上の高温と１０ないし３００Ｔｏｒｒの低圧下において成長させることが有利となる。
以上説明した工程によりナノロッド‐マトリックス層の複合層上にＧａＮ層（１０８）を形成させる場合、クラックなどの欠陥が大変小さいＧａＮ単結晶が得られる。これはナノロッド‐マトリックス層の複合層が下部のＳｉ基板（１０１）と上部のＧａＮ層（１０８）間の熱膨張係数の差による熱的ストレスを吸収する役目を果たすからである。したがって、ＧａＮ層（１０８）の成長後常温に冷却しても、熱的ストレスがシリコン基板（１０１）からＧａＮ層へ伝達されなくなる。
こうしたナノロッド‐マトリックス層の複合層による熱的ストレス吸収現象は、ナノロッドとＧａＮ層との接触面積、そして非晶質マトリックス層（１０６）とＧａＮ層との結合状態に起因する。即ち、多数のナノロッド（１０４）とＧａＮ層との接触面積はＧａＮ層全体面積に比して大変小さい。したがって、ナノロッド（１０４）を通したＳｉ基板（１０１）とＧａＮ層（１０８）間の熱的ストレス伝達は大変少ない。さらに、非晶質マトリックス層（１０６）とＧａＮ層（１０８）間には化学的または結晶学的結合が形成されない。したがって、非晶質マトリックス層（１０６）を通しては熱膨張係数の差による熱的ストレスがＧａＮ層へ伝達され難くなる。したがって、上記ナノロッド‐マトリックス層の複合層は熱的ストレスを遮断するので、その上に形成されたＧａＮ層（１０８）にはクラックなどの欠陥が殆ど生じなくなる。
図７（ａ）及び図７（ｂ）に示した本発明による構造物において、上記ＧａＮ層（１０８）下方にある非晶質マトリックス層（１０６）及びＺｎＯナノロッド（１０４）は特定の溶媒により容易にエッチングされる特性を有する。したがって、ウェットエッチングによりＧａＮ層（１０８）をその下方のナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＳｉ基板から容易に取り除くことが可能である。このようにＧａＮ層（１０８）からＳｉ基板を容易に分離可能であることは、とりわけＳｉ基板が光を吸収する問題を解消するといった点において大変有用である。例えば、上記ＧａＮ層（１０８）上にｎ型クラッド層、活性層及びｐ型クラッド層を順次に形成した後、ナノロッド（１０４）及び非晶質マトリックス層（１０６）をウェットエッチングしてＧａＮ層（１０８）からＳｉ基板（１０１）を分離し、ｐ型クラッド層上に反射層を形成することにより、Ｓｉ基板を有さない薄膜ＧａＮ ＬＥＤを製造することが可能である。
本発明の製造方法を利用してＬＥＤなどの半導体光素子を製造すると、クラックが無く良質のＧａＮ層を使用するので素子性能が向上し、素子の寿命も延びる。例えば、図８に示したような窒化物系半導体発光素子は従来のＡｌＮバッファ層またはＡｌＸＧａ１‐ＸＮ転移層を利用したＬＥＤ素子に比して優れた性能と寿命を奏することができる。図８によると、シリコン基板（１０１）上のＺｎＯバッファ層（１０２）、ＺｎＯナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＧａＮ層（１０８）を含む本発明の構造物上に、ｎ型ＧａＮ層（１０９）、ｎ型ＡｌＧａＮ層（１１０）、ＩｎＧａＮ活性層（１１２）、ｐ型ＡｌＧａＮ層（１１４）、ｐ型ＧａＮ層（１１６）が積層されメサ構造を成している。ｐ型ＧａＮ層（１１６）上にはｐ側電極構造（１２２）が形成され、露出したｎ型ＧａＮ層（１０９）上にはｎ側電極構造（１２０）が形成されている。このように本発明によるナノロッド‐マトリックス層の複合層（１０４、１０６）を利用して半導体発光素子を構成すると、良質のＧａＮ層を利用し得るので素子性能と寿命を向上することが可能になる。
以上説明した実施形態においてはナノロッド材料としてＺｎＯを使用しているが、他材料を使用してもよい。例えば、ＧａＮナノロッド、ＡｌＧａＮナノロッドまたはＡｌＧａＩｎＮナノロッドを使用することも可能である。とりわけ、このようにIII族窒化物系ナノロッドを使用する場合にはナノロッド成長前にＺｎＯバッファ層を形成することが好ましい。
本発明は上述した実施形態及び添付の図に限定されるものではなく、添付の請求範囲に限定される。さらに、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることを当技術分野において通常の知識を有する者には自明なことであろう。
従来の窒化物系半導体素子の断面図である。 本発明の一実施形態による窒化物系半導体素子の断面図である。 本発明の他実施形態による窒化物系半導体素子の断面図である。 本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。 （ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。 （ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。 （ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。 本発明の一実施形態による窒化物系半導体素子の製造方法を利用して製造した窒化物系半導体発光素子の断面図である。
符号の説明
１０１ シリコン基板
１０２ ＺｎＯバッファ層
１０４ ナノロッド
１０６ 非晶質マトリックス層
１０８ ＧａＮ層

Claims (16)

  1. シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、
    上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、
    上記マトリックス層上に形成されたＧａＮ層とを含む窒化物系半導体素子。
  2. 上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含む請求項１に記載の窒化物系半導体素子。
  3. 上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成る請求項１に記載の窒化物系半導体素子。
  4. 上記ナノロッド同士の間隔は１００ないし２００nmである請求項１に記載の窒化物系半導体素子。
  5. 上記ナノロッドの直径は１０ないし２０nmである請求項１に記載の窒化物系半導体素子。
  6. 上記ナノロッドの長さは約５０ないし９００nmである請求項１に記載の窒化物系半導体素子。
  7. 上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmである請求項１に記載の窒化物系半導体素子。
  8. 上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成る請求項１に記載の窒化物系半導体素子。
  9. シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、
    上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成し上記ナノロッドの上端一部が上記非晶質マトリックス層上面から突出するようにする段階と、
    上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む窒化物系半導体素子の製造方法。
  10. 上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
  11. 上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
  12. 上記分離段階は上記ナノロッド及びマトリックス層のウェットエッチングにより行われる請求項１１に記載の窒化物系半導体素子の製造方法。
  13. 上記ナノロッドを形成する段階は、有機金属ＣＶＤ法を使用して行われる請求項９に記載の窒化物系半導体素子の製造方法。
  14. 上記ナノロッドを形成する段階において、上記ナノロッド形成のためのソースとしてジエチル亜鉛及び酸素ガスを使用する請求項１３に記載の窒化物系半導体素子の製造方法。
  15. 上記ナノロッドを形成する段階は４００ないし５００℃の温度で行われる請求項１４に記載の窒化物系半導体素子の製造方法。
  16. 上記ＧａＮ層を成長させる段階は１１００℃以上の温度及び１０ないし３００ Ｔｏｒｒの圧力下で行われる請求項９に記載の窒化物系半導体素子の製造方法。
JP2005238359A 2004-10-29 2005-08-19 ナノロッドを利用した窒化物系半導体素子及びその製造方法 Active JP4242372B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087202A KR100664986B1 (ko) 2004-10-29 2004-10-29 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006128627A true JP2006128627A (ja) 2006-05-18
JP4242372B2 JP4242372B2 (ja) 2009-03-25

Family

ID=36260794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238359A Active JP4242372B2 (ja) 2004-10-29 2005-08-19 ナノロッドを利用した窒化物系半導体素子及びその製造方法

Country Status (3)

Country Link
US (2) US7737429B2 (ja)
JP (1) JP4242372B2 (ja)
KR (1) KR100664986B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007326771A (ja) * 2006-05-30 2007-12-20 Sharp Corp 形成方法および化合物半導体ウェハ
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2011530164A (ja) * 2008-08-01 2011-12-15 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びその製造方法
WO2012077513A1 (ja) * 2010-12-08 2012-06-14 エルシード株式会社 Iii族窒化物半導体デバイス及びその製造方法
JP2015512151A (ja) * 2012-02-14 2015-04-23 クナノ・アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
JP6795123B1 (ja) * 2019-10-23 2020-12-02 三菱電機株式会社 半導体ウエハおよびその製造方法
US11280027B2 (en) 2017-12-21 2022-03-22 Panasonic Intellectual Property Management Co., Ltd. Composite nitride-based film structure and method for manufacturing same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
WO2007021047A1 (en) * 2005-08-19 2007-02-22 Postech Foundation Light--emitting device comprising conductive nanorods as transparent electrodes
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7361522B2 (en) * 2006-03-28 2008-04-22 Intel Corporation Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
DE102006021940A1 (de) * 2006-05-11 2007-11-22 Forschungszentrum Karlsruhe Gmbh Element, Verfahren zu seiner Herstellung und seine Verwendung
TWI300632B (en) * 2006-05-25 2008-09-01 Ind Tech Res Inst Group-iii nitride vertical-rods substrate
US20070278574A1 (en) * 2006-05-30 2007-12-06 Sharp Laboratories Of America, Inc. Compound semiconductor-on-silicon wafer with a thermally soft insulator
TW200810167A (en) * 2006-08-09 2008-02-16 Ind Tech Res Inst Dye-sensitized solar cell and the method of fabricating thereof
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US20080061306A1 (en) * 2006-09-12 2008-03-13 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor light emitting device
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
KR101272110B1 (ko) * 2007-08-03 2013-06-07 삼성코닝정밀소재 주식회사 질화갈륨 나노 로드 제조 방법 및 질화갈륨 나노 로드 발광소자
US8652947B2 (en) 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
TWI351717B (en) * 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
KR101541560B1 (ko) 2007-10-26 2015-08-03 큐나노 에이비 이종 재료상의 나노와이어 성장
KR100956402B1 (ko) * 2008-02-15 2010-05-06 한양대학교 산학협력단 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자제조방법과 플래시 기억소자
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
KR101650840B1 (ko) 2009-08-26 2016-08-24 삼성전자주식회사 발광소자 및 이의 제조방법
US20110140071A1 (en) * 2009-12-14 2011-06-16 Olga Kryliouk Nano-spherical group iii-nitride materials
US8680510B2 (en) 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
WO2012102539A2 (en) * 2011-01-25 2012-08-02 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
KR101781438B1 (ko) 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
US8993998B2 (en) * 2012-07-02 2015-03-31 The Regents Of The University Of California Electro-optic device having nanowires interconnected into a network of nanowires
CN102751418B (zh) * 2012-07-24 2015-06-10 山东大学 带有ZnO微米和纳米复合结构的LED管芯及其制备方法
EP2722889B1 (en) * 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
KR101966623B1 (ko) 2012-12-11 2019-04-09 삼성전자주식회사 반도체층 형성 방법 및 반도체 발광소자
CN103325893B (zh) * 2013-06-25 2015-10-28 清华大学 基于非单晶衬底的GaN基LED外延片
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9818826B2 (en) * 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
US9190563B2 (en) 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
KR102249630B1 (ko) * 2014-08-12 2021-05-10 엘지이노텍 주식회사 발광소자 및 조명시스템
US10886435B2 (en) * 2017-11-16 2021-01-05 Panasonic Corporation Group III nitride semiconductor with InGaN diffusion blocking layer
PL239047B1 (pl) * 2018-02-20 2021-11-02 Inst Chemii Fizycznej Polskiej Akademii Nauk Sposób otrzymywania półprzewodnikowych nanokryształów tlenku cynku
WO2019206844A1 (en) * 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
DE102018122684A1 (de) * 2018-09-17 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
CN115842077B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841537B2 (ja) 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
JP4204163B2 (ja) 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
JP2004515074A (ja) 2000-11-22 2004-05-20 モトローラ・インコーポレイテッド コンプライアント基板を有する半導体構造物
JP3957038B2 (ja) 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
KR100831751B1 (ko) * 2000-11-30 2008-05-23 노쓰 캐롤라이나 스테이트 유니버시티 Ｍ'ｎ 물의 제조 방법 및 장치
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003022973A (ja) 2001-07-06 2003-01-24 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2003224071A (ja) 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd 窒化物系半導体の製造方法及びそれを用いた窒化物半導体素子
JP2003243316A (ja) 2002-02-20 2003-08-29 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
AU2003280168A1 (en) 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
JP2004289095A (ja) 2003-03-19 2004-10-14 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
KR101170889B1 (ko) * 2003-05-21 2012-08-06 쌩-고벵 크리스톡스 에 드테끄퇴르 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치
US20050067936A1 (en) * 2003-09-25 2005-03-31 Lee Ji Ung Self-aligned gated carbon nanotube field emitter structures and associated methods of fabrication
US7239076B2 (en) * 2003-09-25 2007-07-03 General Electric Company Self-aligned gated rod field emission device and associated method of fabrication
KR100644166B1 (ko) * 2004-02-12 2006-11-10 학교법인 포항공과대학교 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007326771A (ja) * 2006-05-30 2007-12-20 Sharp Corp 形成方法および化合物半導体ウェハ
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2011530164A (ja) * 2008-08-01 2011-12-15 エルジー シルトロン インコーポレイテッド 半導体素子、発光素子及びその製造方法
US9425352B2 (en) 2008-08-01 2016-08-23 Lg Siltron Inc. Semiconductor device, light emitting device and method of manufacturing same
JPWO2012077513A1 (ja) * 2010-12-08 2014-05-19 エルシード株式会社 Ｉｉｉ族窒化物半導体デバイス及びその製造方法
US9142619B2 (en) 2010-12-08 2015-09-22 El-Seed Corporation Group III nitride semiconductor device and method for manufacturing the same
JP5932664B2 (ja) * 2010-12-08 2016-06-08 エルシード株式会社 Ｉｉｉ族窒化物半導体デバイス及びその製造方法
WO2012077513A1 (ja) * 2010-12-08 2012-06-14 エルシード株式会社 Iii族窒化物半導体デバイス及びその製造方法
JP2015512151A (ja) * 2012-02-14 2015-04-23 クナノ・アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
US11280027B2 (en) 2017-12-21 2022-03-22 Panasonic Intellectual Property Management Co., Ltd. Composite nitride-based film structure and method for manufacturing same
JP6795123B1 (ja) * 2019-10-23 2020-12-02 三菱電機株式会社 半導体ウエハおよびその製造方法
WO2021079434A1 (ja) * 2019-10-23 2021-04-29 三菱電機株式会社 半導体ウエハおよびその製造方法

Also Published As

Publication number Publication date
US20060091408A1 (en) 2006-05-04
US7981714B2 (en) 2011-07-19
KR100664986B1 (ko) 2007-01-09
JP4242372B2 (ja) 2009-03-25
US20090269909A1 (en) 2009-10-29
KR20060038059A (ko) 2006-05-03
US7737429B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
JP4242372B2 (ja) ナノロッドを利用した窒化物系半導体素子及びその製造方法
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
JP3763753B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
KR101963755B1 (ko) 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법
JP5932664B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
JP2006510234A5 (ja)
JP2007258700A (ja) 垂直型発光素子及びその製造方法
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2006313845A (ja) 窒化物半導体素子およびその製法
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
JP2010098336A (ja) ＧａＮ半導体発光素子及びその製造方法
JP4962130B2 (ja) ＧａＮ系半導体発光ダイオードの製造方法
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2008047859A (ja) 窒化物半導体発光素子
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP2009123836A (ja) 窒化物半導体発光素子
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
TWI398016B (zh) 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4242372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250