JP2006313845A - 窒化物半導体素子およびその製法 - Google Patents

窒化物半導体素子およびその製法 Download PDF

Info

Publication number
JP2006313845A
JP2006313845A JP2005136180A JP2005136180A JP2006313845A JP 2006313845 A JP2006313845 A JP 2006313845A JP 2005136180 A JP2005136180 A JP 2005136180A JP 2005136180 A JP2005136180 A JP 2005136180A JP 2006313845 A JP2006313845 A JP 2006313845A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005136180A
Other languages
English (en)
Other versions
JP3924303B2 (ja
Inventor
Takeshi Nakahara
健 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005136180A priority Critical patent/JP3924303B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CNA2006800159948A priority patent/CN101171694A/zh
Priority to KR1020077025881A priority patent/KR20080003871A/ko
Priority to PCT/JP2006/309242 priority patent/WO2006121000A1/ja
Priority to EP06746073A priority patent/EP1881537A1/en
Priority to US11/920,092 priority patent/US20090045393A1/en
Priority to TW095116263A priority patent/TW200703716A/zh
Publication of JP2006313845A publication Critical patent/JP2006313845A/ja
Application granted granted Critical
Publication of JP3924303B2 publication Critical patent/JP3924303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 加工性のよい酸化亜鉛系化合物を基板として用いることにより、成長する窒化物半導体の結晶性をよくし、しかも基板の剥離やチップ化を非常に簡単に行うことができる構造の窒化物半導体素子およびその製法を提供する。
【解決手段】 基板1上に窒化物半導体層が積層されて窒化物半導体素子を形成する場合に、基板１がＭｇxＺｎ1-xＯ(０＜ｘ≦０.５)からなっており、その基板１に接してＩｎyＧａ1-yＮ（０≦ｙ≦０.５）からなる第１の窒化物半導体層２が設けられ、その第１の窒化物半導体層２上に半導体素子を形成するように窒化物半導体層３〜７が積層されている。
【選択図】 図１

Description

本発明は窒化物半導体を用いた発光ダイオード（ＬＥＤ）やレーザダイオードなどの発光素子、ＨＥＭＴなどのトランジスタ素子など、窒化物半導体結晶層を用いた半導体素子およびその製法に関する。さらに詳しくは、酸化亜鉛系化合物基板上に窒化物半導体層を成長することにより、基板と窒化物半導体層との格子定数差を小さくして、結晶性の優れた窒化物半導体層を成長すると共に、基板を除去する場合でも容易にウェットエッチングで除去することができる窒化物半導体素子およびその製法に関する。
近年、窒化物半導体を用いた青色系発光ダイオード（ＬＥＤ）やレーザダイオードなどの窒化物半導体発光素子が実用化されている。この窒化物半導体を用いた青色系の光を発光するＬＥＤは、たとえば図６に示されるように、サファイア基板３１上に、ＭＯＣＶＤ法によりＧａＮなどからなる低温バッファ層３２、ＧａＮなどからなるｎ形層３３と、バンドギャップエネルギーがｎ形層３３のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変り得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）３４と、ＧａＮなどからなるｐ形層３５とが積層されて半導体積層部３６が形成され、その表面に透光性導電層３７を介して、ｐ側電極３８が設けられ、積層された半導体積層部３６の一部がエッチングされて露出したｎ形層３３の表面にｎ側電極３９が設けられることにより形成されている。なお、ｎ形層３３およびｐ形層３５はキャリアの閉じ込め効果を向上させるため、活性層側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変り得ることを意味する、以下同じ）化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。
この窒化物半導体層をＭＯＣＶＤ法により積層する場合、その基板としては、殆どの場合、図６に示される例のように、サファイア基板が用いられるか、ＳｉＣ基板が用いられ、窒化物半導体と格子整合しない材料が用いられている（たとえば特許文献１参照）。この他にはＳｉ基板を用いる例もあるが、Ｓｉでは成長する窒化物半導体層の結晶性がさらに悪化するし、Ｓｉは発光した光を吸収して輝度の向上を図れないため、付加価値の高い高輝度品には不向きである。
特開平１０−２５６６６２号公報（段落０００２参照）
前述のように、窒化物半導体層を成長する場合、殆どの場合はサファイア基板かＳｉＣ基板が用いられる。しかし、サファイア基板やＳｉＣ基板は、非常に硬い材料で、ウェハからチップ化する場合の切断が大変であると共に、チップに割れが入り歩留りを低下させ、コストアップになるという問題がある。また、レーザダイオードの場合には鏡面の反射面を形成するため劈開することが好ましいが、とくにサファイアは、安定した化合物で劈開することができない。
また、ＳｉＣの場合は、基板吸収が大きく、とくに４００ｎｍ近傍では吸収が大きくなる。さらに、コンタクトをとりやすくするためドープを多くすると、さらに基板吸収が多くなる。このように、発光波長が短くなると、基板により発光した光の吸収も多くなるため、基板を除去することが外部量子効率を向上させる点から好ましく、また、サファイア基板の場合、下層のたとえばｎ形層に電気的に接続する電極を形成するために半導体積層部の一部をメサ状にエッチング除去することなく、半導体積層部の両面に電極を形成することができるため、基板を除去することが好ましい。しかし、サファイアやＳｉＣからなる基板を窒化物半導体層から除去するためには、基板側からレーザ光を照射して界面で剥離するか、研磨により除去する方法しかない。レーザ光の照射はウェハ１枚ずつの処理になるため、生産効率が非常に悪く、また、研磨はサファイアやＳｉＣの両方の基板とも窒化物半導体とは格子不整合系であると共に、熱膨張係数も異なるため、研磨の最中にウェハが反ったり、割れたりして、ハンドリングが難しいという問題がある。
本発明はこのような問題を解決するためになされたもので、加工性のよい酸化亜鉛系化合物、具体的にはＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)を基板として用いることにより、成長する窒化物半導体の結晶性をよくし、しかも基板の剥離やチップ化を非常に簡単に行うことができる構造の窒化物半導体素子を提供することを目的とする。
本発明の他の目的は、基板としてＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)のような酸化亜鉛系化合物を用い、ＭＯＣＶＤ法を用いて窒化物半導体層をエピタキシャル成長しながら、ＭｇxＺｎ1-xＯ基板の表面を昇華により荒らすことなく、結晶性の優れた窒化物半導体層を成長することにより特性の優れた窒化物半導体素子を製造する方法を提供することにある。
本発明のさらに他の目的は、このような窒化物半導体を用い、加工や取扱いが容易で、外部量子効率などの発光特性を向上させることができる構造のＬＥＤや半導体レーザなどの半導体発光素子およびその製法を提供することにある。
本発明者は、窒化物半導体を結晶性よく成長し、かつ、チップ化や基板の剥離を容易にすることができて取扱いの優れた基板を用いて、窒化物半導体層を成長するため鋭意検討を重ねた結果、加工が容易なＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)のような酸化亜鉛系（ＺｎＯ系ともいう）化合物を基板とし、その基板の窒化物半導体を成長する面のみが露出するように、基板の裏面および側面をマスクして、最初の窒化物半導体層の成長時に窒素雰囲気として、さらにあまり温度を上昇させないで窒化物半導体層を成長して酸化亜鉛化合物基板の露出部をなくすることにより、その後の通常のＭＯＣＶＤ法による窒化物半導体層の成長においても、基板が水素により侵されて凹凸面となることはなく、きれいな結晶の窒化物半導体層を成長することができることを見出した。
すなわち、酸化亜鉛系化合物は、ＭＯＣＶＤ法の水素雰囲気下でＩｎを含まない窒化物半導体を結晶性よく成長することができる９００℃以上の高温では、酸化亜鉛が昇華して、窒化物半導体を成長する前に基板が荒れ、結局結晶性の優れた窒化物半導体層を成長することができず、実用化されていない。しかし、前述のように、窒化物半導体を成長する面のみを露出させ、しかもキャリアガスを窒素としてできるだけ水素と高温で反応させないようにして、表面に第１の窒化物半導体層を成長することにより、窒化物半導体と格子定数の近い酸化亜鉛系化合物基板上に窒化物半導体層を成長させることができ、その第１の窒化物半導体層上には、通常の成長方法を用いても非常に結晶性の優れた窒化物半導体層を成長することができた。
さらに、ＺｎＯの面内格子定数はａ＝３.２５２Å、ＧａＮの面内格子定数はａ＝３.１８９Åで、ＺｎＯに対してＧａＮの面内格子定数は小さく、△ａ／ａZnO＝−１.９３７％あるが、ＩｎＧａＮ系化合物はＧａＮよりもａ軸方向の格子定数が大きく、しかもＩｎＮのａ軸の格子定数はａ＝５.７６Åと大きいため、少しのＩｎの添加でＺｎＯと同じ格子定数をもつＩｎＧａＮ系化合物を形成し得ることに着目して、基板と１％以下、さらに好ましくは０.５％以下に格子整合させた窒化物半導体層を成長し得ることを見出した。たとえばＺｎＯと格子整合するＩｎＧａＮ系化合物のＩｎの組成ｙは、仮にＩｎの組成に比例して格子定数が変化すると（実際には歪みによるボーイング効果が入るので、正確な格子定数は計算では出し難い）、ベガード則により、ａ（ｙ）＝３.１８９（１−ｙ）＋５.７６ｙ＝３.２５２とすると、ｙ＝０.０２４５、すなわち２.４５％含有させればＺｎＯと完全に格子整合させることができることが分る。そのため、まず、このような格子整合をする割合のＩｎを含有させて格子整合をとった第１の窒化物半導体層を成長することにより、非常に結晶性の優れた窒化物半導体層を得ることができることを見出した。
なお、第１の窒化物半導体層とその上に成長する窒化物半導体層との間で格子定数の差が大きい場合には、その間に勾配層を設けたり、超格子構造を設けたりすることができるが、この第１の窒化物半導体層自身のＩｎ組成を段階的または連続的に徐々に減らしてその上の窒化物半導体層の組成に合せたり、基板と格子整合させたＩｎＧａＮ系化合物層とＧａＮ層などその上の窒化物半導体層の組成の層との超格子構造にしたりすることもできる。このようにすることにより、酸化亜鉛系化合物基板に直接格子整合をとった第１の窒化物半導体層上に、第１の窒化物半導体層と格子整合をとったｎ形層などの半導体素子を形成する窒化物半導体層を、歪みを緩和しながら直接成長することができる。
本発明による窒化物半導体素子は、基板上に窒化物半導体層が積層されて形成される窒化物半導体素子であって、前記基板が酸化亜鉛系化合物からなり、該基板に接してＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層が設けられ、該第１の窒化物半導体層上に半導体素子を形成するように窒化物半導体層が積層されている。
ここに酸化亜鉛系化合物とは、Ｚｎを含む酸化物を意味し、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。また、窒化物半導体とは、III族元素のＧａとＶ族元素のＮとの化合物またはIII族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物(窒化物)からなる半導体をいう。
前記第１の窒化物半導体層が、前記基板との間で面内の結晶格子定数が格子整合する（△ａ／ａ≦１％、ここで△ａは前記基板と第１の窒化物半導体層とのａ軸の格子定数差の絶対値、ａは基板のａ軸の格子定数）ように形成されることにより、格子不整合の問題をさらに改善することができるため好ましい。
前記第１の窒化物半導体層が、Ｉｎを含む層とＩｎを含まない層との多層構造で、各層の厚さが５０ｎｍ以下の超格子構造に形成されることにより、基板と第１の窒化物半導体層とは完全には格子整合を取れていないが、超格子構造により歪みの蓄積がなされることはなく、格子不整合に伴う不具合が発生することはない。しかも、Ｉｎを含む層を交互に積層するため、成長温度はＩｎ含有層に合せて低くする必要があると共に、ＩｎはＨ2中で脱離しやすいことから、キャリアガスは窒素ガスにする必要があるため、ＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物が高温で昇華しやすい還元性ガスである水素ガスに晒されることが自動的になくなり、基板が荒らされることはない。そのため、結晶性のよい第１の窒化物半導体層を成長することができ、その上に積層する窒化物半導体層も格子不整合の問題を生じさせることなく結晶性よく積層することができる。
前記第１の窒化物半導体層が、表面側に行くほどＩｎの組成が連続的にまたは段階的に減少するように形成されることにより、ＧａＮ層などＩｎの組成の少ない窒化物半導体層を成長する場合でも、殆ど格子不整合の問題を解消することができるため好ましい。
前記第１の窒化物半導体層上に、ｎ形ＡｌzＧａ1-zＮ（０≦ｚ≦１）からなるｎ形層が設けられ、該ｎ形層に直接ｎ側電極が形成される構造にすることにより、たとえば発光素子にする場合に、従来のサファイア基板を用いるときと同様に、一面側に一対の電極が形成され、電極側をマウント面としながら、基板側から発光した光を取り出すことができる。なお、基板を除去する場合でも、ＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物はウェットエッチングで除去することができる一方、窒化物半導体層はウェットエッチングでは全くエッチングされないため、簡単に基板を除去することができ、発光素子にした場合などに効率よく光を利用することができる。
前記基板および前記第１の窒化物半導体層がｎ形に形成され、該ｎ形の第１の窒化物半導体層上に、ｎ形ＡｌzＧａ1-zＮ（０≦ｚ≦１）からなるｎ形層が設けられ、前記基板の前記第１の窒化物半導体層が設けられる面と反対面に、ｎ側電極が形成されることにより、ｎ側電極を形成する場合に半導体積層部の一部をエッチングして下層のｎ形層を露出させる必要がなく、いわゆる垂直型の素子となり、チップの上下に一対の電極を形成することができる。そのため、たとえば半導体素子が発光素子で、リード端部に形成される椀状凹部内にＬＥＤチップをマウントするような場合でも、組立工程が非常に容易になる。
具体的には、前記ｎ形層上に活性層およびｐ形層が発光層を形成するように積層され、該ｐ形層と電気的に接続されるようにｐ側電極が形成されることにより、半導体発光素子を形成することができる。
本発明による窒化物半導体素子の製法は、（ａ）酸化亜鉛系化合物からなる基板の半導体層積層面を除いて露出する面に保護膜を形成し、（ｂ）前記基板をＭＯＣＶＤ装置内に設置して、キャリアガスとして窒素ガスを用いて、ＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層を成長し、（ｃ）引き続き所望の窒化物半導体層を成長して窒化物半導体素子を形成することを特徴とする。
前記第１の窒化物半導体層の成長をＧａＮの成長温度より低い６００〜９００℃の低温で成長することにより、ＭｇxＺｎ1-xＯ基板が荒らされることなく窒化物半導体層が成長されるため好ましい。
前記第１の窒化物半導体層の成長を、Ｉｎの原料ガスの流量を制御することにより超格子構造またはＩｎの組成が徐々にもしくは段階的に減少する勾配層に形成することができる。
前記（ｃ）工程の素子を形成した後に、前記基板の一部または全部をウェットエッチングにより除去することにより、基板などで発光した光が吸収されることなく取り出されるため、外部量子効率が向上して好ましい。
具体的には、前記第１の窒化物半導体層上に成長する所望の窒化物半導体層を、発光層を形成するように少なくともｎ形層とｐ形層とを含み、前記第１の窒化物半導体層側にｎ形層、表面側にｐ形層となるように成長することにより形成し、前記ウェットエッチングにより露出するｎ形の層にｎ側電極を形成して半導体発光素子を形成することができる。さらに、前記ウェットエッチングにより露出するｎ形の層の表面に凹凸を形成し、その後に前記ｎ側電極を形成することにより、ＬＥＤにする場合、光の取出し効率が向上する。
さらに、前記第１の窒化物半導体層上に成長する所望の窒化物半導体層を、発光層を形成するように少なくともｎ形層とｐ形層とを含み、前記第１の窒化物半導体層側にｎ形層、表面側にｐ形層となるように成長することにより形成し、該表面側にｐ側電極を形成してからチップ化し、該ｐ側電極側をサブマウントにダイボンディングした後に前記基板の一部または全部をウェットエッチングにより除去することにより、半導体発光素子を形成することができる。このようにすれば、素子をマウントした後に基板を除去することができるため、非常に薄い素子を確実にサブマウントなどに搭載することができる。前記サブマウントとして、金属または、ＡｌＮ、ＳｉＣおよびダイヤモンドのいずれか１種もしくはこれらの表面をＣｕまたはＡｇで被覆したものなどを用いることができる。
本発明の窒化物半導体素子によれば、窒化物半導体層がＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物からなる基板上に積層されているため、基板の裏面側に一方の電極を形成することもできるし、基板を除去する場合にはウェットエッチングにより簡単に除去することができる。さらに、基板表面に直接形成する第１の窒化物半導体層をＩｎyＧａ1-yＮ（０＜ｙ≦０.５）層としているため、Ｉｎの組成を調整することにより、基板と完全に格子整合させることができる。そのため、非常に結晶性の優れた窒化物半導体層を成長することができ、発光特性の優れた窒化物半導体発光素子など高特性の窒化物半導体素子を得ることができる。
また、本発明の窒化物半導体素子の製法によれば、ＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物からなる基板の半導体層積層面を除いてマスクをし、しかもキャリアガスとして窒素ガスを用いて、ＩｎyＧａ1-yＮからなる第１の窒化物半導体層を成長しているため、ＭＯＣＶＤ法によりチッ化ガリウム系化合物を成長しても、基板が昇華により荒らされることがなく、非常にきれいな結晶で窒化物半導体層を成長することができる。その結果、ＬＥＤやレーザダイオード（ＬＤ）などを形成しても内部量子効率が高く、しきい値電流の小さい高特性の半導体発光素子が得られるし、トランジスタなどを構成しても、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。
つぎに、図面を参照しながら本発明の窒化物半導体素子およびその製法について説明をする。本発明による窒化物半導体素子は、図１に一実施形態である窒化物半導体発光素子（ＬＥＤチップ）の断面説明図が示されるように、基板1上に窒化物半導体層が積層されて窒化物半導体素子を形成する場合に、基板１がＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)のような酸化亜鉛系化合物からなっており、その基板１に接してＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層２が設けられ、その第１の窒化物半導体層２上に半導体素子を形成するように（図１に示される例ではＬＥＤの発光層を形成するように）、窒化物半導体層３〜７が積層されている。
すなわち、本発明は、ＭＯＣＶＤ法により窒化物半導体層を積層するのに、基板１としてＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物の基板を用い、その基板表面に直接ＩｎyＧａ1-yＮ層が第１の窒化物半導体層２として設けられていることに特徴がある。前述のように、ＭＯＣＶＤ法により窒化物半導体層を成長しようとする場合、成長温度が高い方が窒化物半導体の膜質が良いため、水素雰囲気下の９００〜１１００℃程度で成長しようとすると、酸化亜鉛が昇華してしまい、基板のエピタキシャル成長する表面が凸凹になり、膜質の良い窒化物半導体層を成長することができない。そのため、ＭｇxＺｎ1-xＯのようなＺｎＯ系化合物を基板として用いることは行われていない。しかし、前述のように、本発明者が鋭意検討を重ねた結果、エピタキシャル成長する面のみを露出させて他の部分を保護膜で被覆し、基板１のクリーニングなどは窒素雰囲気で行って酸素に晒さず、しかも最初の第１の窒化物半導体層２を成長する場合は、キャリアガスに窒素を用い、８００℃以下の温度で成長することにより、さらに好ましくは、第１の窒化物半導体層２として、Ｉｎを含む層またはＩｎを含む層とＧａＮ層とを交互に積層する超格子構造に形成することにより、ＺｎＯ系化合物からなる基板が荒らされることなく、結晶性の優れた窒化物半導体層を成長することができることを見出したのである。
第１の窒化物半導体層２が１０ｎｍ程度以上の厚さ形成されることにより、基板の成長面以外はマスクで覆われているため、その後の窒化物半導体層の成長は従来と同様の成長工程を用いて行っても基板が荒らされて凸凹になることはなく、しかも基板と格子定数の近い第１の窒化物半導体層２上に窒化物半導体層を成長するため、全体の半導体層が結晶性のよい半導体層として成長する。
基板１は、ＭｇxＺｎ1-xＯなどのＺｎＯ系化合物、たとえばＺｎＯ基板１が用いられる。このような酸化物であれば、ウェットエッチングにより簡単に除去することができるし、半導体で導電性があるため、基板の裏面から一方の電極を取り出すことができるし、何よりも窒化物半導体と格子定数が近いため、格子整合をとりやすく、適当な量のＩｎを窒化物半導体に含有させることにより、完全に基板と格子整合をとることができる。なお、基板１はＺｎＯでなくても、たとえば発光素子にする場合に発光波長が短い場合には、その光を吸収しないようにＭｇを混晶させたＭｇxＺｎ1-xＯなどを使用することができる。
この基板１は、前述のように、高温で水素雰囲気に晒されると露出面からＺｎＯが昇華してしまい、表面が凸凹になり、基板自身の結晶性も低下すると共に、その上に成長する窒化物半導体層の結晶性は大幅に低下してしまう。そのため、たとえば図２に示されるように、ＺｎＯ基板１の裏面および側面から表面の端部までをＳｉＯ、ＳｉＮまたはＰｔなどの高温で蒸発しない保護膜１５で被覆して保護してから、ＭＯＣＶＤ装置のカーボンまたはモリブデンなどからなる受け台１６上にＺｎＯ基板１（ウェハ）を載置して、窒化物半導体層を成長する。
第１の窒化物半導体層２は、前述のように、ＺｎＯ基板１の表面を荒らさないようにまず表面を被覆すると共に、ＺｎＯ基板１と格子整合をとる層として設けられているが、元々ＺｎＯ基板１と窒化物半導体層との間の格子不整合は、サファイア基板と窒化物半導体層のように大きくないため、ＺｎＯ基板１の昇華を防止することが第一義で、格子定数を完全に合せることは第二義である。すなわち、前述のように、ＺｎＯ基板１を用いてＭＯＣＶＤ法により窒化物半導体層を成長しようとすると、窒化物半導体層を成長する９００℃以上の高温ではＺｎＯ基板１が昇華して表面が荒れ、結晶性のよい窒化物半導体層を成長することができないのであるが、ＩｎＧａＮ系化合物の成長は、成長温度を９００℃以下に低くする方がむしろ成長に好ましく、しかもキャリアガスとして水素を用いると成長し難く、窒素ガスを用いる方が成長しやすいという性質を有していることから、まずＩｎＧａＮ系化合物をＺｎＯ基板１に成長するものである。このように、９００℃以下で、しかも窒素ガス雰囲気下でＩｎＧａＮ系化合物からなる窒化物半導体層を成長することにより、ＺｎＯ基板１の表面を全く荒らすことなく、結晶性の優れた窒化物半導体層を成長することができる。なお、第１の窒化物半導体層は、基板１の裏面に一方の電極を形成する場合には、基板１の導電形に合せる必要があるが、基板１の裏面に電極を形成しない場合には、アンドープでもＳｉ（ｎドーパント）などをドーピングしてもどちらでもよい。
一方、第１の窒化物半導体層２は、必ずしもＩｎを含有する層でなければならないものではなく、たとえば図３（ａ）に示されるように、ＩｎＧａＮ系化合物層２１とＧａＮ層２２とを、たとえば５ｎｍ程度づつ交互に積層する超格子構造で形成することもできる（断面図の右側にＧａＮとＩｎＧａＮの組成変化の様子を示す）。この場合、図３（ｂ）に同様の説明図が示されるように、超格子構造のＩｎＧａＮ系化合物層２１のＩｎの組成を表面側に行くに従って小さくし、ｎ形層３の組成に近づけるとなお好ましい。
しかし、第１の窒化物半導体層２は、前述のように、Ｉｎの組成を調整することにより、基板１と面内格子定数を完全に合せることができ、材料の異なる基板と窒化物半導体層との格子整合を図ることにより、非常に結晶性のよい窒化物半導体層を成長することができるため好ましい。このような基板１と格子整合が図られ、結晶性の優れた第１の窒化物半導体層２が成長されれば、その上に積層される窒化物半導体は、その材料組成の相違により格子定数が多少異なっていても、同種の窒化物半導体材料であるため、結晶性よく成長することができるが、さらにその間に超格子構造や勾配層などを挟んで積層することにより、組成が異なることによる歪みを緩和することができるため、より一層結晶性を良好にすることができる。この場合、図１に示される第１の窒化物半導体層２とｎ形コンタクト層３との間に両組成の差に基づく格子不整合を解消する超格子構造または勾配層を設けてもよいし、図３（ａ）または（ｂ）に示されるように、第１の窒化物半導体層２自身を超格子構造にしてもよいし、図３（ｃ）に示されるように、第１の窒化物半導体層２を勾配層２３で形成してもよい。
すなわち、図３（ｃ）において、最初の１０ｎｍ程度はＺｎＯ基板１と格子整合させたＩｎＧａＮ層２１が設けられ、その上には、徐々にＩｎの組成を少なくして最後は、その上に成長するｎ形層３の組成と合せたＧａＮ層になるように形成されている。この勾配層を含んだ全体の厚さは制限されないが、１μｍ以下であることが好ましい。この例も断面図の右側にＧａＮとＩｎＧａＮとの組成変化の様子を示してある。この勾配層は、図３（ｃ）に示される例のように、連続的に変化させてもよいし、階段状に変化させてもよい。このような組成の変化は、第１の窒化物半導体層のＭＯＣＶＤ法による成長中に、たとえばＩｎの原料ガスであるトリメチルインジウム（ＴＭＩｎ）の量を連続的にまたは段階的に減らすことにより得られる。
他の半導体積層部６は、図１に示される例では、ＳｉをドープしたＧａＮからなるコンタクト層３ａとＩｎＧａＮ系化合物／ＧａＮからなる超格子層３ｂとからなるｎ形層３が１〜１０μｍ程度、アンドープのＩｎＧａＮ系化合物／ＧａＮ−ＭＱＷ層４ａ（たとえば１〜３ｎｍのＩｎ0.17Ｇａ0.83Ｎからなるウェル層と１０〜２０ｎｍのＩｎ0.01Ｇａ0.99Ｎからなるバリア層とが３〜８ペア積層される多重量子井戸構造）とアンドープのＧａＮ層４ｂからなる活性層４が全体で０.０５〜０.３μｍ程度、ＭｇをドープしたＧａＮからなるｐ形層５が０.２〜１μｍ程度、それぞれ設けられることにより形成されている。
なお、半導体積層部６の構成は、製造する半導体素子に応じて必要な構成に積層され、ＬＥＤの場合でも、上述の例に限定されるものではなく、ｎ形層３およびｐ形層５は、活性層側にバンドギャップエネルギーの大きい層（障壁層）を設ける複層構造にすることもできるし、組成の異なる半導体層間に超格子構造または勾配層を設けることもできるし、逆に上述の超格子層３ｂやアンドープのＧａＮ層４ｂなどを省略することもできる。さらに、この例では、ｎ形層３とｐ形層５とで活性層４が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するヘテロ接合構造のものでもよい。要は、ＬＥＤを構成する場合には、発光層を形成するようにｎ形層３とｐ形層５が設けられていればよい。また、前述の例では、ＬＥＤの例であったが、ストライプ状の発光領域を形成してレーザダイオードを同様に形成することもできる。
つぎに、図１に示される窒化物半導体発光素子の製法について説明をする。まず、たとえばｎ形に形成されたＺｎＯ基板１の成長面以外に、図２に示されるように、保護膜１５を形成したウェハをＭＯＣＶＤ装置に入れ、窒素キャリアガス中で７００〜９００℃程度に上げて、基板表面をクリーニングする。この場合、サファイア基板などのように、１０００℃を超える基板クリーニングを行うと、ＺｎＯが昇華して、エピタキシャル成長表面が凸凹になるので注意する必要がある。
つぎに窒素キャリアガスのまま８００℃程度まで温度を下げ、基板１と格子整合する、たとえばＩｎＧａＮ系化合物からなる第１の窒化物半導体層２をＳｉドープで１０〜１００ｎｍ程度成長する。このＳｉドープは基板１の裏面に電極を形成する場合に必要であるが、基板裏面に電極を形成しない場合には、アンドープでもよい。その後、キャリアガスを水素に変えると共に、基板温度を９００〜１２００℃程度、たとえば１０００℃程度の高温に上げて、ＳｉをドープしたＧａＮからなるコンタクト層３ａを成長し、温度を６００〜８００℃に下げてＳｉドープでＩｎＧａＮ系化合物／ＧａＮからなる超格子層３ｂを成長することにより、ｎ形層３を１〜１０μｍ程度積層する。この超格子層３ｂは、とくに結晶性が必要とされる活性層４への格子歪みがかからないようにするため設けられている。
引き続き、アンドープで、たとえば１〜３ｎｍ程度のＩｎ0.17Ｇａ0.83Ｎからなるウェル層と１０〜２０ｎｍ程度のＧａＮからなるバリア層とを交互に３〜８ペア程度積層してＭＱＷ層４ａ、さらにアンドープのＧａＮ層４ｂからなる活性層４を０.０５〜０.３μｍ程度積層する。これらは、１×１０〜５×１０程度にＳｉがドープされていてもよい。ついで、成長装置内の温度を９００〜１２００℃程度、たとえば１０００℃程度に上げて、ＭｇをドープしたＧａＮからなるｐ形層５を０.２〜１μｍ程度成長することにより半導体積層部６を形成する。
なお、前述のｎ形層３からの各半導体層を成長する場合、キャリアガスのＨ2 と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3）、トリメチルアルミニウム(ＴＭＡ)、トリメチルインジウム（ＴＭＩｎ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4 、ｐ形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）などの必要なガスを供給して、所望の組成で、所望の導電形の半導体層を所望の厚さに形成することができる。また、ＩｎＧａＮ系化合物のＩｎの組成を変えるには、Ｉｎの原料ガスであるＴＭＩｎの流量を制御することにより変えることができる。
その後、半導体積層部６の表面に、たとえばＺｎＯなどからなり、ｐ形半導体層５とオーミックコンタクトをとることができる透光性導電層７を０.０１〜５μｍ程度設ける。このＺｎＯは、Ｇａをドープして３〜５×１０-4Ω・ｃｍ程度の比抵抗になるように成膜する。この透光性導電層７は、ＺｎＯに限定されるものではなく、ＩＴＯやＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。
そして、基板１の裏面を研磨して基板１の厚さを１００μｍ程度にした後に、その裏面にＴｉ／ＡｕまたはＣｒ／Ｐｔ／Ａｕなどを積層してｎ側電極９を形成し、さらに、透光性導電層７の表面にリフトオフ法により、Ｔｉ／Ａｕの積層構造でｐ側電極８を形成し、最後にプラズマＣＶＤ法により図示しないＳｉＯＮ膜でチップ全体を覆い、電極部に開口部を形成する。その後、ウェハからチップ化することにより、図１に示される構造の発光素子チップが形成される。なお、チップ化する際に、半導体積層部６のチップ境界部分は、予めドライエッチングによりメサ状にエッチングする。ｎ側電極９は、後述するように、基板１の裏面に形成しないで、積層された半導体積層部６の一部をエッチングして露出するｎ形層３の表面に形成することもできる。
本発明によれば、ＺｎＯ系化合物基板に窒化物半導体層を積層しているため、基板の裏面に一方の電極を形成することができ、チップの上下に一対の電極を形成する垂直型の素子とすることができる。しかし、このような半導体基板が用いられる場合でも、図４（ａ）に示されるように、積層した半導体積層部６の一部をドライエッチングによりエッチングして露出するｎ形層３にｎ側電極９を形成することができる。なお、半導体積層部などの構造は図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。この上面を下に向けて実装基板などに直接ハンダ付けなどにより一対の電極を接続して実装することができるフリップチップ構造にしてもよい。
また、本発明では、ＺｎＯ系化合物基板を用いているため、このような構造にする場合、図４（ｂ）に示されるように、基板を、ＨＣｌなどを用いたウェットエッチングにより簡単に除去することができる。すなわち、窒化物半導体層はウェットエッチングによりエッチングすることができないため、電極部分などの表面側をマスクしてウェットエッチングをすることにより、容易に基板を除去することができ、発光波長が短くなって、基板で吸収されるような場合でも、そのような基板を除去することにより、外部量子効率を向上させることができる。なお、この例も、半導体積層部６などの他の構造は図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。なお、ＺｎＯ基板のＺｎ極性方向に窒化物半導体層が成長され、ウェットエッチングされる側がＯ極性となるように、ＺｎＯのＺｎ極性面にＩｎＧａＮ系化合物を成長させることにより、エッチングが早く進み生産性がよい。
このような基板を除去する構造としては、必ずしも一面側に両電極を形成しなくても、基板を除去して露出する窒化物半導体層に一方の電極を形成することもできる。すなわち、図１に示される構造のウェハの状態で、ｐ側電極８を形成した後に、表面の全体にＳｉＯ、ＳｉＮまたはＡｌ2Ｏ3などの絶縁膜１０を形成し、ｐ側電極８上を開口して露出させ、表面全体にＡｇ／Ｔｉ／Ｐｔ／Ａｕの積層金属膜１１を形成して、ミラー構造とすることもできる。この状態でＨＣｌ溶液に浸漬することにより、金属膜および窒化物半導体層はエッチングされないで、ＺｎＯ基板１のみを除去することができる。その露出面にｎ側電極９を形成し、その露出面側を光の取り出し面とすることができる。この場合、露出するｎ形層は、ｎ形に形成された第１の窒化物半導体層でもよいし、その上に成長したｎ形層３でもよい。また、ＺｎＯ基板１をｎ形に形成しておいて、その一部が残存したものでもよい。なお、前述の金属膜１１をダイボンディング基板などにＡｕ-Ｓｎ合金などで直接ダイボンディングすることができる。
また、半導体レーザのように、フェースダウンで熱伝導のよいサブマウントなどにマウントするような場合には、ウェハの状態でｐ側電極を形成した後にチップ化し、そのｐ側電極側をサブマウント表面にボンディングした後に、前述のエッチング液を用いて基板をエッチングにより除去することができる。このような方法によれば、取扱い時の破損などを全く生じさせることなく、非常に薄型の素子を実装することができる。ＬＥＤでもこのような構成にすることにより、発光した光を非常に有効に利用することができる。なお、熱伝導の良好なサブマウントとしては、金属または、ＡｌＮ、ＳｉＣおよびダイヤモンドのいずれか１種もしくはこれらの表面をＣｕまたはＡｇで被覆したものなどを用いることができる。
さらに、前述のｎ形層を露出させてその露出面にｎ側電極を形成する場合、露出面に凹凸をエッチングなどにより形成しておくと、ＬＥＤの場合、光の取出し効率が向上するため好ましい。この場合、窒化物半導体層に凹凸を形成する場合、ドライエッチングにより形成するか、サンドブラストなどの機械的に凹凸を形成することになるが、ＺｎＯ基板の一部を残存させてウェットエッチングにより凹凸を形成することもできる。
図５は、前述のＺｎＯ系酸化物基板１の表面にＩｎＧａＮ系化合物からなる第１の窒化物半導体層２を形成して結晶性のよい窒化物半導体層を積層することにより、トランジスタを構成した断面説明図である。発光素子の場合と同様に、ＭＯＣＶＤ装置で、窒素ガスをキャリアガスとして８００℃以下の低温で、まず第１の窒化物半導体層２を成長し、引き続き前述と同様に必要な有機金属ガスを導入して、アンドープのＧａＮ層２３を４μｍ程度、アンドープのＡｌＧａＮ系化合物電子走行層２４を１０ｎｍ程度、ｎ形のＧａＮ層２５を５ｎｍ程度、順次成長し、ゲート長とする１.５μｍ程度の所定の間隔が設けられるようにｎ形のＧａＮ層２５の一部をエッチング除去して電子走行層２４を露出させる。そして、所定の間隔を設けて残されたｎ形のＧａＮ層２５上にソース電極２６とドレイン電極２７を、たとえばＴｉ膜とＡｕ膜とで形成し、アンドープのＡｌＧａＮ系化合物層２４の表面に、たとえばＰｔ膜とＡｕ膜との積層によりゲート電極２８を形成することにより、トランジスタを構成している。このような基板表面に単結晶の緩衝層２を形成して、その上にＧａＮ層を成長させることにより、非常に結晶性の優れた窒化物半導体層が得られ、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。
以上のように、本発明によれば、窒化物半導体層を積層するのに、ＺｎＯのようなＺｎＯ系化合物などを基板としながら、その表面に基板と格子整合し得るＩｎＧａＮ系化合物からなる第１の窒化物半導体層を設けて、その上に窒化物半導体層が積層されているため、非常に結晶性の優れた窒化物半導体素子を形成することができる。その結果、発光特性の優れたＬＥＤやＬＤ（レーザダイオード）などの窒化物半導体発光素子やリーク電流が小さく耐圧に優れたＨＥＭＴなどの窒化物トランジスタなど、窒化物半導体を用いた素子特性を大幅に向上させることができる。
本発明による窒化物半導体素子の一実施形態であるＬＥＤの断面説明図である。 図１の基板に窒化物半導体層を成長する場合の保護膜の例を示す断面説明図である。 本発明により基板上に形成する第１の窒化物半導体層の構造例である。 本発明の窒化物半導体発光素子の他の構造例を示す断面説明図である。 本発明により形成したトランジスタの構成断面説明図である。 従来の窒化物半導体を用いたＬＥＤの構成例を示す図である。
符号の説明
１ 基板
２ 第１の窒化物半導体層
３ ｎ形層
４ 活性層
５ ｐ形層
６ 半導体積層部
７ 透光性導電層
８ ｐ側電極
９ ｎ側電極

Claims (15)

  1. 基板上に窒化物半導体層が積層されて形成される窒化物半導体素子であって、前記基板が酸化亜鉛系化合物からなり、該基板に接してＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層が設けられ、該第１の窒化物半導体層上に半導体素子を形成するように窒化物半導体層が積層されてなる窒化物半導体素子。
  2. 前記第１の窒化物半導体層が、前記基板との間で面内の結晶格子定数が格子整合する（△ａ／ａ≦１％、ここで△ａは前記基板と第１の窒化物半導体層とのａ軸の格子定数差の絶対値、ａは基板のａ軸の格子定数）ように形成されてなる請求項１記載の窒化物半導体素子。
  3. 前記第１の窒化物半導体層が、Ｉｎを含む層とＩｎを含まない層との多層構造で、各層の厚さが５０ｎｍ以下の超格子構造に形成されてなる請求項１または２記載の窒化物半導体素子の製法。
  4. 前記第１の窒化物半導体層が、表面側に行くほどＩｎの組成が連続的にまたは段階的に減少するように形成されてなる請求項１または２記載の窒化物半導体素子。
  5. 前記第１の窒化物半導体層上に、ｎ形ＡｌzＧａ1-zＮ（０≦ｚ≦１）からなるｎ形層が設けられ、該ｎ形層に直接ｎ側電極が形成されてなる請求項１ないし４のいずれか１項記載の窒化物半導体素子。
  6. 前記基板および前記第１の窒化物半導体層がｎ形に形成され、該ｎ形の第１の窒化物半導体層上に、ｎ形ＡｌzＧａ1-zＮ（０≦ｚ≦１）からなるｎ形層が設けられ、前記基板の前記第１の窒化物半導体層が設けられる面と反対面に、ｎ側電極が形成されてなる請求項１ないし４のいずれか１項記載の窒化物半導体素子。
  7. 前記ｎ形層上に活性層およびｐ形層が発光層を形成するように積層され、該ｐ形層と電気的に接続されるようにｐ側電極が形成され、半導体発光素子を形成する請求項５または６記載の窒化物半導体素子。
  8. （ａ）酸化亜鉛系化合物からなる基板の半導体層積層面を除いて露出する面に保護膜を形成し、（ｂ）前記基板をＭＯＣＶＤ装置内に設置して、キャリアガスとして窒素ガスを用いて、ＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層を成長し、（ｃ）引き続き所望の窒化物半導体層を成長して窒化物半導体素子を形成することを特徴とする窒化物半導体素子の製法。
  9. 前記第１の窒化物半導体層の成長をＧａＮの成長温度より低い６００〜９００℃の低温で成長する請求項８記載の窒化物半導体素子の製法。
  10. 前記第１の窒化物半導体層の成長を、Ｉｎの原料ガスの流量を制御することにより超格子構造またはＩｎの組成が徐々にもしくは段階的に減少する勾配層に形成する請求項８または９記載の窒化物半導体素子の製法。
  11. 前記（ｃ）工程の素子を形成した後に、前記基板の一部または全部をウェットエッチングにより除去する請求項８ないし１０のいずれか１項記載の窒化物半導体素子の製法。
  12. 前記第１の窒化物半導体層上に成長する所望の窒化物半導体層を、発光層を形成するように少なくともｎ形層とｐ形層とを含み、前記第１の窒化物半導体層側にｎ形層、表面側にｐ形層となるように成長することにより形成し、前記ウェットエッチングにより露出するｎ形の層にｎ側電極を形成して半導体発光素子を形成する請求項１１記載の窒化物半導体素子の製法。
  13. 前記ウェットエッチングにより露出するｎ形の層の表面に凹凸を形成し、その後に前記ｎ側電極を形成する請求項１２記載の窒化物半導体素子の製法。
  14. 前記第１の窒化物半導体層上に成長する所望の窒化物半導体層を、発光層を形成するように少なくともｎ形層とｐ形層とを含み、前記第１の窒化物半導体層側にｎ形層、表面側にｐ形層となるように成長することにより形成し、該表面側にｐ側電極を形成してからチップ化し、該ｐ側電極側をサブマウントにダイボンディングした後に前記基板の一部または全部をウェットエッチングにより除去することにより、半導体発光素子を形成する請求項８ないし１３のいずれか１項記載の窒化物半導体素子の製法。
  15. 前記サブマウントとして、金属または、ＡｌＮ、ＳｉＣおよびダイヤモンドのいずれか１種もしくはこれらの表面をＣｕまたはＡｇで被覆したものを用いる請求項１４記載の窒化物半導体素子の製法。
JP2005136180A 2005-05-09 2005-05-09 窒化物半導体素子およびその製法 Expired - Fee Related JP3924303B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005136180A JP3924303B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子およびその製法
KR1020077025881A KR20080003871A (ko) 2005-05-09 2006-05-08 질화물 반도체 소자 및 그 제법
PCT/JP2006/309242 WO2006121000A1 (ja) 2005-05-09 2006-05-08 窒化物半導体素子およびその製法
EP06746073A EP1881537A1 (en) 2005-05-09 2006-05-08 Nitride semiconductor element and production method therefor
CNA2006800159948A CN101171694A (zh) 2005-05-09 2006-05-08 氮化物半导体元件及其制法
US11/920,092 US20090045393A1 (en) 2005-05-09 2006-05-08 Nitride semiconductor device and method for manufacturing the same
TW095116263A TW200703716A (en) 2005-05-09 2006-05-08 Nitride semiconductor element and its fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005136180A JP3924303B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子およびその製法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006220067A Division JP2007019526A (ja) 2006-08-11 2006-08-11 窒化物半導体素子の製法

Publications (2)

Publication Number Publication Date
JP2006313845A true JP2006313845A (ja) 2006-11-16
JP3924303B2 JP3924303B2 (ja) 2007-06-06

Family

ID=37396508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005136180A Expired - Fee Related JP3924303B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子およびその製法

Country Status (7)

Country Link
US (1) US20090045393A1 (ja)
EP (1) EP1881537A1 (ja)
JP (1) JP3924303B2 (ja)
KR (1) KR20080003871A (ja)
CN (1) CN101171694A (ja)
TW (1) TW200703716A (ja)
WO (1) WO2006121000A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159635A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
JP2009117744A (ja) * 2007-11-09 2009-05-28 Stanley Electric Co Ltd ＺｎＯ系半導体素子の製造方法
JP2009238803A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2009289864A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 薄膜素子およびその製造方法
WO2010024411A1 (ja) * 2008-08-29 2010-03-04 財団法人神奈川科学技術アカデミー 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス
US8450719B2 (en) 2006-07-26 2013-05-28 LG Innotek, Co. Ltd. Nitride-based light emitting device
JP2014527302A (ja) * 2011-08-17 2014-10-09 ラムゴス インコーポレイテッド 酸化物半導体基板上の縦型電界効果トランジスタおよびその製造方法
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360891B (en) * 2007-04-09 2012-03-21 Epistar Corp Light emitting device
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates
US8961687B2 (en) * 2009-08-31 2015-02-24 Alliance For Sustainable Energy, Llc Lattice matched crystalline substrates for cubic nitride semiconductor growth
JP2011054866A (ja) * 2009-09-04 2011-03-17 Stanley Electric Co Ltd ＺｎＯ系半導体発光素子の製造方法
US8507365B2 (en) * 2009-12-21 2013-08-13 Alliance For Sustainable Energy, Llc Growth of coincident site lattice matched semiconductor layers and devices on crystalline substrates
US9178108B2 (en) * 2010-05-24 2015-11-03 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9425249B2 (en) 2010-12-01 2016-08-23 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
US9041027B2 (en) 2010-12-01 2015-05-26 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
CN103700743A (zh) * 2012-09-28 2014-04-02 江苏汉莱科技有限公司 一种发光二极管及其缓冲层的制备方法
FR3004005B1 (fr) * 2013-03-28 2016-11-25 Commissariat Energie Atomique Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique
JP6489621B2 (ja) * 2014-09-04 2019-03-27 日本碍子株式会社 酸化亜鉛基板及びそれを用いた第１３族窒化物結晶の製造方法
CN110911484B (zh) * 2019-11-22 2021-02-19 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102647B2 (ja) * 1990-12-10 2000-10-23 日本電信電話株式会社 半導体発光素子
JP3105981B2 (ja) * 1992-01-28 2000-11-06 シャープ株式会社 半導体発光素子
JPH0661527A (ja) * 1992-08-07 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子及びその作製方法
JP3586293B2 (ja) * 1994-07-11 2004-11-10 ソニー株式会社 半導体発光素子
JPH09116225A (ja) * 1995-10-20 1997-05-02 Hitachi Ltd 半導体発光素子
JPH1027940A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 半導体レーザー装置
JPH1051029A (ja) * 1996-07-31 1998-02-20 Sharp Corp 半導体発光素子及びその製造方法
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
US6734530B2 (en) * 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP2005203721A (ja) * 2003-12-18 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2005303250A (ja) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7751455B2 (en) * 2004-12-14 2010-07-06 Palo Alto Research Center Incorporated Blue and green laser diodes with gallium nitride or indium gallium nitride cladding laser structure
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450719B2 (en) 2006-07-26 2013-05-28 LG Innotek, Co. Ltd. Nitride-based light emitting device
TWI451591B (zh) * 2006-07-26 2014-09-01 Lg Electronics Inc 以氮化物為主之發光裝置
JP2008159635A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
JP2009117744A (ja) * 2007-11-09 2009-05-28 Stanley Electric Co Ltd ＺｎＯ系半導体素子の製造方法
JP2009238803A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2009289864A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 薄膜素子およびその製造方法
WO2010024411A1 (ja) * 2008-08-29 2010-03-04 財団法人神奈川科学技術アカデミー 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス
JP2014527302A (ja) * 2011-08-17 2014-10-09 ラムゴス インコーポレイテッド 酸化物半導体基板上の縦型電界効果トランジスタおよびその製造方法
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Also Published As

Publication number Publication date
KR20080003871A (ko) 2008-01-08
JP3924303B2 (ja) 2007-06-06
CN101171694A (zh) 2008-04-30
TW200703716A (en) 2007-01-16
EP1881537A1 (en) 2008-01-23
WO2006121000A1 (ja) 2006-11-16
US20090045393A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
JP3924303B2 (ja) 窒化物半導体素子およびその製法
KR100755656B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP4451811B2 (ja) 窒化物半導体素子の製法
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
WO2007060931A1 (ja) 窒化物半導体素子
US8680569B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
KR20080022459A (ko) 질화물계 반도체 발광소자의 제조방법
CN101268563A (zh) 氧化锌类化合物半导体元件
WO2007046465A1 (ja) 窒化物半導体素子およびその製法
WO2015146069A1 (ja) 発光ダイオード素子
JP2004047764A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP2007180142A (ja) 窒化物系半導体素子及びその製造方法
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
JP2007019526A (ja) 窒化物半導体素子の製法
JP2007019526A5 (ja)
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2007142345A (ja) 窒化物半導体発光素子
JP2002289914A (ja) 窒化物半導体素子
JP2007042944A (ja) 窒化物半導体素子の製法
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JPH10341036A (ja) 半導体基板、半導体素子及びそれらの製造方法
JP4954534B2 (ja) 窒化物半導体素子およびその製法
JP2000101140A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees