JP3102647B2 - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JP3102647B2 JP3102647B2 JP02409768A JP40976890A JP3102647B2 JP 3102647 B2 JP3102647 B2 JP 3102647B2 JP 02409768 A JP02409768 A JP 02409768A JP 40976890 A JP40976890 A JP 40976890A JP 3102647 B2 JP3102647 B2 JP 3102647B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- semiconductor
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子に関す
るものである。さらに詳細に説明すれば、可視光領域の
赤色から紫外領域で発光する半導体発光素子に関するも
のである。
るものである。さらに詳細に説明すれば、可視光領域の
赤色から紫外領域で発光する半導体発光素子に関するも
のである。
【０００２】
【従来の技術】近年、化合物半導体を用い、可視光から
赤外線領域にかけて発光する各種の半導体発光素子が実
用化され、これらの高輝度化が計られている。その中で
も青色領域の発光素子は未だ満足できる性能には程遠
く、また、コストも高くその素子構造の改善が必要とさ
れている
赤外線領域にかけて発光する各種の半導体発光素子が実
用化され、これらの高輝度化が計られている。その中で
も青色領域の発光素子は未だ満足できる性能には程遠
く、また、コストも高くその素子構造の改善が必要とさ
れている
【０００３】図９は、Ａｌ2 Ｏ3 を基板とした従来のＧ
ａＮを用いたＭＩＳ型半導体発光素子の概略構造を示し
た断面図である。これは青色発光素子材料の中でＧａＮ
は禁止帯幅が３．４ｅＶの直接遷移型の半導体である。
現在のところ、発光素子に十分適した特性のｐ−ｎ接合
を形成することができない。そこで、従来、ＭＩＳ型発
光素子が主に試作されていた。図９にＭＩＳ型発光ダイ
オードの構造の一例を示す。図において１はＡｌ2 Ｏ3
結晶基板、２はＡｌＮバッファ層、３はｎ型低抵抗Ｇａ
Ｎ膜、４は高抵抗ＧａＮ膜、５は金属膜、６はオーミッ
ク電極を示している。しかしながら、この種の素子に当
たっては次のような問題があった。まず第一にＡｌ2 Ｏ
3 １は絶縁体のため、電極をＡｌ2 Ｏ3 基板平面に設け
られず、図９に示すように、ｎ型ＧａＮ層の側面に電極
６を形成しなければならなかった。そのため、金属膜５
とオーミック電極６との間に流れる電流は、ｎ型低抵抗
ＧａＮ膜３中を面内方向に流れることになる。ｎ型低抵
抗ＧａＮ膜厚は数μｍと薄いため、この膜のシート抵抗
は高く、高駆動電圧が必要であった。また高い抵抗と高
駆動電圧により多大なジュール熱が発生し、発光層が加
熱され、発光効率が低下させられた。さらに、素子作製
プロセス上、基板平面上に電極を形成するのにくらべ
て、ｎ型低抵抗ＧａＮ層側面に電極を形成することは困
難であった。そのため、電極５と側面の電極６とがショ
ートすることもあり、この電極が素子製作上の歩留まり
低下の原因になっていた。第二に、基板であるＡｌ2 Ｏ
3 と発光層ＧａＮの間には１３％以上の格子不整合があ
り、Ａｌ2 Ｏ3 とＡｌＮバッファ層との間にも１１％以
上の格子不整合が存在する。このため、いかにバッファ
層を導入しても発光層に多数の欠陥が生じる。発光素子
においては、この欠陥が非発光再結合中心となり発光効
率を低下させる。
ａＮを用いたＭＩＳ型半導体発光素子の概略構造を示し
た断面図である。これは青色発光素子材料の中でＧａＮ
は禁止帯幅が３．４ｅＶの直接遷移型の半導体である。
現在のところ、発光素子に十分適した特性のｐ−ｎ接合
を形成することができない。そこで、従来、ＭＩＳ型発
光素子が主に試作されていた。図９にＭＩＳ型発光ダイ
オードの構造の一例を示す。図において１はＡｌ2 Ｏ3
結晶基板、２はＡｌＮバッファ層、３はｎ型低抵抗Ｇａ
Ｎ膜、４は高抵抗ＧａＮ膜、５は金属膜、６はオーミッ
ク電極を示している。しかしながら、この種の素子に当
たっては次のような問題があった。まず第一にＡｌ2 Ｏ
3 １は絶縁体のため、電極をＡｌ2 Ｏ3 基板平面に設け
られず、図９に示すように、ｎ型ＧａＮ層の側面に電極
６を形成しなければならなかった。そのため、金属膜５
とオーミック電極６との間に流れる電流は、ｎ型低抵抗
ＧａＮ膜３中を面内方向に流れることになる。ｎ型低抵
抗ＧａＮ膜厚は数μｍと薄いため、この膜のシート抵抗
は高く、高駆動電圧が必要であった。また高い抵抗と高
駆動電圧により多大なジュール熱が発生し、発光層が加
熱され、発光効率が低下させられた。さらに、素子作製
プロセス上、基板平面上に電極を形成するのにくらべ
て、ｎ型低抵抗ＧａＮ層側面に電極を形成することは困
難であった。そのため、電極５と側面の電極６とがショ
ートすることもあり、この電極が素子製作上の歩留まり
低下の原因になっていた。第二に、基板であるＡｌ2 Ｏ
3 と発光層ＧａＮの間には１３％以上の格子不整合があ
り、Ａｌ2 Ｏ3 とＡｌＮバッファ層との間にも１１％以
上の格子不整合が存在する。このため、いかにバッファ
層を導入しても発光層に多数の欠陥が生じる。発光素子
においては、この欠陥が非発光再結合中心となり発光効
率を低下させる。
【０００４】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は電極形成
法の困難性、発光素子の高駆動電圧とそれによる多大な
発熱、電極間の電流パスの問題、そして発光層の結晶性
の不良を解決した高効率、低電圧駆動、低電流駆動の、
赤色より短波長で発光する発光素子を提供することにあ
る。
改善するために提案されたもので、その目的は電極形成
法の困難性、発光素子の高駆動電圧とそれによる多大な
発熱、電極間の電流パスの問題、そして発光層の結晶性
の不良を解決した高効率、低電圧駆動、低電流駆動の、
赤色より短波長で発光する発光素子を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明の半導体発光素子は導電性ＺｎＯ基板と、前記
基板上に形成したＩｎX ＧａY Ａｌ1-X-Y Ｎ（０≦ｘ，
ｙ；ｘ＋ｙ≦１）の（図１においては１１に相当する）
半導体発光層と、前記半導体発光層上の金属膜からなる
ことを特徴とする。さらに本発明の半導体発光素子は、
導電性ＺｎＯ基板（図４においては２２に相当する。以
下符号のみ記す）上に形成したＩｎX ＧａY Ａｌ1-X-Y
Ｎ（０≦ｘ，ｙ；ｘ＋ｙ≦１）半導体層（２３）と、さ
らに前記半導体層上に形成した
め本発明の半導体発光素子は導電性ＺｎＯ基板と、前記
基板上に形成したＩｎX ＧａY Ａｌ1-X-Y Ｎ（０≦ｘ，
ｙ；ｘ＋ｙ≦１）の（図１においては１１に相当する）
半導体発光層と、前記半導体発光層上の金属膜からなる
ことを特徴とする。さらに本発明の半導体発光素子は、
導電性ＺｎＯ基板（図４においては２２に相当する。以
下符号のみ記す）上に形成したＩｎX ＧａY Ａｌ1-X-Y
Ｎ（０≦ｘ，ｙ；ｘ＋ｙ≦１）半導体層（２３）と、さ
らに前記半導体層上に形成した
【化１】半導体発光層（２４）と、前記半導体発光層上
の金属膜からなることを特徴とする。さらに本発明の半
導体発光素子は、第一の導電型を有するＺｎＯ単結晶基
板（図６においては４１に相当する）と、第一の導電型
を有する前記基板上に形成されたＩｎX ＧａY Ａｌ
1-X-Y Ｎ（０≦ｘ，ｙ；ｘ＋ｙ≦１）（４３）の第一の
半導体単結晶層、第一あるいは第二の導電型を有し、第
一の半導体層よりバンドギャップエネルギの小さい第二
の半導体単結晶層（４４）、及び第二の導電型を有し、
第二の半導体層よりバンドギャップエネルギーの大きい
第三の半導体単結晶（４５）からなることを特徴とす
る。
の金属膜からなることを特徴とする。さらに本発明の半
導体発光素子は、第一の導電型を有するＺｎＯ単結晶基
板（図６においては４１に相当する）と、第一の導電型
を有する前記基板上に形成されたＩｎX ＧａY Ａｌ
1-X-Y Ｎ（０≦ｘ，ｙ；ｘ＋ｙ≦１）（４３）の第一の
半導体単結晶層、第一あるいは第二の導電型を有し、第
一の半導体層よりバンドギャップエネルギの小さい第二
の半導体単結晶層（４４）、及び第二の導電型を有し、
第二の半導体層よりバンドギャップエネルギーの大きい
第三の半導体単結晶（４５）からなることを特徴とす
る。
【０００６】
【作用】従来は基板としてＡｌ2 Ｏ3 や絶縁性ＺｎＯ等
を用いていた。そのため、電極を試料側面に形成してい
た。しかし本発明においては導電性ＺｎＯ基板を用い
て、基板側の電極をＺｎＯ基板平面上に形成することで
あり、その結果電気抵抗が低減できるので、駆動電圧を
低下し、発光素子の発熱を抑制でき、発光動率を上げる
ことができる。
を用いていた。そのため、電極を試料側面に形成してい
た。しかし本発明においては導電性ＺｎＯ基板を用い
て、基板側の電極をＺｎＯ基板平面上に形成することで
あり、その結果電気抵抗が低減できるので、駆動電圧を
低下し、発光素子の発熱を抑制でき、発光動率を上げる
ことができる。
【０００７】
【実施例】次に本発明の実施例について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは云
うまでもない。〔実施例１〕図１は本発明の実施例１を
説明する図である。この実施例はＭＩＳ型発光素子で、
電流の流れる方向に平行な面で切断した断面図である。
素子寸法は、縦横共に５００μｍ、厚さ約８５μｍであ
る。本図を用いて素子構造と製作方法を次に述べる。図
において７はＡｕメッキ層、８はＡｕ，９はＡｕ−Ｇｅ
−Ｎｉ膜、１０は低抵抗ＺｎＯ基板、１１は低抵抗Ｉｎ
ＧａＮ層、１２は高抵抗ＩｎＧａＮ層、１３は電流狭窄
層、１４はＣＲ，１５はＡｕショットキー電極、１６は
Ａｕメッキ層、１７はＡｕ・Ｓｎ半田、１８はダイヤモ
ンドシートシンクを示す。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは云
うまでもない。〔実施例１〕図１は本発明の実施例１を
説明する図である。この実施例はＭＩＳ型発光素子で、
電流の流れる方向に平行な面で切断した断面図である。
素子寸法は、縦横共に５００μｍ、厚さ約８５μｍであ
る。本図を用いて素子構造と製作方法を次に述べる。図
において７はＡｕメッキ層、８はＡｕ，９はＡｕ−Ｇｅ
−Ｎｉ膜、１０は低抵抗ＺｎＯ基板、１１は低抵抗Ｉｎ
ＧａＮ層、１２は高抵抗ＩｎＧａＮ層、１３は電流狭窄
層、１４はＣＲ，１５はＡｕショットキー電極、１６は
Ａｕメッキ層、１７はＡｕ・Ｓｎ半田、１８はダイヤモ
ンドシートシンクを示す。
【０００８】次に製造方法について述べる。 （ａ）厚さ３５０μｍの、ＩｎをドープしたＺｎＯ基板
１０上に、膜厚２μｍのノンドープ１ｎ0.2 Ｇａ0.8 Ｎ
（以下ＩｎＧａＮと記す）発光層１１、および膜厚０．
１μｍの濃度１×１０18ｃｍ-3Ｍｇドープ高抵抗ＩｎＧ
ａＮ層１２をＭＯＶＰＥで連続成長する。成長条件は温
度５００℃、Ｖ／ＩＩＩ比２５０００、圧力７６ｔｏｒ
ｒである。用いたＩＩＩ族原料はトリメチルインジウム
（ＴＭＩ）とトリエチルガリウム（ＴＥＧ）で、Ｖ族原
料はＮＨ3 である。ＩｎＧａＮ三元混晶系のＩｎモル分
率は０．２３であり、この混晶系はＺｎＯ基板と格子整
合する。このため、この混晶系とＺｎＯ基板との組合せ
は、ＧａＮとＡｌ2 Ｏ3 基板との組合せが有する１３％
以上もあった格子不整合によって生じる問題を解決でき
る。詳細に述べると、Ａｌ2 Ｏ3 基板上に成長したＧａ
Ｎが有する転位、格子歪、及び基板とＧａＮ発光層との
間の界面欠陥を減少させることができ、発光効率を向上
させることができる。基板に用いたＺｎＯは、キャリア
濃度１×１０21ｃｍ-3、抵抗率２×１０-3Ωｃｍであ
る。 （ｂ）低抵抗のＺｎＯ基板１０側に膜厚０．２μｍのＡ
ｕ−Ｇｃ−Ｎｉオーミックコンタクト層９と膜厚さ０．
２μｍのＡｕ８を連続蒸着する。基板と蒸着膜との密着
性を良くするため、基板温度２５０℃で蒸着する。 （ｃ）水素中で、温度４２０℃で、１分間アニールす
る。 （ｄ）ＩｎＧａＮ層１１上に膜厚０．５μｍのＳｉＯ2
電流狭窄層１３をＲＦマグネトロン・スパッタ法で形成
する。この方法では高抵抗ＩｎＧａＮ層１２は省略して
ある。 （ｅ）Ａｕ電極１５と電流狭窄層１３との密着性を良く
するため、膜厚０．１μｍのＣｒ層１４を蒸着する。 （ｆ）膜厚０．５μｍのＡｕ１５を基板温度２５０℃で
蒸着する。 （ｇ）ここでは、ｎ型電極へのワイヤボンデイングを容
易にするため、Ａｕ８上にフォトリソグラフィ技術を用
いて厚１μｍの金７を選択メッキする。 （ｈ）本素子のヒートシンク上へのマウントを容易にす
るために、Ａｕ１５上に厚さ５μｍの金１６をメッキす
る。 （ｉ）メタライズしたダイヤモンド・ヒートシンク１８
上にＡｕ−Ｓｎ半田１７を用いて、１６側を融着する。 （ｊ）最後にボールボンダを用いて、Ａｕメッキ層７に
３０μｍφの金線をワイヤボンディングする。
１０上に、膜厚２μｍのノンドープ１ｎ0.2 Ｇａ0.8 Ｎ
（以下ＩｎＧａＮと記す）発光層１１、および膜厚０．
１μｍの濃度１×１０18ｃｍ-3Ｍｇドープ高抵抗ＩｎＧ
ａＮ層１２をＭＯＶＰＥで連続成長する。成長条件は温
度５００℃、Ｖ／ＩＩＩ比２５０００、圧力７６ｔｏｒ
ｒである。用いたＩＩＩ族原料はトリメチルインジウム
（ＴＭＩ）とトリエチルガリウム（ＴＥＧ）で、Ｖ族原
料はＮＨ3 である。ＩｎＧａＮ三元混晶系のＩｎモル分
率は０．２３であり、この混晶系はＺｎＯ基板と格子整
合する。このため、この混晶系とＺｎＯ基板との組合せ
は、ＧａＮとＡｌ2 Ｏ3 基板との組合せが有する１３％
以上もあった格子不整合によって生じる問題を解決でき
る。詳細に述べると、Ａｌ2 Ｏ3 基板上に成長したＧａ
Ｎが有する転位、格子歪、及び基板とＧａＮ発光層との
間の界面欠陥を減少させることができ、発光効率を向上
させることができる。基板に用いたＺｎＯは、キャリア
濃度１×１０21ｃｍ-3、抵抗率２×１０-3Ωｃｍであ
る。 （ｂ）低抵抗のＺｎＯ基板１０側に膜厚０．２μｍのＡ
ｕ−Ｇｃ−Ｎｉオーミックコンタクト層９と膜厚さ０．
２μｍのＡｕ８を連続蒸着する。基板と蒸着膜との密着
性を良くするため、基板温度２５０℃で蒸着する。 （ｃ）水素中で、温度４２０℃で、１分間アニールす
る。 （ｄ）ＩｎＧａＮ層１１上に膜厚０．５μｍのＳｉＯ2
電流狭窄層１３をＲＦマグネトロン・スパッタ法で形成
する。この方法では高抵抗ＩｎＧａＮ層１２は省略して
ある。 （ｅ）Ａｕ電極１５と電流狭窄層１３との密着性を良く
するため、膜厚０．１μｍのＣｒ層１４を蒸着する。 （ｆ）膜厚０．５μｍのＡｕ１５を基板温度２５０℃で
蒸着する。 （ｇ）ここでは、ｎ型電極へのワイヤボンデイングを容
易にするため、Ａｕ８上にフォトリソグラフィ技術を用
いて厚１μｍの金７を選択メッキする。 （ｈ）本素子のヒートシンク上へのマウントを容易にす
るために、Ａｕ１５上に厚さ５μｍの金１６をメッキす
る。 （ｉ）メタライズしたダイヤモンド・ヒートシンク１８
上にＡｕ−Ｓｎ半田１７を用いて、１６側を融着する。 （ｊ）最後にボールボンダを用いて、Ａｕメッキ層７に
３０μｍφの金線をワイヤボンディングする。
【０００９】この素子を動作させるため、Ａｕメッキ層
１６にプラスの電圧を、Ａｕメッキ層７にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。その発光スペクトルを図２に
示す、図２は横軸に発光波長、縦軸に光強度をとってあ
る。中心波長は４５０μｍ近傍である。また、光−電流
特性を図３に示す。図３では横軸に電流、縦軸に光強度
をとってある。注入電流８．２ｍＡ、電圧６．１Ｖのと
き、最大光出力４０μＷが得られた。電気から光への電
力の変換効率は、０．０８％であった。外部微分量子効
率は０．２７％であった。
１６にプラスの電圧を、Ａｕメッキ層７にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。その発光スペクトルを図２に
示す、図２は横軸に発光波長、縦軸に光強度をとってあ
る。中心波長は４５０μｍ近傍である。また、光−電流
特性を図３に示す。図３では横軸に電流、縦軸に光強度
をとってある。注入電流８．２ｍＡ、電圧６．１Ｖのと
き、最大光出力４０μＷが得られた。電気から光への電
力の変換効率は、０．０８％であった。外部微分量子効
率は０．２７％であった。
【００１０】ここでは、結晶成長法にＭＯＶＰＥを用い
たが、ＭＢＥ、ＬＰＥ、ガスソースＭＢＥ等の他の成長
法でもよい。また、高抵抗層にＭｇドープＩｎＧａＮ膜
を用いたが、ＺｎドープＩｎＧａＮ膜、Ｎ+ イオンを注
入したＩｎＧａＮ、またはＳｉＯ2 ，Ｓｉ3 Ｎ4 の薄膜
でもよい。ここでは発光層および高抵抗層としてＩｎx
Ｇａ1-x Ｎ三元混晶を用いた場合について述べたが、Ｉ
ｎX ＧａＡｌ1-x-y Ｎ四元混晶を用いてもよい。
たが、ＭＢＥ、ＬＰＥ、ガスソースＭＢＥ等の他の成長
法でもよい。また、高抵抗層にＭｇドープＩｎＧａＮ膜
を用いたが、ＺｎドープＩｎＧａＮ膜、Ｎ+ イオンを注
入したＩｎＧａＮ、またはＳｉＯ2 ，Ｓｉ3 Ｎ4 の薄膜
でもよい。ここでは発光層および高抵抗層としてＩｎx
Ｇａ1-x Ｎ三元混晶を用いた場合について述べたが、Ｉ
ｎX ＧａＡｌ1-x-y Ｎ四元混晶を用いてもよい。
【００１１】ＺｎＯ基板を低抵抗にするためのドーバン
トとしては、Ｉｎの他にＩＩＩ族元素のＢ、Ａｌ、及び
Ｇａ、またはＩＶ族元素のＳｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｔ
ｉ、Ｚｒ、及びＨｆでもよい。さらに、Ｚｎをドービン
グしたり、還元雰囲気中で酸素を脱離し、結晶組成をス
トイキオメトリからずらすことにより、ＺｎＯの低抵抗
化を図ってもよい。なお、上記構造において高抵抗Ｉｎ
ＧａＮ層１２は必ずしもなくても良い。従って高抵抗層
は設けても、設けなくとも、よい。
トとしては、Ｉｎの他にＩＩＩ族元素のＢ、Ａｌ、及び
Ｇａ、またはＩＶ族元素のＳｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｔ
ｉ、Ｚｒ、及びＨｆでもよい。さらに、Ｚｎをドービン
グしたり、還元雰囲気中で酸素を脱離し、結晶組成をス
トイキオメトリからずらすことにより、ＺｎＯの低抵抗
化を図ってもよい。なお、上記構造において高抵抗Ｉｎ
ＧａＮ層１２は必ずしもなくても良い。従って高抵抗層
は設けても、設けなくとも、よい。
【００１２】〔実施例２〕図４は本発明の実施例２を説
明する図である。この実施例はＭＩＳ型発光素子で、電
流の流れる方向に平行な面で切断した断面図である。素
子寸法は、縦横共に５００μｍ、厚さ約８５μｍであ
る。図４において１９はＡｕメッキ層、２０はＡｕ、２
１はＡｕ−ＧｅＮｉ膜、２２は低抵抗ＺｎＯ基板、２３
はＩｎＧａＮ膜、２４は低抵抗ＩｎＧａＮ層、２５は高
抵抗ＩｎＧａＮ層、２６は電流狭窄層、２７はＣｒ、２
８はＡｕシヨットキー電極、２９はＡｕメッキ層、３０
はＡｕ−Ｓｎ半田、３１はダイヤモンドヒートシンクを
示す。
明する図である。この実施例はＭＩＳ型発光素子で、電
流の流れる方向に平行な面で切断した断面図である。素
子寸法は、縦横共に５００μｍ、厚さ約８５μｍであ
る。図４において１９はＡｕメッキ層、２０はＡｕ、２
１はＡｕ−ＧｅＮｉ膜、２２は低抵抗ＺｎＯ基板、２３
はＩｎＧａＮ膜、２４は低抵抗ＩｎＧａＮ層、２５は高
抵抗ＩｎＧａＮ層、２６は電流狭窄層、２７はＣｒ、２
８はＡｕシヨットキー電極、２９はＡｕメッキ層、３０
はＡｕ−Ｓｎ半田、３１はダイヤモンドヒートシンクを
示す。
【００１３】 次に製作法を述べる。 （ａ）厚さ３５０μｍのＩｎをドープしたＺｎＯ基板２
２上に、膜厚０．０５μｍのＩｎ0.23Ｇａ0.77Ｎバッフ
ァ層（以下ＩｎＧａＮと記す）２３、膜厚２μｍのノン
ドープＩｎＧａＮ発光層２４、およびＭｇを１×１０18
ｃｍ-3ドープした膜厚０．１μｍの高抵抗ＩｎＧａＮ層
２５をＭＯＶＰＥで連続成長する。成長温度は、ＩｎＧ
ａＮ層２３を成長するときは５００℃で、ノンドープＩ
ｎＧａＮ発光層２４と高抵抗ＩｎＧａＮ層２５のときは
７００℃である。Ｖ／ＩＩＩ比は２５０００、成長圧力
は７６ｔｏｒｒである。用いたＩＩＩ族原料はトリメチ
ルインジウム（ＴＭＩ）とトリエチルガリウム（ＴＥ
Ｇ）で、Ｖ族原料はＮＨ3 である。基板に用いたＺｎＯ
は、キャリア濃度１×１０21ｃｍ-3、抵抗率２×１０-3
Ωｃｍである。これに続く素子作製工程は実施例１の
（ｂ）〜（ｉ）と同様である。
２上に、膜厚０．０５μｍのＩｎ0.23Ｇａ0.77Ｎバッフ
ァ層（以下ＩｎＧａＮと記す）２３、膜厚２μｍのノン
ドープＩｎＧａＮ発光層２４、およびＭｇを１×１０18
ｃｍ-3ドープした膜厚０．１μｍの高抵抗ＩｎＧａＮ層
２５をＭＯＶＰＥで連続成長する。成長温度は、ＩｎＧ
ａＮ層２３を成長するときは５００℃で、ノンドープＩ
ｎＧａＮ発光層２４と高抵抗ＩｎＧａＮ層２５のときは
７００℃である。Ｖ／ＩＩＩ比は２５０００、成長圧力
は７６ｔｏｒｒである。用いたＩＩＩ族原料はトリメチ
ルインジウム（ＴＭＩ）とトリエチルガリウム（ＴＥ
Ｇ）で、Ｖ族原料はＮＨ3 である。基板に用いたＺｎＯ
は、キャリア濃度１×１０21ｃｍ-3、抵抗率２×１０-3
Ωｃｍである。これに続く素子作製工程は実施例１の
（ｂ）〜（ｉ）と同様である。
【００１４】本素子を動作させるため、Ａｕメッキ層２
９にプラスの電圧を、Ａｕメッキ層１９にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。中心波長は、４５０ｎｍ近傍
であり、注入電流８．２ｍＡ、電圧６．１Ｖのとき、最
大出力８２μＷが得られた。電気から光への電力の変換
効率は、０．１６％であった。外部微分量子効率は、
０．２８％であった。このように低温（５００℃）で形
成したバッファ層を用い、かつ、発光層を高温で成長す
ることにより、実施例１に示し素子に比べて、発光効率
の改善が見られた。なお、上記構造で高抵抗ＩｎＧａＮ
層２５は必ずしもなくても良い。
９にプラスの電圧を、Ａｕメッキ層１９にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。中心波長は、４５０ｎｍ近傍
であり、注入電流８．２ｍＡ、電圧６．１Ｖのとき、最
大出力８２μＷが得られた。電気から光への電力の変換
効率は、０．１６％であった。外部微分量子効率は、
０．２８％であった。このように低温（５００℃）で形
成したバッファ層を用い、かつ、発光層を高温で成長す
ることにより、実施例１に示し素子に比べて、発光効率
の改善が見られた。なお、上記構造で高抵抗ＩｎＧａＮ
層２５は必ずしもなくても良い。
【００１５】ここでは半導体層としてＩｎＧａＮ三元混
晶を用いた場合について述べたが、実施例１と同様にＩ
ｎx Ｇａy Ａｌ1-x-y Ｎ四元混晶を用いてもよい。さら
にバッファ層も同様にＩｎx Ｇａy Ａｌ1-x-y Ｎ四元混
晶を用いてもよい。この場合に、上部層の組成は必ずし
も同じでなくてもよい。
晶を用いた場合について述べたが、実施例１と同様にＩ
ｎx Ｇａy Ａｌ1-x-y Ｎ四元混晶を用いてもよい。さら
にバッファ層も同様にＩｎx Ｇａy Ａｌ1-x-y Ｎ四元混
晶を用いてもよい。この場合に、上部層の組成は必ずし
も同じでなくてもよい。
【００１６】〔実施例３〕図５は、本発明の実施例３を
説明する図である。本実施例は、ｐｎ接合を有する発光
ダイオードに関する例で、電流の流れる方向に平行な切
断した発光ダイオードの断面図である。この素子の構造
はダブルヘテロ構造である。この素子は、厚さ３５０μ
ｍのＩｎをドープした導電性ＺｎＯ基板３７、膜厚３μ
ｍのＳｎドープＩｎＧａＡｌＮクラッド層３６、膜厚
０．５μｍのノンドープＩｎＧａＮ活性層３４、膜厚２
μｍのＺｎドープＩｎＧａＡｌＮ層クラッド層３３、ｐ
型クラッド層のオーミック電極Ａｕ−Ｚｎ−Ｎｉ４７、
ＳｉＯ2 電流狭窄層４６、金メッキ層３２、及びｎ型ク
ラッド層のオーミック電極Ａｕ−Ｇｅ−Ｎｉ３５から構
成される。ＺｎＯ基板３７と上記各層の格子整合条件を
満たし、かつ、クラッド層のバンドギャップエネルギを
活性層より０．３ｅＶ高くなるようクラッド層と活性層
の組成を、それぞれ、Ｉｎ0.28Ｇａ0.39Ａｌ0.33Ｎ、Ｉ
ｎ0.23Ｇａ0.72Ｎとした。
説明する図である。本実施例は、ｐｎ接合を有する発光
ダイオードに関する例で、電流の流れる方向に平行な切
断した発光ダイオードの断面図である。この素子の構造
はダブルヘテロ構造である。この素子は、厚さ３５０μ
ｍのＩｎをドープした導電性ＺｎＯ基板３７、膜厚３μ
ｍのＳｎドープＩｎＧａＡｌＮクラッド層３６、膜厚
０．５μｍのノンドープＩｎＧａＮ活性層３４、膜厚２
μｍのＺｎドープＩｎＧａＡｌＮ層クラッド層３３、ｐ
型クラッド層のオーミック電極Ａｕ−Ｚｎ−Ｎｉ４７、
ＳｉＯ2 電流狭窄層４６、金メッキ層３２、及びｎ型ク
ラッド層のオーミック電極Ａｕ−Ｇｅ−Ｎｉ３５から構
成される。ＺｎＯ基板３７と上記各層の格子整合条件を
満たし、かつ、クラッド層のバンドギャップエネルギを
活性層より０．３ｅＶ高くなるようクラッド層と活性層
の組成を、それぞれ、Ｉｎ0.28Ｇａ0.39Ａｌ0.33Ｎ、Ｉ
ｎ0.23Ｇａ0.72Ｎとした。
【００１７】次に、発光特性を示す。電極３２、３７に
それぞれ正と負の電圧を印加することにより、活性層に
正孔と電子を注入した。その結果、波長４５０ｎｍの青
色発光を観測した。最大光出力は８ｍＷ、外部微分量子
効率は１．６％であった。
それぞれ正と負の電圧を印加することにより、活性層に
正孔と電子を注入した。その結果、波長４５０ｎｍの青
色発光を観測した。最大光出力は８ｍＷ、外部微分量子
効率は１．６％であった。
【００１８】〔実施例４〕図６は、本発明の実施例４を
説明する図で、電流の流れる方向に平行な面で切断した
レーザダイオードの断面図である。この素子の構造はダ
ブルヘテロ構造を有する埋め込み型レーザである。この
素子は、厚さ３５０μｍのＩｎをドープした導電性Ｚｎ
Ｏ基板４１、膜厚３μｍのドープＩｎＧａＡｌＮクラッ
ド層４３、膜厚０．５μｍのノンドープＩｎＧａＮ活性
層４４、膜厚２μｍのＺｎドープＩｎＧａＡｌＮ層クラ
ッド層４５、Ｓｎドープ型ＩｎＧａＡｌＮ埋め込み層３
９、ＺｎドープＰ型ＩｎＧａＡｌＮ埋め込み層４０、及
びｐ型クラッド層のオーミック電極Ａｕ−Ｚｎ−Ｎｉ３
８とｎ型クラッド層のオーミック電極Ａｕ−Ｇｅ−Ｎｉ
４２から構成される。ＺｎＯ基板３７と上記各層の格子
整合条件を満し、かつ、クラッド層のバンドギャップエ
ネルギが活性層より０．３ｅＶ高くなるようにクラッド
層と活性層の組成は、それぞれ、Ｉｎ0.29Ｇａ0.33、Ａ
ｌ0.33Ｎ、Ｉｎ0.23Ｇａ0.72Ｎとした。共振器長は３０
０μｍで、活性層幅は０．８μｍである。ｐサイドダウ
ンでダイヤモンドヒートシンク上にマウントした。
説明する図で、電流の流れる方向に平行な面で切断した
レーザダイオードの断面図である。この素子の構造はダ
ブルヘテロ構造を有する埋め込み型レーザである。この
素子は、厚さ３５０μｍのＩｎをドープした導電性Ｚｎ
Ｏ基板４１、膜厚３μｍのドープＩｎＧａＡｌＮクラッ
ド層４３、膜厚０．５μｍのノンドープＩｎＧａＮ活性
層４４、膜厚２μｍのＺｎドープＩｎＧａＡｌＮ層クラ
ッド層４５、Ｓｎドープ型ＩｎＧａＡｌＮ埋め込み層３
９、ＺｎドープＰ型ＩｎＧａＡｌＮ埋め込み層４０、及
びｐ型クラッド層のオーミック電極Ａｕ−Ｚｎ−Ｎｉ３
８とｎ型クラッド層のオーミック電極Ａｕ−Ｇｅ−Ｎｉ
４２から構成される。ＺｎＯ基板３７と上記各層の格子
整合条件を満し、かつ、クラッド層のバンドギャップエ
ネルギが活性層より０．３ｅＶ高くなるようにクラッド
層と活性層の組成は、それぞれ、Ｉｎ0.29Ｇａ0.33、Ａ
ｌ0.33Ｎ、Ｉｎ0.23Ｇａ0.72Ｎとした。共振器長は３０
０μｍで、活性層幅は０．８μｍである。ｐサイドダウ
ンでダイヤモンドヒートシンク上にマウントした。
【００１９】次に、室温におけるＣＷ特性を示す。光出
力と注入電流の関係を図７に示す。図７は横軸に注入電
流、縦軸光出力をとってある。発振スペクトルを図８に
示す。図８は横軸に発光波長、縦軸に光強度をとってあ
る。発振しきい値電流は４８ｍＡ、発振波長は４５２ｎ
ｍ、端面当りの外部微分量子効率は３．４％であった。
また、端面当りの最大光出力は２６ｍＷであった。横モ
ードは単一であった。ここで、活性層はノンドープのＩ
ｎＧａＮを選んだが、ＺｎＯ基板に格子整合する組成で
あれば、ＩｎＧａＡｌＮでもよい。
力と注入電流の関係を図７に示す。図７は横軸に注入電
流、縦軸光出力をとってある。発振スペクトルを図８に
示す。図８は横軸に発光波長、縦軸に光強度をとってあ
る。発振しきい値電流は４８ｍＡ、発振波長は４５２ｎ
ｍ、端面当りの外部微分量子効率は３．４％であった。
また、端面当りの最大光出力は２６ｍＷであった。横モ
ードは単一であった。ここで、活性層はノンドープのＩ
ｎＧａＮを選んだが、ＺｎＯ基板に格子整合する組成で
あれば、ＩｎＧａＡｌＮでもよい。
【００２０】
【発明の効果】以上説明したように本発明によれば、電
極をＺｎＯ基板平面上に形成できることから、電極間の
電流パスがＩｎＧａＮ発光層の膜厚方向になるため、電
気抵抗を低減できる。その結果、駆動電圧を下げること
ができる。また、駆動電圧および電気抵抗を低減できる
ことから発光素子の発熱を抑制することができ、その結
果として発光層での発光効率を上げることができる。ま
た、基板が透明であるから、発光層で生じた光を基板に
吸収されることなく、効率良く取り出すことができる。
このため、外部量子効率が高くなり、結果として発光輝
度を高めることがの歩留まりの大幅な改善につながる。
また、基板と発光層が格子整合していることから、その
界面に生ずる転位、格子歪、界面欠陥を低減でき、発光
効率を上げることができる。
極をＺｎＯ基板平面上に形成できることから、電極間の
電流パスがＩｎＧａＮ発光層の膜厚方向になるため、電
気抵抗を低減できる。その結果、駆動電圧を下げること
ができる。また、駆動電圧および電気抵抗を低減できる
ことから発光素子の発熱を抑制することができ、その結
果として発光層での発光効率を上げることができる。ま
た、基板が透明であるから、発光層で生じた光を基板に
吸収されることなく、効率良く取り出すことができる。
このため、外部量子効率が高くなり、結果として発光輝
度を高めることがの歩留まりの大幅な改善につながる。
また、基板と発光層が格子整合していることから、その
界面に生ずる転位、格子歪、界面欠陥を低減でき、発光
効率を上げることができる。
【図１】本発明の半導体発光素子の概略構造
【図２】図１に示す半導体発光素子の発光波長と光強度
との関係
との関係
【図３】図１に示す半導体発光素子の電流と光強度との
関係
関係
【図４】本発明の第２の実施例
【図５】本発明の第３の実施例
【図６】本発明の第４の実施例
【図７】図６の実施例の注入電流と光出力との関係
【図８】図６の実施例の発光波長と光強度との関係
【図９】従来例を示す。
１ Ａｌ2 Ｏ3 結晶基板 ２ ＡｉＮバッファ層 ３ ｎ型低抵抗ＧａＮ膜 ４ 高抵抗ＧａＮ膜 ５ 金属膜 ６ オーミック電極 ７、１９ Ａｕメッキ層 ８、２０ Ａｕ ９、２１ Ａｕ−Ｇｅ−Ｎｉ膜 １０、２２ 低抵抗ＺｎＯ基板 １１、２４ 低抵抗ＩｎＧａＮ層 １２、２５ 高抵抗ＩｎＧａＮ層 １３、２６ 電流狭窄層 １４、２７ Ｃｒ １５、２８ Ａｕショットキー電極 １６、２９ Ａｕメッキ層 １７、３０ Ａｕ−Ｓｎ半田 １８、３１ ダイヤモンドヒートシンク ２３ ＩｎＧａＮバッファ層 ３２ 金メッキ層 ３３ ＺｎドープＩｎＧａＡｌＮクラッド層 ３４ ノンドープＩｎＧａＮ活性層 ３５ ｎ型オーミック電極Ａｕ−Ｇｅ−Ｎｉ ３６ ＳｎドープＩｎＧａＡｌＮクラッド層 ３７ 導電性ＺｎＯ基板 ３８ ｐ型オーミック電極Ａｕ−Ｚｎ−Ｎｉ ３９ Ｓｎドープｎ型ＩｎＧａＡｌＮ埋め込み層 ４０ Ｚｎドープｐ型ＩｎＧａＡｌＮ埋め込み層 ４１ 導電性ＺｎＯ基板 ４２ ｎ型オーミック電極Ａｕ−Ｇｅ−Ｎｉ ４３ ＳｎドープＩｎＧａＡｌＮクラッド層 ４４ ノンドープＩｎＧａＮ活性層 ４５ ＺｎドープＩｎＧａＡｌＮクラッド層 ４６ ＳｉＯ2 電流狭窄層 ４７ ｐ型オーミック電極Ａｕ−Ｚｎ−Ｎｉ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝井 明憲 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭64−17484（ＪＰ，Ａ) 特開 平２−229475（ＪＰ，Ａ)
Claims (3)
- 【請求項１】導電性ZnO基板と、前記基板上に形成したI
nxGayAl1-x-yN（0≦ｘ, y；x+y≦1）半導体発光層と、
前記半導体発光層上の金属膜からなることを特徴とした
半導体発光素子。 - 【請求項２】導電性ZnO基板と、前記基板上に形成したI
nxGayAl1-x-yN（0≦ｘ, y；x+y≦1）半導体層と、さら
に前記半導体層上に形成した 【化１】半導体発光層と、前記半導体発光層上の金属膜
からなることを特徴とした半導体発光素子。 【化１】 - 【請求項３】第一の導電型を有するZnO単結晶基板と、
第一の導電型を有する前記基板上に形成されたInxGayAl
1-x-yN（0≦ｘ, y；x+y≦1）の第一の半導体単結晶層、
第一或は第二の導電型を有し第一の半導体層よりバンド
ギャップエネルギの小さい第二の半導体単結晶層、及び
第二の導電型を有し、第二の半導体層よりバンドギャッ
プエネルギの大きい第三の半導体単結晶層からなること
を特徴とする半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02409768A JP3102647B2 (ja) | 1990-12-10 | 1990-12-10 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02409768A JP3102647B2 (ja) | 1990-12-10 | 1990-12-10 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213878A JPH04213878A (ja) | 1992-08-04 |
| JP3102647B2 true JP3102647B2 (ja) | 2000-10-23 |
Family
ID=18519054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02409768A Expired - Lifetime JP3102647B2 (ja) | 1990-12-10 | 1990-12-10 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102647B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3352712B2 (ja) * | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
| US5889295A (en) * | 1996-02-26 | 1999-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JPH10294531A (ja) | 1997-02-21 | 1998-11-04 | Toshiba Corp | 窒化物化合物半導体発光素子 |
| KR100545441B1 (ko) * | 1998-07-28 | 2006-01-24 | 스미토모덴키고교가부시키가이샤 | 발광기판ｌｅｄ소자 |
| JP3924303B2 (ja) * | 2005-05-09 | 2007-06-06 | ローム株式会社 | 窒化物半導体素子およびその製法 |
| US8084781B2 (en) | 2005-09-07 | 2011-12-27 | Showa Denko K.K. | Compound semiconductor device |
| DE112006002403T5 (de) | 2005-09-07 | 2008-07-10 | Showa Denko K.K. | Verbindungshalbleiter-Bauelement |
| JP2007294878A (ja) * | 2006-03-31 | 2007-11-08 | Fujifilm Corp | 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置 |
| JP2007019526A (ja) * | 2006-08-11 | 2007-01-25 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| WO2008029915A1 (fr) | 2006-09-08 | 2008-03-13 | The Furukawa Electric Co., Ltd. | Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication |
| JP5158834B2 (ja) * | 2006-09-08 | 2013-03-06 | 古河電気工業株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| KR101055003B1 (ko) * | 2010-03-09 | 2011-08-05 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법 |
-
1990
- 1990-12-10 JP JP02409768A patent/JP3102647B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04213878A (ja) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
| JP3924303B2 (ja) | 窒化物半導体素子およびその製法 | |
| JP2785254B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2890390B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3102647B2 (ja) | 半導体発光素子 | |
| JP7432024B2 (ja) | 赤外線発光ダイオード | |
| JPH0614564B2 (ja) | 半導体発光素子 | |
| KR20090115322A (ko) | 그룹 3족 질화물계 반도체 소자 | |
| JP3718329B2 (ja) | ＧａＮ系化合物半導体発光素子 | |
| JPH0888441A (ja) | 窒化ガリウム系化合物半導体レーザ素子及びその製造方法 | |
| JP3763701B2 (ja) | 窒化ガリウム系半導体発光素子 | |
| JP3484997B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| US8299480B2 (en) | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer | |
| JP3633018B2 (ja) | 半導体発光装置 | |
| JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2000058916A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR20090115314A (ko) | 그룹 3족 질화물계 반도체 소자 | |
| JP3005115B2 (ja) | 半導体発光素子 | |
| JP3025760B2 (ja) | 窒化ガリウム系半導体レーザ素子およびその製造方法 | |
| KR20010008570A (ko) | 양자 우물 구조의 질화물 반도체소자 | |
| JP2004311678A (ja) | 金属膜を積層した半導体素子 | |
| JP2004356601A (ja) | 発光ダイオード | |
| KR101480552B1 (ko) | 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법 | |
| JP2009260136A (ja) | 半導体発光素子及びその製造方法、エピタキシャルウェーハ | |
| JPH1079530A (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |