JPH04213878A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH04213878A
JPH04213878A JP2409768A JP40976890A JPH04213878A JP H04213878 A JPH04213878 A JP H04213878A JP 2409768 A JP2409768 A JP 2409768A JP 40976890 A JP40976890 A JP 40976890A JP H04213878 A JPH04213878 A JP H04213878A
Authority
JP
Japan
Prior art keywords
layer
light emitting
substrate
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2409768A
Other languages
English (en)
Other versions
JP3102647B2 (ja
Inventor
Naoto Yoshimoto
直人 吉本
Takashi Matsuoka
隆志 松岡
Akinori Katsui
勝井 明憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18519054&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04213878(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP02409768A priority Critical patent/JP3102647B2/ja
Publication of JPH04213878A publication Critical patent/JPH04213878A/ja
Application granted granted Critical
Publication of JP3102647B2 publication Critical patent/JP3102647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体発光素子に関す
るものである。さらに詳細に説明すれば、可視光領域の
赤色から紫外領域で発光する半導体発光素子に関するも
のである。
【0002】
【従来の技術】近年、化合物半導体を用い、可視光から
赤外線領域にかけて発光する各種の半導体発光素子が実
用化され、これらの高輝度化が計られている。その中で
も青色領域の発光素子は未だ満足できる性能には程遠く
、また、コストも高くその素子構造の改善が必要とされ
ている
【0003】図9は、Al2 O3 を基板とした従来
のGaNを用いたMIS型半導体発光素子の概略構造を
示した断面図である。これは青色発光素子材料の中でG
aNは禁止帯幅が3.4eVの直接遷移型の半導体であ
る。 現在のところ、発光素子に十分適した特性のp−n接合
を形成することができない。そこで、従来、MIS型発
光素子が主に試作されていた。図9にMIS型発光ダイ
オードの構造の一例を示す。図において1はAl2 O
3 結晶基板、2はAlNバッファ層、3はn型低抵抗
GaN膜、4は高抵抗GaN膜、5は金属膜、6はオー
ミック電極を示している。しかしながら、この種の素子
に当たっては次のような問題があった。まず第一にAl
2 O3 1は絶縁体のため、電極をAl2 O3 基
板平面に設けられず、図9に示すように、n型GaN層
の側面に電極6を形成しなければならなかった。そのた
め、金属膜5とオーミック電極6との間に流れる電流は
、n型低抵抗GaN膜3中を面内方向に流れることにな
る。n型低抵抗GaN膜厚は数μmと薄いため、この膜
のシート抵抗は高く、高駆動電圧が必要であった。また
高い抵抗と高駆動電圧により多大なジュール熱が発生し
、発光層が加熱され、発光効率が低下させられた。さら
に、素子作製プロセス上、基板平面上に電極を形成する
のにくらべて、n型低抵抗GaN層側面に電極を形成す
ることは困難であった。そのため、電極5と側面の電極
6とがショートすることもあり、この電極が素子製作上
の歩留まり低下の原因になっていた。第二に、基板であ
るAl2 O3 と発光層GaNの間には13%以上の
格子不整合があり、Al2 O3 とAlNバッファ層
との間にも11%以上の格子不整合が存在する。このた
め、いかにバッファ層を導入しても発光層に多数の欠陥
が生じる。発光素子においては、この欠陥が非発光再結
合中心となり発光効率を低下させる。
【0004】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は電極形成
法の困難性、発光素子の高駆動電圧とそれによる多大な
発熱、電極間の電流パスの問題、そして発光層の結晶性
の不良を解決した高効率、低電圧駆動、低電流駆動の、
赤色より短波長で発光する発光素子を提供することにあ
る。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め本発明の半導体発光素子は導電性ZnO基板と、前記
基板上に形成したInX GaY Al1−X−Y N
(0≦x,y;x+y≦1)の(図1においては11に
相当する)半導体発光層と、前記半導体発光層上の金属
膜からなることを特徴とする。さらに本発明の半導体発
光素子は、導電性ZnO基板(図4においては22に相
当する。以下符号のみ記す)上に形成したInX Ga
Y Al1−X−Y N(0≦x,y;x+y≦1)半
導体層(23)と、さらに前記半導体層上に形成した
【化1】半導体発光層(24)と、前記半導体発光層上
の金属膜からなることを特徴とする。さらに本発明の半
導体発光素子は、第一の導電型を有するZnO単結晶基
板(図6においては41に相当する)と、第一の導電型
を有する前記基板上に形成されたInX GaY Al
1−X−Y N(0≦x,y;x+y≦1)(43)の
第一の半導体単結晶層、第一あるいは第二の導電型を有
し、第一の半導体層よりバンドギャップエネルギの小さ
い第二の半導体単結晶層(44)、及び第二の導電型を
有し、第二の半導体層よりバンドギャップエネルギーの
大きい第三の半導体単結晶(45)からなることを特徴
とする。
【0006】
【作用】従来は基板としてAl2 O3 や絶縁性Zn
O等を用いていた。そのため、電極を試料側面に形成し
ていた。しかし本発明においては導電性ZnO基板を用
いて、基板側の電極をZnO基板平面上に形成すること
であり、その結果電気抵抗が低減できるので、駆動電圧
を低下し、発光素子の発熱を抑制でき、発光動率を上げ
ることができる。
【0007】
【実施例】次に本発明の実施例について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは云
うまでもない。〔実施例1〕図1は本発明の実施例1を
説明する図である。この実施例はMIS型発光素子で、
電流の流れる方向に平行な面で切断した断面図である。 素子寸法は、縦横共に500μm、厚さ約85μmであ
る。本図を用いて素子構造と製作方法を次に述べる。図
において7はAuメッキ層、8はAu,9はAu−Ge
−Ni膜、10は低抵抗ZnO基板、11は低抵抗In
GaN層、12は高抵抗InGaN層、13は電流狭窄
層、14はCR,15はAuショットキー電極、16は
Auメッキ層、17はAu・Sn半田、18はダイヤモ
ンドシートシンクを示す。
【0008】 次に製造方法について述べる。 (a)厚さ350μmの、InをドープしたZnO基板
10上に、膜厚2μmのノンドープ1n0.2 Ga0
.8 N(以下InGaNと記す)発光層11、および
膜厚0.1μmの濃度1×1018cm−3Mgドープ
高抵抗InGaN層12をMOVPEで連続成長する。 成長条件は温度500℃、V/III比25000、圧
力76torrである。用いたIII族原料はトリメチ
ルインジウム(TMI)とトリエチルガリウム(TEG
)で、V族原料はNH3 である。InGaN3の元混
晶系のInモル分率は0.23であり、この混晶系はZ
nO基板と格子整合する。このため、この混晶系とZn
O基板との組合せは、GaNとAl2 O3 基板との
組合せが有する13%以上もあった格子不整合によって
生じる問題を解決できる。詳細に述べると、Al2 O
3 基板上に成長したGaNが有する転位、格子歪、及
び基板とGaN発光層との間の界面欠陥を減少させるこ
とができ、発光効率を向上させることができる。基板に
用いたZnOは、キャリア濃度1×1021cm−3、
抵抗率2×10−3Ωcmである。 (b)低抵抗のZnO基板10側に膜厚0.2μmのA
u−Gc−Niオーミックコンタクト層9と膜厚さ0.
2μmのAu8を連続蒸着する。基板と蒸着膜との密着
性を良くするため、基板温度250℃で蒸着する。 (c)水素中で、温度420℃で、1分間アニールする
。 (d)InGaN層11上に膜厚0.5μmのSiO2
 電流狭窄層13をRFマグネトロン・スパッタ法で形
成する。この方法では高抵抗InGaN層12は省略し
てある。 (e)Au電極15と電流狭窄層13との密着性を良く
するため、膜厚0.1μmのCr層14を蒸着する。 (f)膜厚0.5μmのAu15を基板温度250℃で
蒸着する。 (g)ここでは、n型電極へのワイヤボンデイングを容
易にするため、Au8上にフォトリソグラフィ技術を用
いて厚1μmの金7を選択メッキする。 (h)本素子のヒートシンク上へのマウントを容易にす
るために、Au15上に厚さ5μmの金16をメッキす
る。 (i)メタライズしたダイヤモンド・ヒートシンク18
上にAu−Sn半田17を用いて、16側を融着する。 (j)最後にボールボンダを用いて、Auメッキ層7に
30μmφの金線をワイヤボンディングする。
【0009】この素子を動作させるため、Auメッキ層
16にプラスの電圧を、Auメッキ層7にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。その発光スペクトルを図2に
示す、図2は横軸に発光波長、縦軸に光強度をとってあ
る。中心波長は450μm近傍である。また、光−電流
特性を図3に示す。図3では横軸に電流、縦軸に光強度
をとってある。注入電流8.2mA、電圧6.1Vのと
き、最大光出力40μWが得られた。電気から光への電
力の変換効率は、0.08%であった。外部微分量子効
率は0.27%であった。
【0010】ここでは、結晶成長法にMOVPEを用い
たが、MBE、LPE、ガスソースMBE等の他の成長
法でもよい。また、高抵抗層にMgドープInGaN膜
を用いたが、ZnドープInGaN膜、N+ イオンを
注入したInGaN、またはSiO2 ,Si3 N4
 の薄膜でもよい。ここでは発光層および高抵抗層とし
てInx Ga1−x N三元混晶を用いた場合につい
て述べたが、InX GaAl1−x−y N四元混晶
を用いてもよい。
【0011】ZnO基板を低抵抗にするためのドーバン
トとしては、Inの他にIII族元素のB、Al、及び
Ga、またはIV族元素のSi、Ge、Sn、Pb、T
i、Zr、及びHfでもよい。さらに、Znをドービン
グしたり、還元雰囲気中で酸素を脱離し、結晶組成をス
トイキオメトリからずらすことにより、ZnOの低抵抗
化を図ってもよい。なお、上記構造において高抵抗In
GeN層12は必ずしもなくても良い。従って高抵抗層
は設けても、設けなくとも、よい。
【0012】〔実施例2〕図4は本発明の実施例2を説
明する図である。この実施例はMIS型発光素子で、電
流の流れる方向に平行な面で切断した断面図である。素
子寸法は、縦横共に500μm、厚さ約85μmである
。図4において19はAuメッキ層、20はAu、21
はAu−GeNi膜、22は低抵抗ZnO基板、23は
InGaN膜、24は低抵抗InGaN層、25は高抵
抗InGaN層、26は電流狭窄層、27はCr、28
はAuシヨットキー電極、29はAuメッキ層、30は
Au−Sn半田、31はダイヤモンドヒートシンクを示
す。
【0013】 次に製作法を述べる。 (a)厚さ350μmのInをドープしたZnO基板2
2上に、膜厚0.05μmのIn0.23Ga0.77
Nバッファ層(以下InGaNと記す)23、膜厚2μ
mのノンドープInGaN発光層24、およびMgを1
×1018cm−3ドープした膜厚0.1μmの高抵抗
InGaN層25をMOVPEで連続成長する。成長温
度は、InGaN層23を成長するときは500℃で、
ノンドープInGaN発光層24と高抵抗InGaN層
25のときは700℃である。V/III比は2500
0、成長圧力は76torrである。用いたIII族原
料はトリメチルインジウム(TMI)とトリエチルガリ
ウム(TEG)で、V族原料はNH3 である。基板に
用いたZnOは、キャリア濃度1×1021cm−3、
抵抗率2×10−3Ωcmである。これに続く素子作製
工程は実施例1の(b)〜(i)と同様である。
【0014】本素子を動作させるため、Auメッキ層2
9にプラスの電圧を、Auメッキ層19にマイナスの電
圧を印加する。その結果、青色のエレクトロルミネッセ
ンスを得ることができた。中心波長は、450nm近傍
であり、注入電流8.2mA、電圧6.1Vのとき、最
大出力82μWが得られた。電気から光への電力の変換
効率は、0.16%であった。外部微分量子効率は、0
.28%であった。このように低温(500℃)で形成
したバッファ層を用い、かつ、発光層を高温で成長する
ことにより、実施例1に示し素子に比べて、発光効率の
改善が見られた。なお、上記構造で高抵抗InGaN層
25は必ずしもなくても良い。
【0015】ここでは半導体層としてInGaN三元混
晶を用いた場合について述べたが、実施例1と同様にI
nx Gay Al1−x−y N四元混晶を用いても
よい。さらにバッファ層も同様にInx Gay Al
1−x−y N四元混晶を用いてもよい。この場合に、
上部層の組成は必ずしも同じでなくてもよい。
【0016】〔実施例3〕図5は、本発明の実施例3を
説明する図である。本実施例は、pn接合を有する発光
ダイオードに関する例で、電流の流れる方向に平行な切
断した発光ダイオードの断面図である。この素子の構造
はダブルヘテロ構造である。この素子は、厚さ350μ
mのInをドープした導電性ZnO基板37、膜厚3μ
mのSnドープInGaAlNクラッド層36、膜厚0
.5μmのノンドープInGaN活性層34、膜厚2μ
mのZnドープInGaAlN層クラッド層33、p型
クラッド層のオーミック電極Au−Zn−Ni47、S
iO2 電流狭窄層46、金メッキ層32、及びn型ク
ラッド層のオーミック電極Au−Ge−Ni35から構
成される。ZnO基板37と上記各層の格子整合条件を
満たし、かつ、クラッド層のバンドギャップエネルギを
活性層より0.3eV高くなるようクラッド層と活性層
の組成を、それぞれ、In0.28Ga0.39Al0
.33N、In0.23Ga0.72Nとした。
【0017】次に、発光特性を示す。電極32、37に
それぞれ正と負の電圧を印加することにより、活性層に
正孔と電子を注入した。その結果、波長450nmの青
色発光を観測した。最大光出力は8mW、外部微分量子
効率は1.6%であった。
【0018】〔実施例4〕図6は、本発明の実施例4を
説明する図で、電流の流れる方向に平行な面で切断した
レーザダイオードの断面図である。この素子の構造はダ
ブルヘテロ構造を有する埋め込み型レーザである。この
素子は、厚さ350μmのInをドープした導電性Zn
O基板41、膜厚3μmのドープInGaAlNクラッ
ド層43、膜厚0.5μmのノンドープInGaN活性
層44、膜厚2μmのZnドープInGaAlN層クラ
ッド層45、Snドープ型InGaAlN埋め込み層3
9、ZnドープP型InGaAlN埋め込み層40、及
びp型クラッド層のオーミック電極Au−Zn−Ni3
8とn型クラッド層のオーミック電極Au−Ge−Ni
42から構成される。ZnO基板37と上記各層の格子
整合条件を満し、かつ、クラッド層のバンドギャップエ
ネルギが活性層より0.3eV高くなるようにクラッド
層と活性層の組成は、それぞれ、In0.29Ga0.
33、Al0.33N、In0.23Ga0.72Nと
した。共振器長は300μmで、活性層幅は0.8μm
である。pサイドダウンでダイヤモンドヒートシンク上
にマウントした。
【0019】次に、室温におけるCW特性を示す。光出
力と注入電流の関係を図7に示す。図7は横軸に注入電
流、縦軸光出力をとってある。発振スペクトルを図8に
示す。図8は横軸に発光波長、縦軸に光強度をとってあ
る。発振しきい値電流は48mA、発振波長は452n
m、端面当りの外部微分量子効率は3.4%であった。 また、端面当りの最大光出力は26mWであった。横モ
ードは単一であった。ここで、活性層はノンドープのI
nGaNを選んだが、ZnO基板に格子整合する組成で
あれば、InGaAlNでもよい。
【0020】
【発明の効果】以上説明したように本発明によれば、電
極をZnO基板平面上に形成できることから、電極間の
電流パスがInGaN発光層の膜厚方向になるため、電
気抵抗を低減できる。その結果、駆動電圧を下げること
ができる。また、駆動電圧および電気抵抗を低減できる
ことから発光素子の発熱を抑制することができ、その結
果として発光層での発光効率を上げることができる。ま
た、基板が透明であるから、発光層で生じた光を基板に
吸収されることなく、効率良く取り出すことができる。 このため、外部量子効率が高くなり、結果として発光輝
度を高めることがの歩留まりの大幅な改善につながる。 また、基板と発光層が格子整合していることから、その
界面に生ずる転位、格子歪、界面欠陥を低減でき、発光
効率を上げることができる。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の概略構造
【図2】図
1に示す半導体発光素子の発光波長と光強度との関係
【図3】図1に示す半導体発光素子の電流と光強度との
関係
【図4】本発明の第2の実施例
【図5】本発明の第3の実施例
【図6】本発明の第4の実施例
【図7】図6の実施例の注入電流と光出力との関係
【図
8】図6の実施例の発光波長と光強度との関係
【図9】
従来例を示す。
【符号の説明】
1  Al2 O3 結晶基板 2  AiNバッファ層 3  n型低抵抗GaN膜 4  高抵抗GaN膜 5  金属膜 6  オーミック電極 7、19  Auメッキ層 8、20  Au 9、21  Au−Ge−Ni膜 10、22  低抵抗ZnO基板 11、24  低抵抗InGaN層 12、25  高抵抗InGaN層 13、26  電流狭窄層 14、27  Cr 15、28  Auショットキー電極 16、29  Auメッキ層 17、30  Au−Sn半田 18、31  ダイヤモンドヒートシンク23  In
GaNバッファ層 32  金メッキ層 33  ZnドープInGaAlNクラッド層34  
ノンドープInGaN活性層 35  n型オーミック電極Au−Ge−Ni36  
SnドープInGaAlNクラッド層37  導電性Z
nO基板 38  p型オーミック電極Au−Zn−Ni39  
Snドープn型InGaAlN埋め込み層40  Zn
ドープp型InGaAlN埋め込み層41  導電性Z
nO基板 42  n型オーミック電極Au−Ge−Ni43  
SnドープInGaAlNクラッド層44  ノンドー
プInGaN活性層 45  ZnドープInGaAlNクラッド層46  
SiO2 電流狭窄層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  導電性ZnO基板と、前記基板上に形
    成したInX GaY Al1−X−Y N(0≦x,
    y;x+y≦1)半導体発光層と、前記半導体発光層上
    の金属膜からなることを特徴とした半導体発光素子。
  2. 【請求項2】  導電性ZnO基板と、前記基板上に形
    成したInX GaY Al1−X−Y N(0≦x,
    y;x+y≦1)半導体層と、さらに前記半導体層上に
    形成した【化1】 半導体発光層と、前記半導体発光層の金属膜からなるこ
    とを特徴とした半導体発光素子。
  3. 【請求項3】  第一の導電型を有するZnO単結晶基
    板と、第一の導電型を有する前記基板上に形成されたI
    nX GaY Al1−X−Y N(0≦x,y;x+
    y≦1)の第一の半導体単結晶層、第一或は第二の導電
    型を有し第一の半導体層よりバントギャップエネルギの
    小さい第二の半導体単結晶層、及び第二の導電型を有し
    、第二の半導体層よりバンドギャップエネルギの大きい
    第三の半導体単結晶層からなることを特徴とする半導体
    発光素子。
JP02409768A 1990-12-10 1990-12-10 半導体発光素子 Expired - Lifetime JP3102647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02409768A JP3102647B2 (ja) 1990-12-10 1990-12-10 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02409768A JP3102647B2 (ja) 1990-12-10 1990-12-10 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH04213878A true JPH04213878A (ja) 1992-08-04
JP3102647B2 JP3102647B2 (ja) 2000-10-23

Family

ID=18519054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02409768A Expired - Lifetime JP3102647B2 (ja) 1990-12-10 1990-12-10 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3102647B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389571A (en) * 1991-12-18 1995-02-14 Hiroshi Amano Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US6242761B1 (en) 1997-02-21 2001-06-05 Kabushiki Kaisha Toshiba Nitride compound semiconductor light emitting device
KR100545441B1 (ko) * 1998-07-28 2006-01-24 스미토모덴키고교가부시키가이샤 발광기판led소자
WO2006121000A1 (ja) * 2005-05-09 2006-11-16 Rohm Co., Ltd. 窒化物半導体素子およびその製法
JP2007019526A (ja) * 2006-08-11 2007-01-25 Rohm Co Ltd 窒化物半導体素子の製法
JP2007294878A (ja) * 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置
WO2008029915A1 (fr) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication
JP2008066550A (ja) * 2006-09-08 2008-03-21 Furukawa Electric Co Ltd:The 半導体発光素子および半導体発光素子の製造方法
DE112006002403T5 (de) 2005-09-07 2008-07-10 Showa Denko K.K. Verbindungshalbleiter-Bauelement
US8084781B2 (en) 2005-09-07 2011-12-27 Showa Denko K.K. Compound semiconductor device
EP2365545A3 (en) * 2010-03-09 2015-04-08 LG Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389571A (en) * 1991-12-18 1995-02-14 Hiroshi Amano Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US6242761B1 (en) 1997-02-21 2001-06-05 Kabushiki Kaisha Toshiba Nitride compound semiconductor light emitting device
KR100545441B1 (ko) * 1998-07-28 2006-01-24 스미토모덴키고교가부시키가이샤 발광기판led소자
WO2006121000A1 (ja) * 2005-05-09 2006-11-16 Rohm Co., Ltd. 窒化物半導体素子およびその製法
DE112006002403T5 (de) 2005-09-07 2008-07-10 Showa Denko K.K. Verbindungshalbleiter-Bauelement
US8084781B2 (en) 2005-09-07 2011-12-27 Showa Denko K.K. Compound semiconductor device
JP2007294878A (ja) * 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置
EP1840979A3 (en) * 2006-03-31 2010-10-20 Fujifilm Corporation Semiconductor layer, process for forming the same, and semiconductor light emitting device
TWI407493B (zh) * 2006-03-31 2013-09-01 Nichia Corp 半導體層之成膜方法
JP2007019526A (ja) * 2006-08-11 2007-01-25 Rohm Co Ltd 窒化物半導体素子の製法
WO2008029915A1 (fr) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication
JP2008066550A (ja) * 2006-09-08 2008-03-21 Furukawa Electric Co Ltd:The 半導体発光素子および半導体発光素子の製造方法
US8222658B2 (en) 2006-09-08 2012-07-17 The Furukawa Electric Co., Ltd. Semiconductor light emitting element and method of manufacturing therefor
EP2365545A3 (en) * 2010-03-09 2015-04-08 LG Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system

Also Published As

Publication number Publication date
JP3102647B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US7365369B2 (en) Nitride semiconductor device
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP3974667B2 (ja) 半導体発光素子の製法
JP2785254B2 (ja) 窒化ガリウム系化合物半導体発光素子
US20070122994A1 (en) Nitride semiconductor light emitting element
JP7432024B2 (ja) 赤外線発光ダイオード
JP2000068594A (ja) 窒化物半導体素子
JPH0823124A (ja) 窒化ガリウム系化合物半導体発光素子
JP3102647B2 (ja) 半導体発光素子
JPH0614564B2 (ja) 半導体発光素子
JPH1065213A (ja) 窒化物半導体素子
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
JP3620292B2 (ja) 窒化物半導体素子
JPH0888441A (ja) 窒化ガリウム系化合物半導体レーザ素子及びその製造方法
US8299480B2 (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP3484997B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
JP3216596B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000174341A (ja) 窒化ガリウム系化合物半導体発光素子
JP2000058916A (ja) 窒化ガリウム系化合物半導体発光素子
JP3005115B2 (ja) 半導体発光素子
JPH08116092A (ja) 半導体発光素子およびその製法
JPH1079530A (ja) 窒化ガリウム系化合物半導体発光素子
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11