JP2011054866A - ZnO系半導体発光素子の製造方法 - Google Patents
ZnO系半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2011054866A JP2011054866A JP2009204401A JP2009204401A JP2011054866A JP 2011054866 A JP2011054866 A JP 2011054866A JP 2009204401 A JP2009204401 A JP 2009204401A JP 2009204401 A JP2009204401 A JP 2009204401A JP 2011054866 A JP2011054866 A JP 2011054866A
- Authority
- JP
- Japan
- Prior art keywords
- based semiconductor
- zno
- semiconductor layer
- type
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【課題】光取り出し構造の新規な形成方法を含む、ZnO系半導体発光素子の製造方法を提供する。
【解決手段】ZnO系半導体発光素子の製造方法は、基板上方に、第1導電型ZnO系半導体層を形成する工程と、第1導電型ZnO系半導体層の上方に、第1導電型と逆導電型の、第1の第2導電型ZnO系半導体層を2次元成長させる工程と、第1の第2導電型ZnO系半導体層の上に、第2の第2導電型ZnO系半導体層を3次元成長させる工程とを有する。
【選択図】図5
【解決手段】ZnO系半導体発光素子の製造方法は、基板上方に、第1導電型ZnO系半導体層を形成する工程と、第1導電型ZnO系半導体層の上方に、第1導電型と逆導電型の、第1の第2導電型ZnO系半導体層を2次元成長させる工程と、第1の第2導電型ZnO系半導体層の上に、第2の第2導電型ZnO系半導体層を3次元成長させる工程とを有する。
【選択図】図5
Description
本発明は、ZnO系半導体発光素子の製造方法に関する。
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギを持つ直接遷移型の半導体で、近年、紫外光や白色光等の発光ダイオード(LED)等への応用が期待されている。また、原材料が安価であるとともに、環境や人体への悪影響が少ないという特徴を有し、産業的有用性が高い。
一般に、LED等の半導体発光素子において、表面に凹凸構造を形成して、発光素子外に取り出される光量を向上させる方法が知られている(例えば、特許文献1、2参照)。
本発明の一目的は、光取り出し構造の新規な形成方法を含む、ZnO系半導体発光素子の製造方法を提供することである。
本発明の一観点によれば、基板上方に、第1導電型ZnO系半導体層を形成する工程と、前記第1導電型ZnO系半導体層の上方に、該第1導電型と逆導電型の、第1の第2導電型ZnO系半導体層を2次元成長させる工程と、前記第1の第2導電型ZnO系半導体層の上に、第2の第2導電型ZnO系半導体層を3次元成長させる工程とを有するZnO系半導体発光素子の製造方法が提供される。
3次元成長させた第2の第2導電型ZnO系半導体層により、凹凸構造が得られ、発光素子からの光取り出し効率向上が図られる。
まず、本発明の実施例によるZnO系半導体発光素子の製造に用いられる分子線エピタキシ(MBE)装置について説明する。ZnO系半導体は、少なくともZn及びOを含む。ZnOにMgを添加することで、バンドギャップを広げることができる。また、Nをp型不純物として添加することができる。n型ZnO系半導体は、n型不純物を特に添加しなくとも得ることができるが、Gaをn型不純物として添加することもできる。
図1は、MBE装置の例を示す概略断面図である。真空チャンバ1が、Znソースガン2、Gaソースガン3、Mgソースガン4、Oソースガン5、及び、Nソースガン6を備える。
Znソースガン2、Gaソースガン3、Mgソースガン4は、それぞれ、Zn、Ga、及びMgの固体ソースを収容するクヌーセンセルを含み、それぞれ、Znビーム、Gaビーム、及びMgビームを出射する。Zn材料、Mg材料及びGa材料として、それぞれ、例えば純度7Nのものを用いる。
Oソースガン5、Nソースガン6は、それぞれ、例えば13.56MHzのラジオ周波(RF)を用いた無電極放電管5a、6aを含む。
Oソースガン5の無電極放電管5aに、O2ボンベ5bからマスフローコントローラ5cを介してO2ガスが導入される。無電極放電管5aに放電して発生させたOラジカルビームが、Oソースガン5から出射される。
なお、Oソースガン5から出射されるビームには、Oの中性分子、イオン、分子ラジカル、原子ラジカルが含まれるが、原子状のOラジカルが、結晶成長に有効である。単に「Oラジカル」というときは、原子ラジカルを指すこととする。
Nソースガン6の無電極放電管6aに、N2ボンベ6bからマスフローコントローラ6cを介してN2ガスが導入される。窒素が導入された無電極放電管6aに放電することにより、主に、原子ラジカル(N*)、分子ラジカル(N2 *)、分子イオン(N2 +)を含む、Nを含む複数のスピーシーズが生成され、これらのビームがNソースガン6から出射される。なお、単に「Nラジカル」というときは、Nドーピングに有効な原子ラジカル(N*)を指すこととする。
Oソースガン5、Nソースガン6に導入するO2ガス、N2ガスとして、それぞれ、例えば純度7Nのものを用いる。
真空チャンバ1内に、基板ヒータを含むステージ7が配置され、ステージ7が基板8を保持する。加熱されるSiCセラミックス板が、ステージ7の基板保持面となっており、基板8が、SiCセラミックス板に裏面を接して固定される。なお、基板温度は、基板8の表面側からパイロメータで測定される。
ソースガン2〜6と基板8との間に、メインシャッタ9が設けられている。メインシャッタ9は、基板8上に各ビームが供給される状態と供給されない状態とを切り替える。基板8上に、所望のタイミングで所望のビームを供給することにより、所望の組成のZnO系半導体層を成長させることができる。
Nソースガン6のビーム出射口から僅かに離れた位置に、Nガンシャッタ6dが設けられている。Nガンシャッタ6dが閉状態のとき、Nソースガン6から出射されたビームが、Nガンシャッタ6dに衝突する。
分子ラジカルN2 *は、衝突により励起状態のN2 *から基底状態のN2に戻り、また、分子イオンN2 +は、衝突により中性化されて基底状態のN2に戻る。基底状態のN2は、活性がないためZnO系半導体の成長に関与しないと考えられる。一方、原子ラジカルN*は、衝突によるエネルギ損失はあるものの、活性を維持し、分子にならないため、基板8に到達して結晶の材料と結合するものが多い。
Nガンシャッタ6dが開状態のとき、原子ラジカルN*、分子ラジカルN2 *、及び分子イオンN2 +のすべての活性粒子が、基板8上に供給される。第4の実施例で後述するように、N2 *及びN2 +は、Zn及びMgのマイグレーションを抑制して、3次元成長に関与するものと考えられる。
Nガンシャッタ6dの開状態及び閉状態の双方で、原子ラジカルN*は基板8上に供給されて、Nドーピングが行われる。このように、Nガンシャッタ6dの開閉により、基板8上方に到達する、Nを含むスピーシーズが変化する。
次に、ZnO系半導体結晶成長におけるVI/II比について説明する。ソースガンから出射されたビームについて、単位時間・単位面積当たりの原子数(atoms/cm2・sec)をフラックス量と定義する。
Znビームのフラックス量をJZnと表し、Oラジカルビームのフラックス量をJOと表す。なお、金属材料であるZnのビームは、原子、または複数個の原子を含むクラスターのZnを含み、原子及びクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、中性分子、イオン、分子ラジカル、原子ラジカルのOを含むが、ここでは、結晶成長に有効な原子ラジカルのフラックス量を考える。
また、結晶へのZnの付着しやすさを示す付着係数をKZnとし、Oの付着しやすさを示す付着係数をKOとする。Znの付着係数KZnとフラックス量JZnとの積KZnJZnが、基板の単位面積に単位時間当たりに付着するZn原子の個数に対応し、Oの付着係数KOとフラックス量JOとの積KOJOが、基板の単位面積に単位時間当たりに付着するO原子の個数に対応する。
積KZnJZnに対する積KOJOの比であるKOJO/KZnJZnを、VI/II比と定義する。VI/II比が1より小さい場合をZnリッチ条件と呼び、VI/II比が1に等しい場合をストイキオメトリ条件と呼び、VI/II比が1より大きい場合をOリッチ条件と呼ぶ。なお、基板表面温度850℃以下であれば、付着係数KZn及びKOを1と見なすことができ、VI/II比をJO/JZnと表せる。
なお、Zn及びMgのフラックス量測定のため、例えば、水晶振動式の膜厚計10を用いる。まず、成長前に膜厚計10のセンサ面を成長位置に配置する。次に、セルごとに所定のフラックス量になるように、各セルの加熱温度を設定する。モニタ終了後、センサを成長位置から元の位置へ戻し、成長基板を成長位置に配置する。成長の各工程において、目的のフラックス量が得られるセル温度に設定、安定した後、成長を行なう。なお、フラックス量の測定には、膜厚計の替わりに、イオンゲージによるフラックスモニタを用いてもよい。
なお、フラックス量を良好に制御するために、所望のソースについて複数のソースガンを設けることができる。例えば、Znソースガンを2つ設けておき、Znフラックス量を多くするときには両方のZnソースガンを用い、Znフラックス量を少なくするときには一方のZnソースガンを用いることができる。なお、あるソースについて複数のソースガンを設けている場合も、図1にはまとめて1つのソースガンとして示す。
次に、第1〜第4の実施例によるZnO系半導体発光素子の製造方法について説明する。
図2は、実施例のZnO系半導体発光素子の概略断面図であり、この断面構造は、第1〜第4の実施例の発光素子について共通である。なお、同一基板に多数の発光素子が同時形成された後、個々の発光素子に分離される。図2は、分離された1つ分の発光素子を示す。
図2を参照しつつ、さらに各実施例の製造方法を、タイミングチャートも参照して説明する。タイミングチャートには、基板表面温度、Oラジカルフラックス量、Znフラックス量、Mgフラックス量、Nガンシャッタの開閉状態、及びメインシャッタの開閉状態を示す。
まず、図4のタイミングチャートを参照して、第1〜第4の実施例に共通なZnO系半導体層成長工程について説明する。
ZnO基板21として、六方晶ZnO結晶のc面{(0001)面}からm軸(<1100>)方向に0.5°オフした主面を有する基板を用いた。ZnO基板21を、Zn極性面(+c面)側に結晶成長が行なわれるように、MBE装置のステージに保持した。
次に、真空チャンバを超高真空(例えば10−7〜10−5Pa)に排気して、基板表面温度750℃で30分、ZnO基板21をサーマルクリーニングした(基板アニール工程)。
次に、基板表面温度を750℃から300℃へ降温し、300℃になるまでの間に、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを7.2×1014atoms/(cm2・s)に調整した。
300℃に到達後、約10分待った後、メインシャッタを5分開いて、厚さ30nmの緩衝層22を成長させた(緩衝層形成工程)。
次に、基板表面温度を750℃まで昇温し、約5分アニールして、低温で成長させた緩衝層22の結晶性を向上させた(アニール工程)。
次に、基板表面温度を750℃に保ったまま、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを2.0×1015atoms/(cm2・s)とし、フラックス量が安定した後、メインシャッタを20分開いて、厚さ100nmのn型ZnO層23を成長させた(n型ZnO層形成工程)。
なお、n型ZnO層はGaをドープすることもできる。n型ZnO層中のGa濃度は0.5×1018cm−3から5.0×1018cm−3が適当である。適当なGa濃度が得られるようなGaフラックス量を、予め実験により求めておくことができる。
次に、基板表面温度を650℃に降温し、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを7.2×1014atoms/(cm2・s)とし、フラックス量が安定した後、メインシャッタを1分30秒開いて、厚さ15nmのZnO発光層24を成長させた(発光層形成工程)。
なお、発光層は、Mg組成xが相対的に低いMgxZn1−xO(0≦x<0.68)を井戸層とし、Mg組成yが相対的に高いMgyZn1−yO(0<y≦0.68、y>x)を障壁層層とする量子井戸(QW)構造とすることもできる。
なお、ZnO結晶は六方晶構造を取り、MgO結晶は岩塩型構造を取る。MgxZn1−xOは、Mg組成xが0.68程度までは六方晶構造を保つことができ、安定な六方晶構造を得るためには、xを0.5程度以下とするのが好ましいことがわかっている。
なお、発光層形成工程終了まで、Nガンシャッタは閉状態である。
発光層24の形成工程に次ぐp型MgZnO層25の形成工程が、各実施例で異なる。まず、第1の実施例のp型MgZnO層形成工程について説明する。
図5は、第1の実施例のタイミングチャートである。p型MgZnO層形成工程は、第1p型MgZnO層形成工程〜第3p型MgZnO層形成工程の、3つの工程に分けられる。これは第2〜第4の実施例でも同様である。
まず、発光層形成工程から基板表面温度を650℃に保ったまま、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを9.5×1014atoms/(cm2・s)とした。VI/II比(JO/JZn)は0.84となる。 また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を0.5sccmとしRF電力を90Wとした。
フラックス量が安定した後、メインシャッタを1分30秒開いて、厚さ10nmの第1のp型MgxZn1−xO層25a(x=0.25)を成長させた(第1p型MgZnO層形成工程)。p型MgZnO層25a中のN濃度は約2.0×1020cm−3であった。
次に、基板表面温度を650℃に保ったまま、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを6.6×1014atoms/(cm2・s)とした。第1p型MgZnO層形成工程に比べて、Znフラックス量JZnを減少させたことにより、VI/II比(JO/JZn)が1.22に増加している。また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を1.0sccmとしRF電力を150Wとした。
フラックス量が安定した後、メインシャッタを9分開いて、厚さ60nmの第2のp型MgxZn1−xO層25b(x=0.25)を成長させた(第2p型MgZnO層形成工程)。
第2のp型MgZnO層25b中のN濃度は約2.0×1020cm−3であった。VI/II比を高くすると、ドープされるNの濃度が低下する。そこで、Nソースガンの窒素流量およびRF電力(の少なくとも一方)を高くして、Nラジカル供給量を増やし、第1のp型MgZnO層25aとN濃度がほぼ等しくなるようにした。
なお、p型ZnO系半導体層中のN濃度は、2.0×1019cm−3〜3.0×1020cm−3の範囲が好適であり、第1、第2(及び後に形成する第3)のp型MgZnO層中のN濃度がこの範囲となるようにした。
次に、基板表面温度を650℃に保ったまま、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMg、及びNソースガンの設定条件を、第1p型MgZnO層形成工程と同様な条件に戻し、第3のp型MgxZn1−xO層25c(x=0.25)を成長させた。ただし、メインシャッタを開く成長時間を4分30秒として、厚さを30nmとした(第3p型MgZnO層形成工程)。このようにして、第1の実施例のp型MgZnO層25を形成した。
例えば、VI/II比の低い第1(及び第3)p型MgZnO層形成工程ではZnソースガンを2本使用し、VI/II比の高い第2p型MgZnO層(自己形成凹層)形成工程ではZnソースガンを1本使用することにより、VI/II比の制御が容易になる。
なお、VI/II比は、Znフラックス量を一定とし、Oラジカルフラックス量を変えることで制御することも可能である。例えば、VI/II比の低い第1(及び第3)p型MgZnO層形成工程でOソースガンを1本使用し、VI/II比の高い第2p型MgZnO層(自己形成凹層)形成工程でOソースガンを2本使用して、VI/II比を制御することができる。
なお、第1の実施例で、Nガンシャッタは、発光層形成工程終了後に開状態とし、p型MgZnO層形成工程終了まで開状態とした。
p型MgZnO層25の形成後の工程は、第1〜第4の実施例で共通である。まず、p型MgZnO層25の上に、フォトリソグラフィーによりp側電極32の形状で開口したレジストマスクを形成し、電子ビーム(EB)蒸着によりNiを厚さ0.3nm〜10nm成膜し、さらにAuを厚さ5nm〜20nm成膜し、リフトオフにより不要なNi層及びAu層を除去して、p側電極32を形成した。
次に、ラピッドサーマルアニーラ(RTA)により、1%〜10%酸素含有窒素雰囲気下で500℃、30秒の熱処理を行った。この熱処理により、Au/Ni電極材料が酸化透明化して、p側電極32が透光性となる。
次に、フォトリソグラフィーにより、p側電極パッド33の形状でp側電極32の一部領域上に開口したレジストマスクを形成し、EB蒸着によりNiを厚さ1nm〜10nm成膜し、Ptを厚さ100nm成膜し、さらにAuを厚さ1000nm成膜し、リフトオフにより不要なNi層、Pt層及びAu層を除去して、p側電極パッド33を形成した。
次に、ZnO基板21の裏面上に、フォトリソグラフィーにより、n側電極31の形状で開口したレジストマスクを形成し、EB蒸着によりTiを厚さ10nm〜100nm成膜し、さらにAuを厚さ300nm〜1000nm成膜し、リフトオフにより不要なTi層及びAu層を除去して、n側電極31を形成した。
次に、ZnO基板21にスクライブ溝をm軸方向及びa軸方向に形成し、ブレーキング装置で個々の発光素子に分離した。
図3は、実施例の発光ダイオード(LED)ランプの概略断面図である。この断面構造は、第1〜第4の実施例の発光素子を使ったLEDランプについて共通である。
n側電極を銀ペースト42でステム(TO−37)43に接着して発光素子41をダイボンディングし、p側電極パッドを金線44によりピン45にワイヤボンディングして、缶パッケージのLEDランプ46を作製した。
上述のように作製したZnO系半導体発光素子において、第1のp型MgZnO層25aは、2次元成長し表面が平坦である。一方、第2のp型MgZnO層25bは、3次元成長し表面が平坦でない。3次元成長した第2のp型MgZnO層25bを、自己形成凹層とも呼ぶこととする。
図6Aは、第1の実施例の第2のp型MgZnO層25bの成長条件で成長させたテスト用自己形成凹層の表面を観察した原子間力顕微鏡(AFM)像である。1μm角の正方形領域が観察されており、2乗平均表面粗さ(以下単に表面粗さと呼ぶこととする)Rmsは7.1nmである。色の濃い部分が凹部であり、3次元成長により凹凸形状の表面が得られていることがわかる。
図6Bは、第1の実施例の発光素子の第3のp型MgZnO層25cの表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは9.2nmである。第3のp型MgZnO層25cは、2次元成長する条件で形成された層だが、下地の第2のp型MgZnO層25bの表面構造を反映した凹凸形状を示す。
第1の実施例に対し、第1の比較例の発光素子も作製した。第1の比較例は、第1の実施例のp型MgZnO層の形成工程から、3次元成長の自己形成凹層形成工程を省いたものである。
図6Cは、第1の比較例の発光素子のp型MgZnO層の表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは0.23nmである。第1の比較例のp型MgZnO層は2次元成長しており、平坦な表面が得られている。
図7は、第1の実施例及び第1の比較例の発光素子のエレクトロルミネセンス(EL)スペクトルである。横軸が波長をnm単位で示し、縦軸がEL強度を任意単位で示す。第1の実施例及び第1の比較例の両方で、波長384nm程度をピークとする発光が見られるが、第1の実施例の方が、第1の比較例よりも2倍程度強い光放射出力が得られている。
第1の実施例では、自己形成凹層により、素子表面に凹凸構造が形成されている。これにより、素子表面での光取り出し効率が向上して、発光出力が向上したものと推測される。
なお、発光層に接する第1のp型MgZnO層25a、及び、p側電極32に接する第3のp型MgZnO層は、結晶性の高い方が好ましいので2次元成長条件で成長させている。
第1の実施例のp型MgZnO層形成工程では、成膜温度一定の下、VI/II比を変えることにより、成長モードを2次元成長と3次元成長との間で変化させた。VI/II比を、2次元成長の第1(及び第3)p型MgZnO層形成工程で相対的に低くし、3次元成長の第2p型MgZnO層(自己形成凹層)形成工程で相対的に高くした。
次に、第2の実施例のp型MgZnO層形成工程について説明する。第2の実施例のp型MgZnO層形成工程でも、以下に説明するように、成膜温度一定の下、VI/II比を変えることにより、成長モードを2次元成長と3次元成長との間で変化させる。ただし、VI/II比を、2次元成長の第1(及び第3)p型MgZnO層形成工程で相対的に高くし、3次元成長の第2p型MgZnO層(自己形成凹層)形成工程で相対的に低くする。
図8は、第2の実施例のタイミングチャートである。まず、発光層形成工程から基板表面温度を650℃に保ったまま、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを5.3×1014atoms/(cm2・s)とした。VI/II比(JO/JZn)は1.52となる。 また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を1.0sccmとしRF電力を150Wとした。
フラックス量が安定した後、メインシャッタを1分30秒開いて、厚さ10nmの第1のp型MgxZn1−xO層25a(x=0.25)を成長させた(第1p型MgZnO層形成工程)。p型MgZnO層25a中のN濃度は約1.0×1020cm−3であった。
次に、基板表面温度を650℃に保ったまま、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを6.6×1014atoms/(cm2・s)とした。第1p型MgZnO層形成工程に比べて、Znフラックス量JZnを増加させたことにより、VI/II比(JO/JZn)が1.22に減少している。 また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を0.5sccmとしRF電力を90Wとした。
フラックス量が安定した後、メインシャッタを9分開いて、厚さ60nmの第2のp型MgxZn1−xO層25b(x=0.25)を成長させた(第2p型MgZnO層形成工程)。
第2のp型MgZnO層25b中のN濃度は約1.0×1020cm−3であった。VI/II比を低くすると、ドープされるNの濃度が増加する。そこで、Nソースガンの窒素流量およびRF電力(の少なくとも一方)を低くして、Nラジカル供給量を減らし、第1のp型MgZnO層25aとN濃度がほぼ等しくなるようにした。
次に、基板表面温度を650℃に保ったまま、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMg、及びNソースガンの設定条件を、第1p型MgZnO層形成工程と同様な条件に戻し、第3のp型MgxZn1−xO層25c(x=0.25)を成長させた。ただし、メインシャッタを開く成長時間を4分30秒として、厚さを30nmとした(第3p型MgZnO層形成工程)。このようにして、第2の実施例のp型MgZnO層25を形成した。
例えば、VI/II比の高い第1(及び第3)p型MgZnO層形成工程ではZnソースガンを1本使用し、VI/II比の低い第2p型MgZnO層(自己形成凹層)形成工程ではZnソースガンを2本使用することにより、VI/II比の制御が容易になる。
なお、VI/II比は、Znフラックス量を一定とし、Oラジカルフラックス量を変えることで制御することも可能である。例えば、VI/II比の高い第1(及び第3)p型MgZnO層形成工程でOソースガンを2本使用し、VI/II比の低い第2p型MgZnO層(自己形成凹層)形成工程でOソースガンを1本使用して、VI/II比を制御することができる。
なお、第2の実施例で、Nガンシャッタは、発光層形成工程終了後に開状態とし、p型MgZnO層形成工程終了まで開状態とした。
第2の実施例の第2p型MgZnO層(自己形成凹層)形成工程のVI/II比等成膜条件は、(Nソースガンの設定条件を除き)第1の実施例のそれと等しく、3次元成長が起こる条件である。
第2の実施例の第1(及び第3)p型MgZnO層形成工程は、第1の実施例に比べて高いVI/II比(低いZnフラックス量)に設定されているが、この条件も2次元成長が起こる条件である。
第2の実施例のp型MgZnO層形成方法でも、自己形成凹層が形成されて、凹凸構造の発光素子表面が得られる。
次に、第3の実施例のp型MgZnO層形成工程について説明する。第3の実施例のp型MgZnO層形成工程では、以下に説明するように、VI/II比一定の下、成膜温度を変えることにより、成長モードを2次元成長と3次元成長との間で変化させる。
図9は、第3の実施例のタイミングチャートである。まず、発光層形成工程後、基板表面温度を720℃に昇温し、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを6.6×1014atoms/(cm2・s)とした。VI/II比(JO/JZn)は1.22となる。 また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を0.5sccmとしRF電力を90Wとした。
フラックス量が安定した後、メインシャッタを1分30秒開いて、厚さ10nmの第1のp型MgxZn1−xO層25a(x=0.25)を成長させた(第1p型MgZnO層形成工程)。p型MgZnO層25a中のN濃度は約1.0×1020cm−3であった。
次に、基板表面温度を650℃に降温し、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMg、及びNソースガン設定条件は、第1p型MgZnO層形成工程と同一に保ち、メインシャッタを9分開いて、厚さ60nmの第2のp型MgxZn1−xO層25b(x=0.25)を成長させた(第2p型MgZnO層形成工程)。
第2のp型MgZnO層25b中のN濃度は、VI/II比を変化させていないので第1のp型MgZnO層25aと同様に、約1.0×1020cm−3となる。
次に、再び基板表面温度を720℃に昇温し、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMg、及びNソースガンの設定条件を、第1p型MgZnO層形成工程と同様な条件として、第3のp型MgxZn1−xO層25c(x=0.25)を成長させた。ただし、メインシャッタを開く成長時間を4分30秒として、厚さを30nmとした(第3p型MgZnO層形成工程)。このようにして、第3の実施例のp型MgZnO層25を形成した。
なお、第3の実施例で、Nガンシャッタは、発光層形成工程終了後に開状態とし、p型MgZnO層形成工程終了まで開状態とした。
第3の実施例の第2p型MgZnO層(自己形成凹層)形成工程のVI/II比等成膜条件は、第2の実施例のそれと等しく、3次元成長が起こる条件である。
第3の実施例の第1(及び第3)p型MgZnO層形成工程は、第2p型MgZnO層(自己形成凹層)形成工程とVI/II比は変えないが、成膜温度を高くすることにより、2次元成長を生じさせている。
第3の実施例のp型MgZnO層形成方法でも、自己形成凹層が形成されて、凹凸構造の発光素子表面が得られる。
次に、第4の実施例のp型MgZnO層形成工程について説明する。第4の実施例のp型MgZnO層形成工程では、以下に説明するように、VI/II比及び成膜温度一定の下、Nガンシャッタの開閉状態を変えることにより、成長モードを2次元成長と3次元成長との間で変化させる。
図10は、第4の実施例のタイミングチャートである。まず、発光層形成工程後、Nガンシャッタを閉状態のまま、基板表面温度を600℃に降温し、Oラジカルフラックス量JOを8.0×1014atoms/(cm2・s)、Znフラックス量JZnを7.2×1014atoms/(cm2・s)とした。VI/II比(JO/JZn)は1.1となる。また、Mgフラックス量JMgを1.3×1014atoms/(cm2・s)とし、Nソースガンは窒素流量を1.0sccmとしRF電力を150Wとした。
フラックス量が安定した後、メインシャッタを開いた状態で1分30秒、厚さ10nmの第1のp型MgxZn1−xO層25a(x=0.25)を成長させた(第1p型MgZnO層形成工程)。p型MgZnO層25a中のN濃度は約1.4×1020cm−3であった。
次に、Nガンシャッタを開状態とし、基板表面温度、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMgは、第1p型MgZnO層形成工程と同一に保ち、Nソースガンは窒素流量を0.5sccmとしRF電力を90Wとして、メインシャッタを開いた状態で9分、厚さ60nmの第2のp型MgxZn1−xO層25b(x=0.25)を成長させた(第2p型MgZnO層形成工程)。
第2のp型MgZnO層25b中のN濃度は約1.4×1020cm−3であった。Nガンシャッタを開くと、ドープされるNの濃度が増加する。そこで、Nソースガンの窒素流量およびRF電力(の少なくとも一方)を低くして、Nラジカル供給量を減らし、第1のp型MgZnO層25aとN濃度がほぼ等しくなるようにした。
次に、Nガンシャッタを再び閉状態とし、基板表面温度、Oラジカルフラックス量JO、Znフラックス量JZn、Mgフラックス量JMg、及びNソースガンの設定条件を、第1p型MgZnO層形成工程と同様な条件として、第3のp型MgxZn1−xO層25c(x=0.25)を成長させた。ただし、メインシャッタを開いた状態で4分30秒成長させて、厚さを30nmとした(第3p型MgZnO層形成工程)。このようにして、第4の実施例のp型MgZnO層25を形成した。
第4の実施例の第2p型MgZnO層(自己形成凹層)形成工程のVI/II比等成膜条件は、Nガンシャッタ開状態で、3次元成長が起こる条件である。
第4の実施例の第1(及び第3)p型MgZnO層形成工程は、第2p型MgZnO層(自己形成凹層)形成工程と成膜温度やVI/II比は変わらないが、Nガンシャッタを閉じて成膜することにより、2次元成長が生じている。
図11Aは、第4の実施例の第2のp型MgZnO層25bの成長条件で成長させたテスト用自己形成凹層の表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは7.1nmである。第1の実施例の自己形成凹層と同様に、3次元成長により凹凸形状の表面が得られていることがわかる。
図11Bは、第4の実施例の発光素子の第3のp型MgZnO層25cの表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは18.9nmである。第3のp型MgZnO層25cは、2次元成長する条件で形成された層だが、第1の実施例と同様に、下地の第2のp型MgZnO層25bの表面構造を反映した凹凸形状を示す。
第4の実施例に対し、第4の比較例の発光素子も作製した。第4の比較例は、第4の実施例のp型MgZnO層の形成工程から、3次元成長の自己形成凹層形成工程を省いたものである(なお、第2、第3の実施例についても同様にして、第2、第3の比較例の発光素子を作製した)。
図11Cは、第4の比較例の発光素子のp型MgZnO層の表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは0.32nmである。第1の比較例と同様に、第4の比較例のp型MgZnO層は2次元成長しており、平坦な表面が得られている。
なお、図11Dは、第4の実施例の第1(または第3)のp型MgZnO層25a(25c)の成長条件で成長させた厚さ30nmのp型MgZnO層サンプルの表面を観察したAFM像である。1μm角の正方形領域が観察されており、表面粗さRmsは0.33nmである。Nガンシャッタの閉状態で2次元成長が起こり、平坦な表面が得られている。
図12は、第4の実施例及び第4の比較例の発光素子のELスペクトルである。横軸が波長をnm単位で示し、縦軸がEL強度を任意単位で示す。第4の実施例及び第4の比較例の両方で、波長382nm程度をピークとする発光が見られるが、第4の実施例の方が、第4の比較例よりも2倍程度強い光放射出力が得られている。
第4の実施例でも、第1の実施例と同様に、自己形成凹層による凹凸構造により、素子表面での光取り出し効率が向上して、発光出力が向上したものと推測される。
次に、凹凸構造の凹部サイズと光取り出し効果について考察する。発光素子表面上の凹部ピッチ及び凹部密度は、第1の実施例で平均74nm(55〜105nm)、約8.7×109個・cm−2であり、第4の実施例で平均78nm(50〜110nm)、約5.6×109個・cm−2であった。
表面凹凸による光取り出し構造は、凹部サイズによって、幾何光学的なものと、波動光学的なものの2種に分けられる。幾何光学的光取り出し構造は、発光波長の1/2程度以上のサイズの凹部により、発光層のある1点から全方向に放射された光束の有効取り出し角(立体角)を大きくでき(すなわち、屈折臨界角を大きくでき)、光取り出し効率を向上できる。
波動光学的光取り出し構造は、発光波長の1/2程度以下のサイズの凹部により、屈折率を連続的に変化させる構造(グラディエーション・インデックス構造)が形成されて、光取り出し効率を向上できる。
実施例(第1〜第4の実施例をまとめて、単に実施例と呼ぶこととする)の発光素子の発光波長は、約380nmなので、p型層であるMgZnO層の屈折率を2程度と仮定すると、結晶内の波長は190nm程度となる。実施例の光取り出し構造は、波長の1/2(95nm)程度の凹部ピッチを含み、幾何光学的光取り出し構造と波動光学的光取り出し構造の中間的構造といえる。
次に、凹部サイズの制御について考察する。
図13Aは、実施例の発光素子の表面(p側電極32の表面)の概略斜視図であり、図13Bは、図13Aの一点鎖線XX´に沿った概略断面図である。
実施例の発光素子の自己形成凹層25bには、結晶面(110n)面(n=0、1、2、3、・・・)面で囲まれた、(下方が頂点側の)6角錐形状の凹部が形成されていると考えられる。底の尖った6角錐形状の凹部が好ましいが、平らな底面を持つ6角錐台形状の凹部であっても、光取り出し効果は得られる。
発光素子表面の凹部サイズと密度は、自己形成凹層(第2のp型MgZnO層)25bの成長膜厚、基板温度、VI/II比で制御できるであろう。さらに、その上の第3のp型MgZnO層25cの成長膜厚、基板温度、VI/II比でも制御できるであろう。
なお、第3のp型MgZnO層25cを省略したとしても、自己形成凹層25bにより、発光素子表面の凹凸構造による光取り出し効果を得ることはできる。
図13Cは、自己形成凹層25bに形成された凹部サイズが拡大される場合の第3のp型MgZnO層25cの成長条件を示す概略断面図である。凹部斜面の(110n)面の成長速度が、上面の(0001)面の成長速度よりも遅いことにより、凹部サイズが拡大する。
一方、図13Dは、自己形成凹層25bに形成された凹部サイズが変わらない場合の第3のp型MgZnO層25cの成長条件を示す概略断面図である。凹部斜面の(110n)面の成長速度が、上面の(0001)面の成長速度と等しいことにより、凹部サイズが維持される。
第1の実施例の第3のp型MgZnO層25cの成長は、凹部サイズが維持されるタイプであり、第4の実施例の第3のp型MgZnO層25cの成長は、凹部サイズが拡大されるタイプであった。
次に、凹部形成面積の比率について考察する。発光素子上面(p型MgZnO層上面)に占める凹部形成面積の比率(これを凹部比率と呼ぶこととする)は、高いほど(凹部比率が1に近いほど)光取り出し効果が高い。多数のサンプルを作製して調べたところ、凹凸構造なしのサンプルに比べて、凹部比率が0.3程度から発光出力向上効果が表れ、0.5を超えると顕著に発光出力が高くなった。特に、凹部比率0.7以上で、2倍以上の発光出力が得られた。
次に、第1〜第4の実施例のp型MgZnO層成長方法についてまとめる。
第1及び第2の実施例のp型MgZnO層形成工程では、成膜温度一定の下、VI/II比を変えることにより、成長モードを2次元成長と3次元成長との間で変化させた。VI/II比は、例えば、ZnソースガンあるいはOソースガンの使用本数を変えるだけで容易に変えることができる。p型MgZnO層形成工程は、温度一定で行なうことができる。
第3の実施例のp型MgZnO層形成工程では、VI/II比一定の下、成膜温度を変えることにより、成長モードを2次元成長と3次元成長との間で変化させた。VI/II比を変化させないので、フラックス量を変えずに済む。
第4の実施例のp型MgZnO層形成工程では、VI/II比及び成膜温度が一定のもと、Nガンシャッタの開閉状態を変えることにより、成長モードを2次元成長と3次元成長との間で変化させた。VI/II比及び成膜温度を変化させずに済む。
第1〜第4の実施例、及びその他の多数の実験より、p型MgZnO層の2次元成長条件(実施例の発光素子の第1及び第3のp型MgZnO層形成条件)と、3次元成長条件(実施例の発光素子の第2のp型MgZnO層(自己形成凹層)形成条件)の境界を推定した。
図14は、p型MgZnO層の2次元成長条件と3次元成長条件の境界を概略的に示すグラフである。領域Iが、2次元成長領域を示し、領域IIが、3次元成長(自己形成凹層成長)領域を示す。横軸がVI/II比を示し、縦軸が基板表面温度Tgを℃単位で示す。
3次元成長領域IIは、基板表面温度700℃でVI/II比1.2、基板表面温度450℃でVI/II比0.6、及び、基板表面温度450℃でVI/II比1.8を頂点とする3角形内の領域と推定される。なお、基板表面温度450℃未満の領域IIIは、発光素子のp型MgZnO層として充分な結晶性が得られない領域である。
領域II及び領域IIIの上側(高温側)が、2次元成長領域Iである。基板表面温度700℃より高くなると、基板表面に吸着したZn、Mgのマイグレーションが激しくなって2次元成長となり、自己形成凹層は形成されない。
基板表面温度700℃では、3次元成長は、VI/II比1.2程度に限られる。3次元成長可能なVI/II比の範囲は、これより低温になるにつれ広くなり、基板表面温度680℃では、VI/II比1.15〜1.25の範囲、基板表面温度650℃では、VI/II比1.0〜1.3の範囲、基板表面温度550℃では、VI/II比0.9〜1.5の範囲、基板表面温度450℃では、VI/II比0.6〜1.8の範囲となる。
第1〜第4の実施例の成長条件を、このグラフを参照して整理することができる。点50は、第1〜第3の実施例の第2のp型MgZnO層(自己形成凹層)25b成長条件に対応する。
点51及び点52は、それぞれ、第1及び第2の実施例の、第1及び第3のp型MgZnO層25a、25c成長条件に対応する。第1の実施例のp型MgZnO層形成は、点51から点50にVI/II比を上げて自己形成凹層を成長させた後、VI/II比を下げて点51に戻る。第2の実施例のp型MgZnO層形成は、点52から点50にVI/II比を下げて自己形成凹層を成長させた後、VI/II比を上げて点52に戻る。
点53は、第3の実施例の第1及び第3のp型MgZnO層25a、25c成長条件に対応する。第3の実施例のp型MgZnO層形成は、点53から点50に成膜温度を下げて自己形成凹層を成長させた後、成膜温度を上げて点53に戻る。
点54は、第4の実施例の、第1〜第3のp型MgZnO層25a〜25cすべての成長条件に対応する。ただし、Nガンシャッタを閉状態として第1のp型MgZnO層25aを形成し、Nガンシャッタを開状態として第2のp型MgZnO層(自己形成凹層)25bを成長させた後、Nガンシャッタを閉状態として第3のp型MgZnO層25cを形成する。
なお、実施例では、Mgを添加したp型MgZnO層について、2次元成長モードと3次元成長モード間の切り替えを考察したが、他のZnO系半導体層についても、VI/II比、成膜温度(の少なくとも1つ)によって、2次元成長モードと3次元成長モード間の切り替えを行なうことができるであろう。Nをドープするp型ZnO系半導体層については、Nガンシャッタの開閉による成長モード切り替え方法も有効であろう。
以上説明したように、ZnO系半導体発光素子において、pn接合界面より光取り出し側のZnO系半導体層として、3次元成長させた層(自己形成凹層)を用いることにより、発光出力向上効果が得られる。ZnO系半導体層の成長条件制御で、光取り出し構造を形成できるので、例えば、結晶成長後に光取り出し構造形成工程を追加する必要がない。
自己形成凹層の下(pn接合界面側)は、平坦な2次元成長層であることが好ましい。2次元成長モードと3次元成長モード間の切り替えは、VI/II比、成膜温度の(少なくとも一方の)変化で行なうことができる。Nをドープするp型ZnO系半導体層については、Nソースガンのガンシャッタの開閉で、2次元成長モードと3次元成長モード間を切り替えることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
1 真空チャンバ
2 Znソースガン
3 Gaソースガン
4 Mgソースガン
5 Oソースガン
6 Nソースガン
6d Nガンシャッタ
7 ステージ
8 基板
9 メインシャッタ
10 膜厚計
21 ZnO基板
22 緩衝層
23 n型ZnO層
24 発光層
25 p型MgZnO層
25a 第1のp型MgZnO層
25b 第2のp型MgZnO層(自己形成凹層)
25c 第3のp型MgZnO層
31 n側電極
32 p側電極
33 p側電極パッド
2 Znソースガン
3 Gaソースガン
4 Mgソースガン
5 Oソースガン
6 Nソースガン
6d Nガンシャッタ
7 ステージ
8 基板
9 メインシャッタ
10 膜厚計
21 ZnO基板
22 緩衝層
23 n型ZnO層
24 発光層
25 p型MgZnO層
25a 第1のp型MgZnO層
25b 第2のp型MgZnO層(自己形成凹層)
25c 第3のp型MgZnO層
31 n側電極
32 p側電極
33 p側電極パッド
Claims (10)
- 基板上方に、第1導電型ZnO系半導体層を形成する工程と、
前記第1導電型ZnO系半導体層の上方に、該第1導電型と逆導電型の、第1の第2導電型ZnO系半導体層を2次元成長させる工程と、
前記第1の第2導電型ZnO系半導体層の上に、第2の第2導電型ZnO系半導体層を3次元成長させる工程と
を有するZnO系半導体発光素子の製造方法。 - 前記第1の第2導電型ZnO系半導体層を2次元成長させる工程と、前記第2の第2導電型ZnO系半導体層を3次元成長させる工程とは、それぞれ、少なくともZnビームとOラジカルビームを供給して、第2導電型ZnO系半導体層を成長させ、
前記第2の第2導電型ZnO系半導体層を3次元成長させる工程は、前記第1の第2導電型ZnO系半導体層を2次元成長させる工程に対して、Znビームに対するOラジカルビームのフラックス量の比を高くするかまたは低くする請求項1に記載のZnO系半導体発光素子の製造方法。 - 前記第2の第2導電型ZnO系半導体層を3次元成長させる工程は、前記第1の第2導電型ZnO系半導体層を2次元成長させる工程に対して、成膜温度を同一とする請求項2に記載のZnO系半導体発光素子の製造方法。
- 前記第1の第2導電型ZnO系半導体層を2次元成長させる工程と、前記第2の第2導電型ZnO系半導体層を3次元成長させる工程とは、それぞれ、少なくともZnビームとOラジカルビームを供給して、第2導電型ZnO系半導体層を成長させ、
前記第2の第2導電型ZnO系半導体層を3次元成長させる工程は、前記第1の第2導電型ZnO系半導体層を2次元成長させる工程に対して、成膜温度を低くする請求項1に記載のZnO系半導体発光素子の製造方法。 - 前記第2の第2導電型ZnO系半導体層を3次元成長させる工程は、前記第1の第2導電型ZnO系半導体層を2次元成長させる工程に対して、Znビームに対するOラジカルビームのフラックス量の比を同一とする請求項4に記載のZnO系半導体発光素子の製造方法。
- 前記第1導電型はn型、前記第2導電型はp型であり、
前記第1のp型ZnO系半導体層を2次元成長させる工程と、前記第2のp型ZnO系半導体層を3次元成長させる工程とは、それぞれ、少なくともZnビームと、Oラジカルビームと、窒素が導入され放電によりNを含む複数のスピーシーズを生成する無電極放電管からNラジカルを含むビームを供給して、p型ZnO系半導体層を成長させ、
前記第2のp型ZnO系半導体層を3次元成長させる工程は、前記第1のp型ZnO系半導体層を2次元成長させる工程に対して、前記無電極放電管から供給され前記基板上方に到達するNを含むスピーシーズを変化させる請求項1に記載のZnO系半導体発光素子の製造方法。 - 前記第1のp型ZnO系半導体層を2次元成長させる工程は、前記無電極放電管のビーム出射口に近接して設けられたシャッタを閉状態とし、前記第2のp型ZnO系半導体層を3次元成長させる工程は、該シャッタを開状態とする請求項6に記載のZnO系半導体発光素子の製造方法。
- 前記第2のp型ZnO系半導体層を3次元成長させる工程は、前記第1のp型ZnO系半導体層を2次元成長させる工程に対して、Znビームに対するOラジカルビームのフラックス量の比と成膜温度を同一とする請求項6または7に記載のZnO系半導体発光素子の製造方法。
- さらに、前記第2の第2導電型ZnO系半導体層の上に、第3の第2導電型ZnO系半導体層を2次元成長する条件で成長させる工程を有する請求項1〜8のいずれか1項に記載のZnO系半導体発光素子の製造方法。
- さらに、前記第2の第2導電型ZnO系半導体層の上方に、透明電極を形成する工程を有する請求項1〜9のいずれか1項に記載のZnO系半導体発光素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204401A JP2011054866A (ja) | 2009-09-04 | 2009-09-04 | ZnO系半導体発光素子の製造方法 |
US12/874,533 US8227281B2 (en) | 2009-09-04 | 2010-09-02 | Manufacture method for ZnO-based light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204401A JP2011054866A (ja) | 2009-09-04 | 2009-09-04 | ZnO系半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054866A true JP2011054866A (ja) | 2011-03-17 |
Family
ID=43648099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009204401A Pending JP2011054866A (ja) | 2009-09-04 | 2009-09-04 | ZnO系半導体発光素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8227281B2 (ja) |
JP (1) | JP2011054866A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017037671A3 (en) * | 2015-09-04 | 2017-08-03 | Seoul Semiconductor Co., Ltd. | Transparent conductive structure and formation thereof |
US10407315B2 (en) | 2016-04-14 | 2019-09-10 | Seoul Semiconductor Co., Ltd. | Method and/or system for synthesis of zinc oxide (ZnO) |
US10981800B2 (en) | 2016-04-14 | 2021-04-20 | Seoul Semiconductor Co., Ltd. | Chamber enclosure and/or wafer holder for synthesis of zinc oxide |
US10981801B2 (en) | 2016-04-14 | 2021-04-20 | Seoul Semiconductor Co., Ltd. | Fluid handling system for synthesis of zinc oxide |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US9324560B2 (en) | 2011-09-06 | 2016-04-26 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
KR101286211B1 (ko) * | 2012-02-16 | 2013-07-15 | 고려대학교 산학협력단 | 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자 |
US9064790B2 (en) | 2012-07-27 | 2015-06-23 | Stanley Electric Co., Ltd. | Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure |
CN105161590B (zh) * | 2015-09-28 | 2017-09-01 | 厦门乾照光电股份有限公司 | 一种氮化物系发光二极管 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002326895A (ja) * | 2001-05-01 | 2002-11-12 | Stanley Electric Co Ltd | 半導体結晶とその成長方法及び光半導体素子 |
WO2007018216A1 (ja) * | 2005-08-09 | 2007-02-15 | Stanley Electric Co., Ltd. | ZnO結晶とその成長方法、及び発光素子の製造方法 |
JP2007128936A (ja) * | 2005-11-01 | 2007-05-24 | Stanley Electric Co Ltd | ZnO結晶またはZnO系半導体化合物結晶の製造方法、及びZnO系発光素子の製造方法 |
JP2007266571A (ja) * | 2006-02-28 | 2007-10-11 | Mitsubishi Cable Ind Ltd | Ledチップ、その製造方法および発光装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3802424B2 (ja) * | 2002-01-15 | 2006-07-26 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
JP2006253172A (ja) | 2005-03-08 | 2006-09-21 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
JP3924303B2 (ja) * | 2005-05-09 | 2007-06-06 | ローム株式会社 | 窒化物半導体素子およびその製法 |
KR100711203B1 (ko) * | 2005-08-23 | 2007-04-24 | 한국과학기술연구원 | 산화아연을 이용한 p형-진성-n형 구조의 발광 다이오드제조방법 |
JP5150218B2 (ja) * | 2007-11-09 | 2013-02-20 | スタンレー電気株式会社 | ZnO系半導体発光素子の製造方法 |
-
2009
- 2009-09-04 JP JP2009204401A patent/JP2011054866A/ja active Pending
-
2010
- 2010-09-02 US US12/874,533 patent/US8227281B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002326895A (ja) * | 2001-05-01 | 2002-11-12 | Stanley Electric Co Ltd | 半導体結晶とその成長方法及び光半導体素子 |
WO2007018216A1 (ja) * | 2005-08-09 | 2007-02-15 | Stanley Electric Co., Ltd. | ZnO結晶とその成長方法、及び発光素子の製造方法 |
JP2007128936A (ja) * | 2005-11-01 | 2007-05-24 | Stanley Electric Co Ltd | ZnO結晶またはZnO系半導体化合物結晶の製造方法、及びZnO系発光素子の製造方法 |
JP2007266571A (ja) * | 2006-02-28 | 2007-10-11 | Mitsubishi Cable Ind Ltd | Ledチップ、その製造方法および発光装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017037671A3 (en) * | 2015-09-04 | 2017-08-03 | Seoul Semiconductor Co., Ltd. | Transparent conductive structure and formation thereof |
US10727374B2 (en) | 2015-09-04 | 2020-07-28 | Seoul Semiconductor Co., Ltd. | Transparent conductive structure and formation thereof |
US10407315B2 (en) | 2016-04-14 | 2019-09-10 | Seoul Semiconductor Co., Ltd. | Method and/or system for synthesis of zinc oxide (ZnO) |
US10981800B2 (en) | 2016-04-14 | 2021-04-20 | Seoul Semiconductor Co., Ltd. | Chamber enclosure and/or wafer holder for synthesis of zinc oxide |
US10981801B2 (en) | 2016-04-14 | 2021-04-20 | Seoul Semiconductor Co., Ltd. | Fluid handling system for synthesis of zinc oxide |
Also Published As
Publication number | Publication date |
---|---|
US8227281B2 (en) | 2012-07-24 |
US20110059563A1 (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011054866A (ja) | ZnO系半導体発光素子の製造方法 | |
CN102403417B (zh) | Ⅲ族氮化物纳米棒发光装置及其制造方法 | |
CN107004745B (zh) | 第iii族氮化物半导体发光器件的制造方法 | |
US7646027B2 (en) | Group III nitride semiconductor stacked structure | |
TW201013987A (en) | Group III nitride semiconductor light emitting device, process for producing the same, and lamp | |
US7855386B2 (en) | N-type group III nitride semiconductor layered structure | |
WO2008041499A1 (en) | Filming method for iii-group nitride semiconductor laminated structure | |
JP6100590B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP5506221B2 (ja) | ZnO系半導体素子の製造方法 | |
JP2006060197A (ja) | Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子、並びにそれらの製造方法 | |
JP6017243B2 (ja) | ZnO系半導体素子、及び、ZnO系半導体素子の製造方法 | |
JP5373402B2 (ja) | ZnO系半導体発光素子の製造方法 | |
CN102185071A (zh) | 一种非极性ZnO基发光器件及其制备方法 | |
JP6219089B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2011096902A (ja) | ZnO系化合物半導体素子及びその製造方法 | |
JP5426315B2 (ja) | ZnO系化合物半導体素子 | |
JP6092657B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP5912968B2 (ja) | p型ZnO系半導体膜の製造方法、及び、ZnO系半導体素子の製造方法 | |
TW201225331A (en) | Quasi-optical crystal structure and manufacturing method thereof | |
JP6334929B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6419472B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2015115566A (ja) | p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6470061B2 (ja) | p型ZnO系半導体構造の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2012038750A (ja) | ZnO系半導体発光素子及びその製造方法 | |
JP5952120B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |