JP5373402B2 - ＺｎＯ系半導体発光素子の製造方法 - Google Patents

ＺｎＯ系半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5373402B2
JP5373402B2 JP2008554001A JP2008554001A JP5373402B2 JP 5373402 B2 JP5373402 B2 JP 5373402B2 JP 2008554001 A JP2008554001 A JP 2008554001A JP 2008554001 A JP2008554001 A JP 2008554001A JP 5373402 B2 JP5373402 B2 JP 5373402B2
Authority
JP
Japan
Prior art keywords
zno
layer
semiconductor layer
energy
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008554001A
Other languages
English (en)
Other versions
JPWO2008087856A1 (ja
Inventor
昭雄 小川
道宏 佐野
裕幸 加藤
泰司 小谷
智文 山室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008554001A priority Critical patent/JP5373402B2/ja
Publication of JPWO2008087856A1 publication Critical patent/JPWO2008087856A1/ja
Application granted granted Critical
Publication of JP5373402B2 publication Critical patent/JP5373402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、ＺｎＯ系半導体発光素子の製造方法に関する。
酸化亜鉛（ＺｎＯ）のバンド間遷移エネルギは、約３７０ｎｍの紫外領域の発光エネルギに相当する。これは、産業上の利用価値が高い４００ｎｍ以上の可視光領域よりも短波長であるので、４００ｎｍよりも長波長の発光を得るため、ＺｎＯのバンドギャップを狭くする（ナローギャップ化する）研究が進められている。
ＺｎＯのバンドギャップをナローギャップ化する技術として、Ｚｎの一部をＣｄで置換したＺｎＣｄＯ混晶が提案されており、Ｃｄ組成に応じてバンドギャップを３．４ｅＶ〜１．５ｅＶの範囲で調整することができる。しかし、Ｃｄは毒性の強い元素であるため、ＺｎＣｄＯ混晶の採用は安全性の面から難しい。
例えば日本特開２００２−１６２８５号公報に、ＶＩ族の元素である硫黄（Ｓ）やセレン（Ｓｅ）でＯの一部を置換して混晶とすることにより、ＺｎＯのバンドギャップをナローギャップ化する技術が開示されている。この技術は、Ｃｄを導入する技術に比べ、安全性の面で優れている。
特許文献１は、また、ナローギャップ化したＺｎＯ系化合物半導体層（ＺｎＯＳ層、ＺｎＯＳｅ層）を、ＺｎＭｇＯクラッド層により挟んだ発光素子を開示する。
B.K. Mayer et al: Appl. Phys. Lett. 85(2004)4929によると、ＺｎＯ１−ｘＳｘ（０≦ｘ≦１）におけるＳ組成ｘとバンドギャップとの関係は、ＥＺｎＯＳ、ＥＺｎＳ、及びＥＺｎＯを、それぞれ、ＺｎＯ１−ｘＳｘ、ＺｎＳ、及びＺｎＯのバンドギャップとし、ｂをボーイングパラメータとして、
ＥＺｎＯＳ＝ｘＥＺｎＳ＋（１−ｘ）ＥＺｎＯ−ｂ（１−ｘ）ｘ
と表され、ＺｎＯ１−ｘＳｘのバンドギャップは、２．６ｅＶまでナローギャップ化することができるとされている。なお、ここで、ボーイングパラメータｂ＝３ｅＶである。
発光層にＺｎＯ１−ｘＳｘを用いたＺｎＯ系半導体発光素子の、発光効率向上に適用可能な技術が望まれる。
本発明の一目的は、発光層にＺｎＯ１−ｘＳｘを用い、発光効率の向上が図られたＺｎＯ系半導体発光素子、及び、このような半導体発光素子の製造方法を提供することである。
本発明の一観点によれば、（ａ）ＺｎＯ１−ｘ１Ｓｘ１からなる第１の半導体層を形成する工程と、（ｂ）前記第１の半導体層の上方に、ＺｎＯ１−ｘ２Ｓｘ２からなる第２の半導体層を形成する工程と、（ｃ）前記第２の半導体層の上方に、ＺｎＯ１−ｘ３Ｓｘ３からなる第３の半導体層を形成する工程とを有し、前記第１の半導体層の伝導帯の下端のエネルギ、及び、前記第３の半導体層の伝導帯の下端のエネルギの双方よりも、前記第２の半導体層の伝導帯の下端のエネルギの方が低くなり、かつ、前記第１の半導体層の価電子帯の上端のエネルギ、及び、前記第３の半導体層の価電子帯の上端のエネルギの双方よりも、前記第２の半導体層の価電子帯の上端のエネルギの方が高くなるように、前記第１の半導体層のＳ組成ｘ１と、前記第２の半導体層のＳ組成ｘ２と、前記第３の半導体層のＳ組成ｘ３とを選択し、前記第１の半導体層のＳ組成ｘ１と前記第３の半導体層のＳ組成ｘ３とを０とし、前記第２の半導体層のＳ組成ｘ２を０．２５＜ｘ２＜０．６の範囲内とし、前記工程（ｂ）は、前記第２の半導体層を、５００℃より低い温度で分子線エピタキシにより形成し、さらに、（ｄ）前記工程（ｂ）で形成された第２の半導体層を、５００℃以上１０００℃未満の温度でアニールする工程を有するＺｎＯ系半導体発光素子の製造方法が提供される。
第１及び第３の半導体層の伝導帯の下端のエネルギよりも、第２の半導体層の伝導帯の下端のエネルギの方が低く、かつ、第１及び第３の半導体層の価電子帯の上端のエネルギよりも、第２の半導体層の価電子帯の上端のエネルギの方が高い。これにより、第２の半導体層にキャリアを閉じ込めることが可能となり、ＺｎＯ系半導体発光素子の発光効率向上を図ることができる。
図１は、ＺｎＯ系化合物半導体層を成長させるための成膜装置の例を示す概略図である。 図２は、第１〜第５の実施例、及び、第１〜第６の比較例の結果をまとめた表である。 図３Ａ〜図３Ｃは、それぞれ、第１の実施例、第３の比較例、及び第４の比較例のＲＨＥＥＤ回折像である。 図４は、第１の比較例、及び、第１〜第５の実施例の結果から得られたＺｎＯ１−ｘＳｘ及びＺｎＯのバンドラインナップである。 図５は、ＺｎＯ１−ｘＳｘ層をＺｎＯ層で挟んだ構造のタイプＩ型のバンドダイアグラムである。 図６は、ＺｎＯ１−ｘＳｘのバンドギャップエネルギのＳ組成ｘに対する依存性を示すグラフである。 図７は、第６の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定の回折パタンである。 図８は、第７の比較例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定の回折パタンである。 図９Ａは、第７の実施例による発光素子の概略断面図であり、図９Ｂ及び図９Ｃは、発光層の構造の例を示す概略断面図である。 図１０は、第８の実施例による発光素子の概略断面図である。
まず、図１を参照し、ＺｎＯ系化合物半導体層を成長させるための成膜装置の例について説明する。成膜方法として、分子線エピタキシ（ＭＢＥ）が用いられる。
超高真空容器１内に、基板ヒータ７が配置され、基板８が、基板ヒータ７に保持される。基板８として、サファイア（Ａｌ２Ｏ３）基板、ＳｉＣ基板、ＧａＮ基板、ＺｎＯ基板等が用いられる。結晶性の良いＺｎＯ系化合物半導体層を得るためには、格子不整合の小さな基板ほどよいので、ＺｎＯ基板を用いることが最も好ましい。
超高真空容器１が、Ｚｎソースガン２、Ｏソースガン３、ＺｎＳソースガン４、Ｎソースガン５、及び、Ｇａソースガン６を備える。Ｚｎソースガン２、ＺｎＳソースガン４、及びＧａソースガン６は、それぞれ、Ｚｎ、ＺｎＳ、及びＧａの固体ソースを収容するクヌーセンセルを含み、それぞれ、Ｚｎビーム、ＺｎＳビーム、及びＧａビームを出射する。
なお、ＺｎＳソースガンの代わりに、固体ソースとして単体のＳを用いたＳソースガンを用いることもできる。また、Ｈ２Ｓ等の他の硫黄化合物を硫黄源とすることも可能である。
Ｏソースガン３及びＮソースガン５は、それぞれ、高周波（例えば１３．５６ＭＨｚ）を用いる無電極放電管を含む。Ｏソースガン３及びＮソースガン５は、それぞれ、無電極放電官内で酸素ガス及び窒素ガスをラジカル化して、Ｏラジカルビーム及びＮラジカルビームを出射する。基板８上に、所望のタイミングで所望のビームを供給することにより、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。
超高真空容器１にはまた、反射高速電子線回折（ＲＨＥＥＤ）用のガン９、及び、ＲＨＥＥＤの回折像を映すスクリーン１０が取り付けられている。ＲＨＥＥＤの回折像から、基板８上に形成されたＺｎＯ系化合物半導体層の結晶性を評価できる。ＺｎＯ系化合物半導体層が、平坦な表面を有する（２次元成長した）単結晶である場合は、ＲＨＥＥＤ回折像がストリークパタンを示し、平坦でない表面を有する（３次元成長した）単結晶である場合は、ＲＨＥＥＤ回折像がスポットパタンを示す。なお、ＺｎＯ系化合物半導体層が、多結晶である場合は、ＲＨＥＥＤ回折像がリングパタンを示す。
真空ポンプ１１が、超高真空容器１の内部を真空排気する。なお、超高真空とは、圧力が１×１０−７Ｔｏｒｒ以下の真空を示す。
次に、第１〜第５の実施例、及び、第１〜第６の比較例によるＺｎＯ１−ｘＳｘ単層膜の形成方法について説明する。これらの実施例及び比較例で、Ｓ組成ｘを様々に変化させた。
まず、第１の比較例について説明する。第１の比較例では、Ｓの導入されていないＺｎＯ層（すなわち、ｘ＝０としたＺｎＯ１−ｘＳｘ層）を作製した。まず、洗浄されたｃ面ＺｎＯ基板を、＋ｃ面が露出するように、成膜装置の基板ヒータに保持し、さらに、サーマルアニールを施して基板表面を洗浄した。サーマルアニールは、１×１０−９Ｔｏｒｒの高い真空下において、９００℃で３０分行った。
続いて、ＺｎＯ基板の＋ｃ面に、Ｚｎビーム及びＯラジカルビームを同時に照射して、ＺｎＯ層を形成した。基板温度は７００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、２．０×１０−７Ｔｏｒｒ（超高真空容器内での圧力）のビーム量で行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを１ｓｃｃｍで導入してプラズマ化し、３×１０−５Ｔｏｒｒのビーム量で行った。
このような方法により、厚さ１μｍ程度まで成長させたサンプル（厚いサンプル）と、厚さ１００ｎｍ程度まで成長させたサンプル（薄いサンプル）の２種類のサンプルを作製した。
厚いサンプルに対して、エネルギ分散型Ｘ線分光（ＥＤＸ）による組成分析、及び、バンドギャップ測定を行った。バンドギャップエネルギは、吸収係数測定より得た。薄いサンプルに対して、原子間力顕微鏡（ＡＦＭ）による表面粗さ（算術平均粗さＲａ）測定、イオン化ポテンシャル測定、及び、成長中のＲＨＥＥＤ測定を行った。イオン化ポテンシャル測定には、大気中光電子分光を用いた。なお、表面粗さＲａが１．１ｎｍ以下であれば、その表面は平坦であると評価される。
成長したＺｎＯの結晶は透明であり、平坦性のよい膜が形成された。
上記手法で評価した結果、第１の比較例のＺｎＯ層は、Ｓを含まず、バンドギャップエネルギが３．３ｅＶであり、表面粗さＲａが０．６５ｎｍであり、イオン化ポテンシャルが５．１５ｅＶであった。
次に、第１の実施例について説明する。第１の比較例と同様な方法でサーマルアニールまでが施されたＺｎＯ基板の＋ｃ面に、Ｚｎビーム、Ｏラジカルビーム、及びＺｎＳビームを同時に照射して、ＺｎＯ１−ｘＳｘ層を形成した。基板温度は４００℃とした。Ｚｎビーム及びＯラジカルビームの照射は、第１の比較例と同様の条件で行った。ＺｎＳビームの照射は、固体ソースとして純度５ＮのＺｎＳ単結晶を用い、２．０×１０−７Ｔｏｒｒのビーム量で行った。ＺｎＯ１−ｘＳｘ層の形成後、５００℃で１０分のアニールを行った。
このような方法により、厚さ１μｍ程度まで成長させたサンプル（厚いサンプル）と、厚さ１００ｎｍ程度まで成長させたサンプル（薄いサンプル）の２種類のサンプルを作製した。第１の比較例と同様に、厚いサンプルに対して、ＥＤＸによる組成分析、及び、バンドギャップ測定を行い、薄いサンプルに対して、ＡＦＭによる表面粗さ測定、イオン化ポテンシャル測定、及び、成長中のＲＨＥＥＤ測定を行った。
成長したＺｎＯ１−ｘＳｘの結晶は非常に薄い黄色の透明であり、平坦性のよい膜が形成された。
上記手法で評価した結果、第１の実施例のＺｎＯ１−ｘＳｘ層は、Ｓ組成ｘが０．１であり、バンドギャップエネルギが２．９３ｅＶであり、表面粗さＲａが１．０ｎｍであり、イオン化ポテンシャルが５．３ｅＶであった。また、薄いサンプルの、ＺｎＯ１−ｘＳｘ層のアニール後のＲＨＥＥＤ回折像が、ストリークパタンを示した。このように、結晶性及び平坦性が良好なＺｎＯ１−ｘＳｘ層が得られた。
次に、第２の比較例について説明する。第１の実施例と同様な方法で、厚さ１００ｎｍのＺｎＯ１−ｘＳｘ層を成長させた。ただし、第１の実施例と異なり、成膜後のアニールを行わなかった。
ＡＦＭによる表面粗さ測定、及び、成長中のＲＨＥＥＤ測定を行った。第２の比較例のＺｎＯ１−ｘＳｘ層は、表面粗さＲａが１．０９ｎｍであり、ＲＨＥＥＤ回折像がストリークパタンを示した。Ｓ濃度が低いため、アニールを行わなくても、比較的良好な結晶性及び平坦性が得られたと考えられる。
次に、第２の実施例について説明する。ＺｎＳビームのビーム量を、４．０×１０−７Ｔｏｒｒとした以外は、第１の実施例と同様な方法でサンプル（厚いサンプル及び薄いサンプル）を作製した。成長したＺｎＯ１−ｘＳｘの結晶は薄い黄色の透明であり、平坦性のよい膜が形成された。
第１の実施例と同様にして、組成等を評価した。第２の実施例のＺｎＯ１−ｘＳｘ層は、Ｓ組成ｘが０．１５であり、バンドギャップエネルギが２．８２ｅＶであり、表面粗さＲａが０．６７ｎｍであり、イオン化ポテンシャルが５．３ｅＶであった。また、薄いサンプルの、ＺｎＯ１−ｘＳｘ層のアニール後のＲＨＥＥＤ回折像が、ストリークパタンを示した。このように、結晶性及び平坦性が良好なＺｎＯ１−ｘＳｘ層が得られた。
次に、第３の比較例について説明する。第２の実施例と同様な方法で、厚さ１００ｎｍのＺｎＯ１−ｘＳｘ層を成長させた。ただし、第２の実施例と異なり、成膜後のアニールを行わなかった。
ＡＦＭによる表面粗さ測定、及び、成長中のＲＨＥＥＤ測定を行った。第３の比較例のＺｎＯ１−ｘＳｘ層は、表面粗さＲａが２．０６ｎｍであり、ＲＨＥＥＤ回折像がスポットパタンを示し、結晶性及び平坦性が悪かった。なお、３次元成長（スポットパタンのＲＨＥＥＤ回折像に対応）では、２次元成長（ストリークパタンのＲＨＥＥＤ回折像に対応）に比べると、例えば、転移が消滅せずに成長しやすいと考えられるので、結晶性が比較的悪いと判断している。
次に、第３の実施例について説明する。Ｚｎビームのビーム量を３×１０−７Ｔｏｒｒとし、ＺｎＳビームのビーム量を４．０×１０−７Ｔｏｒｒとし、成膜後のアニールを７００℃で２０分行ったこと以外は、第１の実施例と同様な方法でサンプル（厚いサンプル及び薄いサンプル）を作製した。成長したＺｎＯ１−ｘＳｘの結晶は黄色の透明であり、平坦性のよい膜が形成された。
第１の実施例と同様にして、組成等を評価した。第３の実施例のＺｎＯ１−ｘＳｘ層は、Ｓ組成ｘが０．２５であり、バンドギャップエネルギが２．６４ｅＶであり、表面粗さＲａが０．７７ｎｍであり、イオン化ポテンシャルが５．１５ｅＶであった。また、薄いサンプルの、ＺｎＯ１−ｘＳｘ層のアニール後のＲＨＥＥＤ回折像が、ストリークパタンを示した。このように、結晶性及び平坦性が良好なＺｎＯ１−ｘＳｘ層が得られた。
次に、第４の比較例について説明する。第３の実施例と同様な方法で、厚さ１００ｎｍのＺｎＯ１−ｘＳｘ層を成長させた。ただし、第３の実施例と異なり、成膜後のアニールを行わなかった。
ＡＦＭによる表面粗さ測定、及び、成長中のＲＨＥＥＤ測定を行った。第４の比較例のＺｎＯ１−ｘＳｘ層は、表面粗さＲａが２．６８ｎｍであり、ＲＨＥＥＤ回折像がリングパタンを示し、結晶性及び平坦性が悪かった。
次に、第４の実施例について説明する。ＺｎＯ１−ｘＳｘ層成長時の基板温度を３００℃とし、Ｚｎビームのビーム量を３×１０−７Ｔｏｒｒとし、ＺｎＳビームのビーム量を４．０×１０−７Ｔｏｒｒとし、成膜後のアニールを７００℃で２０分行ったこと以外は、第１の実施例と同様な方法でサンプル（厚いサンプル及び薄いサンプル）を作製した。成長したＺｎＯ１−ｘＳｘの結晶は黄褐色の透明であり、平坦性のよい膜が形成された。
第１の実施例と同様にして、組成等を評価した。第４の実施例のＺｎＯ１−ｘＳｘ層は、Ｓ組成ｘが０．４５であり、バンドギャップエネルギが２．５ｅＶであり、表面粗さＲａが０．９５ｎｍであり、イオン化ポテンシャルが５．０ｅＶであった。また、薄いサンプルの、ＺｎＯ１−ｘＳｘ層のアニール後のＲＨＥＥＤ回折像が、ストリークパタンを示した。このように、結晶性及び平坦性が良好なＺｎＯ１−ｘＳｘ層が得られた。
次に、第５の比較例について説明する。第４の実施例と同様な方法で、厚さ１００ｎｍのＺｎＯ１−ｘＳｘ層を成長させた。ただし、第４の実施例と異なり、成膜後のアニールを行わなかった。
ＡＦＭによる表面粗さ測定、及び、成長中のＲＨＥＥＤ測定を行った。第５の比較例のＺｎＯ１−ｘＳｘ層は、表面粗さＲａが２．８８ｎｍであり、ＲＨＥＥＤ回折像がリングパタンを示し、結晶性及び平坦性が悪かった。
次に、第６の比較例について説明する。第６の比較例は、成膜後のアニールの温度を３００℃とした以外は、第４の実施例と同様である。成長したＺｎＯ１−ｘＳｘの結晶は黄褐色の透明であった。
第１の実施例と同様にして、組成等を評価した。第６の比較例のＺｎＯ１−ｘＳｘ層は、第４の実施例と同様に、Ｓ組成ｘが０．４５であり、バンドギャップエネルギが２．５ｅＶであった。しかし、表面粗さＲａが２．５８ｎｍであり、アニール後のＲＨＥＥＤ回折像がリングパタンを示し、結晶性及び平坦性が悪かった。
次に、第５の実施例について説明する。第５の実施例では、ＺｎＳ層（すなわち、ｘ＝１としたＺｎＯ１−ｘＳｘ層）を作製した。第１の比較例と同様な方法でサーマルアニールまでが施されたＺｎＯ基板の＋ｃ面に、ＺｎＳビームを照射して、ＺｎＳ層を形成した。基板温度は３００℃とした。ＺｎＳビームの照射は、固体ソースとして純度５ＮのＺｎＳを用い、２．０×１０−７Ｔｏｒｒのビーム量（超高真空容器内での圧力）で行った。ＺｎＳビーム照射の後、５００℃で１０分のアニールを行った。第１の実施例等と同様に、厚いサンプルと薄いサンプルを作製した。成長したＺｎＳの結晶は無色透明であり、平坦性のよい膜が形成された。
第１の実施例と同様にして、組成等を評価した。第５の実施例のＺｎＳ層は、バンドギャップエネルギが３．７６ｅＶであり、表面粗さＲａが１．００ｎｍであり、イオン化ポテンシャルが４．５ｅＶであった。また、薄いサンプルの、ＺｎＳ層のアニール後のＲＨＥＥＤ回折像が、ストリークパタンを示した。このように、結晶性及び平坦性が良好なＺｎＳ層が得られた。
図２に示す表に、第１〜第５の実施例、及び、第１〜第６の比較例の結果をまとめる。また、図３Ａ〜図３Ｃに、それぞれ、第１の実施例、第３の比較例、及び第４の比較例のＲＨＥＥＤ回折像を示す。第１の実施例のＲＨＥＥＤ回折像はストリークパタンを示し、第３の比較例のＲＨＥＥＤ回折像はスポットパタンを示し、第４の比較例のＲＨＥＥＤ回折像はリングパタンを示す。
図４は、第１の比較例、及び、第１〜第５の実施例の結果から得られたＺｎＯ１−ｘＳｘ及びＺｎＯのバンドラインナップである。横軸がＳ組成ｘを示し、縦軸がバンドエネルギ（電子に対するエネルギ）をｅＶ単位で示す。
点線Ｌ１が、ＺｎＯの価電子帯の上端のエネルギを示し、点線Ｌ２が、ＺｎＯの伝導帯の下端のエネルギを示す。曲線Ｃ１が、ＺｎＯ１−ｘＳｘの価電子帯の上端のエネルギを示し、曲線Ｃ２が、ＺｎＯ１−ｘＳｘの伝導帯の下端のエネルギを示す。
価電子帯の上端のエネルギは、イオン化ポテンシャルに対応し、伝導帯の下端のエネルギは、イオン化ポテンシャルからバンドギャップエネルギを差し引いて得られた値に対応する。
Ｓ組成ｘが０＜ｘ＜０．６の範囲で、ＺｎＯの伝導帯の下端のエネルギよりも、ＺｎＯ１−ｘＳｘの伝導帯の下端のエネルギの方が低い。従って、ＺｎＯ１−ｘＳｘ層をＺｎＯ層で挟んだ構造を考えたとき、Ｓ組成ｘが０＜ｘ＜０．６の範囲であれば、電子をＺｎＯ１−ｘＳｘ層中に閉じ込めることができる。
Ｓ組成ｘが０．２５＜ｘ≦１の範囲で、ＺｎＯの価電子帯の上端のエネルギよりも、ＺｎＯ１−ｘＳｘの価電子帯の上端のエネルギの方が高い。従って、ＺｎＯ１−ｘＳｘ層をＺｎＯ層で挟んだ構造を考えたとき、Ｓ組成ｘが０．２５＜ｘ≦１の範囲であれば、正孔（ホール）をＺｎＯ１−ｘＳｘ層中に閉じ込めることができる。
以上より、Ｓ組成ｘを０．２５＜ｘ＜０．６とすれば、ＺｎＯ１−ｘＳｘ層をＺｎＯ層で挟んだ構造のバンドダイアグラムが、図５に示すようにタイプＩ型となり、キャリア（電子及びホール）をＺｎＯ１−ｘＳｘ層に閉じ込めることができることがわかる。なお、電子閉じ込めの観点及び成膜の容易さの観点からは、Ｓ組成ｘをやや小さくすることが好ましく、例えば、０．２５＜ｘ≦０．５とすることが好ましい。
次に、上記考察を一般化して、ＺｎＯ１−ｘＳｘ層を３層重ねた構造のバンドダイアグラムについて考察する。第２のＺｎＯ１−ｘＳｘ層が、第１及び第３のＺｎＯ１−ｘＳｘ層で挟まれているとする。第１〜第３のＺｎＯ１−ｘＳｘ層のＳ組成を、それぞれｘ１〜ｘ３とする。図４のバンドラインナップに示したように、第１〜第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１〜ｘ３が、それぞれのＺｎＯ１−ｘＳｘ層の伝導帯の下端のエネルギ、及び、価電子帯の上端のエネルギに対応する。
図４のバンドラインナップに基づけば、第１のＺｎＯ１−ｘＳｘ層の伝導帯の下端のエネルギ、及び、第３のＺｎＯ１−ｘＳｘ層の伝導帯の下端のエネルギの双方よりも、第２のＺｎＯ１−ｘＳｘ層の伝導帯の下端のエネルギの方が低くなり、かつ、第１のＺｎＯ１−ｘＳｘ層の価電子帯の上端のエネルギ、及び、第３のＺｎＯ１−ｘＳｘ層の価電子帯の上端のエネルギの双方よりも、第２のＺｎＯ１−ｘＳｘ層の価電子帯の上端のエネルギの方が高くなるように、第１〜第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１〜ｘ３を選択することができる。すなわち、第２のＺｎＯ１−ｘＳｘ層が第１及び第３のＺｎＯ１−ｘＳｘ層で挟まれた構造のバンドダイアグラムを、タイプＩ型にできる。
なお、第１と第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１とｘ３とを等しくしないことも可能である。第１と第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１及びｘ３の範囲は、０≦ｘ１＜０．２５、０≦ｘ３＜０．２５とすることができる。第２のＺｎＯ１−ｘＳｘ層のＳ組成ｘ２の範囲は、第１と第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１及びｘ３に応じて定まる。
例えば、ＺｎＯでＺｎＯＳ混晶を挟んだ構造では、第１と第３のＺｎＯ１−ｘＳｘ層のＳ組成ｘ１及びｘ３がともに０であり、第２のＺｎＯ１−ｘＳｘ層のＳ組成ｘ２の範囲が、上述のように、０．２５＜ｘ２＜０．６となる。
図６は、ＺｎＯ１−ｘＳｘのバンドギャップエネルギのＳ組成ｘに対する依存性を示すグラフである。横軸がＳ組成ｘを示し、縦軸がバンドギャップエネルギをｅＶ単位で示す。バンドギャップエネルギｙが、Ｓ組成ｘを用いて、
ｙ＝３．８７３１ｘ２−３．３４３７ｘ＋３．２３０８
という式でフィッティングされている。
Ｓ組成ｘを０．２５＜ｘ＜０．６の範囲で制御することにより、バンドギャップエネルギを２．５ｅＶ〜２．６５ｅＶの範囲で制御することができる。Ｓ組成ｘが０．４近傍で、バンドギャップエネルギが最小値２．５ｅＶとなる。バンドギャップエネルギ２．５ｅＶ〜２．６５ｅＶに対応する発光波長は、４６８ｎｍ〜４９６ｎｍの、青〜青緑色となる。
なお、図６に示すグラフの作成のために行ったバンドギャップエネルギの測定は、第１の比較例、及び、第１〜第５の実施例の測定とは別の測定であるが、両者は整合している。例えば、第４の実施例において、Ｓ組成ｘ＝０．４５でバンドギャップエネルギ２．５ｅＶが得られている。
第１〜第５の実施例では、ＺｎＯ１−ｘＳｘ層の成膜後にアニールを行うことにより、Ｓ濃度が高くなっても、平坦性の良いＺｎＯ１−ｘＳｘ層を得ることができた。ＡＦＭで測定された表面粗さＲａを、例えば１ｎｍ以下とすることができた。
一方、ＺｎＯ１−ｘＳｘ層の成膜後のアニールを行わなかった第２〜第５の比較例では、Ｓ濃度の低い第２の比較例については比較的平坦性の良いＺｎＯ１−ｘＳｘ層が得られたものの、Ｓ濃度が高くなると、平坦性の悪いＺｎＯ１−ｘＳｘ層しか得られなかった。
ＺｎＯ１−ｘＳｘ層の成膜温度が高すぎると、Ｓの蒸気圧がＺｎＯのそれに比べて非常に高いことに起因して、Ｓ濃度を高めることが難しくなると考えられる。Ｓを良好に導入するために、成膜温度は充分に低くすることが好ましい。上記実施例では、４００℃または３００℃とした。Ｓ濃度が高いほど、成膜温度を低くした。ＺｎＯ１−ｘＳｘ層の成膜温度は、５００℃未満とすることが好ましいであろう。
しかし、成膜温度を５００℃未満とすると、これに起因して、成膜時にＺｎＯ１−ｘＳｘ層中で原子がマイグレーションしにくく、平坦な膜が形成されにくいと考えられる。ＺｎＯ１−ｘＳｘ層の成膜後のアニールを行うことにより、ＺｎＯ１−ｘＳｘ層の平坦性を向上させることができる。
第６の比較例は、第４の実施例と等しいＳ組成ｘ（ｘ＝０．４５）であり、第４の実施例と同様にＺｎＯ１−ｘＳｘ層成膜後のアニールを行った。しかし、アニール温度を７００℃とした第４の実施例では平坦なＺｎＯ１−ｘＳｘ層が得られたのに対し、アニール温度を３００℃とした第６の比較例では平坦なＺｎＯ１−ｘＳｘ層が得られなかった。
アニール温度を５００℃以上とすると、ＺｎＯ１−ｘＳｘ層中の原子がマイグレーションしやすくなり、平坦化が促進されると考えられる。ただし、アニール温度を１０００℃以上とすると、ＺｎＯ１−ｘＳｘ層の再蒸発が生じ、結晶性及び平坦性が悪化すると考えられる。アニール温度は、５００℃以上１０００℃未満とするのが好ましいであろう。
次に、第６の実施例、及び、第７の比較例による多重量子井戸（ＭＱＷ）構造の形成方法について説明する。まず、第６の実施例について説明する。洗浄されたｃ面ＺｎＯ基板を、＋ｃ面が露出するように、成膜装置の基板ヒータ上に保持し、さらに、サーマルアニールを施して基板表面を洗浄した。サーマルアニールは、１×１０−９Ｔｏｒｒの高い真空下において、９００℃で３０分行った。
続いて、ＺｎＯ障壁層を形成するため、ＺｎＯ基板の＋ｃ面に、Ｚｎビーム及びＯラジカルビームを同時に照射した。基板温度は４００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、２．０×１０−７Ｔｏｒｒのビーム量で行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを１ｓｃｃｍで導入してプラズマ化し、３×１０−５Ｔｏｒｒのビーム量で行った。ＺｎＯ障壁層１層の厚さは、２０ｎｍとした。
続いて、ＺｎＯ１−ｘＳｘ（ｘ＝０．２８）井戸層を形成するため、ＺｎＯ障壁層上に、Ｚｎビーム、Ｏラジカルビーム、及びＺｎＳビームを同時に照射した。基板温度は４００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、３．０×１０−７Ｔｏｒｒのビーム量で行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを１ｓｃｃｍで導入してプラズマ化し、３×１０−５Ｔｏｒｒのビーム量で行った。ＺｎＳビームの照射は、固体ソースとして純度５ＮのＺｎＳ単結晶を用い、５．０×１０−７Ｔｏｒｒのビーム量で行った。ＺｎＳｘＯ１−ｘ井戸層１層の厚さは、５ｎｍとした。
ＺｎＳｘＯ１−ｘ（ｘ＝０．２８）井戸層形成の後、障壁層及び井戸層の形成温度（４００℃）より高い温度である８００℃に基板を加熱した。８００℃となった時点から、温度一定とし、５分のアニールを施した。
その後、上述の条件での障壁層形成工程、井戸層形成工程、及びアニール工程を１セットとした工程を繰り返して、５周期のＺｎＳｘＯ１−ｘ（ｘ＝０．２８）／ＺｎＯ ＭＱＷ構造を作製した。
次に、第７の比較例について説明する。第７の比較例は、第６の実施例からアニール工程を省いたものである。すなわち、ＺｎＯ１−ｘＳｘ（ｘ＝０．２８）井戸層の形成後にアニールを行うことなく、５周期のＺｎＳｘＯ１−ｘ（ｘ＝０．２８）／ＺｎＯ ＭＱＷ構造を作製した。
次に、第６の実施例及び第７の比較例のＺｎＳｘＯ１−ｘ（ｘ＝０．２８）／ＺｎＯ ＭＱＷ構造の、Ｘ線回折（ＸＲＤ）の２θ−ω測定の結果について説明する。
ＺｎＯ障壁層とＺｎＳｘＯ１−ｘ井戸層との界面が平坦であれば、ＺｎＯ障壁層とＺｎＳｘＯ１−ｘ井戸層の屈折率の違いを反映して、２θ−ω測定の回折パタンに、ＭＱＷ構造の１周期分の厚み（障壁層及び井戸層を１層ずつ積層した厚み）に相当する回折ピークが観測される。この回折ピークは、サテライトピークと呼ばれる。サテライトピークの次数が多いほど、界面の平坦性が高いと判断される。
図７及び図８が、それぞれ、第６の実施例及び第７の比較例の回折パタンを示す。各グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ（ｃｏｕｎｔｓ／ｓｅｃｏｎｄ）単位で示す。２θ−ω測定は、（００２）面で行っている。
第６の実施例の回折パタンでは、驚くべきことに、サテライトピークが５次の項まで観測され、障壁層と井戸層との界面が非常に平坦である。一方、第７の比較例では、明瞭なサテライトピークが見られず、障壁層と井戸層との界面があまり平坦でない。比較例では、膜厚の不均一性が生じていると思われる。実施例のように、ＺｎＯ１−ｘＳｘ井戸層の成膜後にアニールを行うにより、障壁層と井戸層との界面の平坦性が高い（膜厚の均一性の高い）ＭＱＷ構造を得られる。
次に、図９Ａ〜図９Ｃを参照して、第７の実施例によるＺｎＯ系発光ダイオードの製造方法について説明する。基板８として、ｎ型の導電型を有するｃ面ＺｎＯ基板を用いる。まず、洗浄された基板８を、＋ｃ面が露出するように、成膜装置の基板ヒータに保持し、さらに、９００℃で３０分のサーマルアニールを施して基板表面を洗浄する。
次に、サーマルアニールを施した基板８上に、ｎ型ＺｎＯバッファ層２０を形成する。ｎ型ＺｎＯバッファ層２０は、３００℃〜５００℃に加熱した基板に、Ｚｎビーム、及びＯラジカルビームを同時に照射することにより成長させ、さらに８００℃〜９００℃で３０分程度のアニールを行うことで得られる。ｎ型ＺｎＯバッファ層２０の厚さは、１０ｎｍ〜３０ｎｍ程度が望ましい。なお、アニールによりｎ型ＺｎＯバッファ層２０からＯ原子が抜けて、ｎ型の導電型が得られると考えられる。
次に、ｎ型ＺｎＯバッファ層２０の上に、Ｇａをドーピングしたｎ型ＺｎＯ層２１を形成する。ｎ型ＺｎＯ層２１は、５００℃〜１０００℃に加熱した基板に、Ｚｎビーム、Ｏラジカルビーム、及びＧａビームを同時に照射することにより成長させる。ｎ型ＺｎＯ層２１の厚さは１μｍ〜２μｍで、Ｇａ密度は１×１０１８ｃｍ−３以上であることが好ましい。
続いて、ｎ型ＺｎＯ層２１の上に、発光層２２を形成する。発光層２２は、ＺｎＳｘＯ１−ｘ（０．２５＜ｘ＜０．６）層を井戸層とし、ＺｎＯ層を障壁層とする量子井戸構造を有する。
ＺｎＳｘＯ１−ｘ（０．２５＜ｘ＜０．６）井戸層は、５００℃未満に加熱した基板にＺｎビーム、Ｏラジカルビーム、及びＺｎＳビームを同時に照射することにより成長させる。ＺｎＳｘＯ１−ｘ（０．２５＜ｘ＜０．６）井戸層の成長後は、５００℃以上１０００℃未満に基板温度を上昇させてアニールを行う。ＺｎＯ障壁層は、基板温度を５００℃〜１０００℃とし、基板にＺｎビーム、Ｏラジカルビームを同時に照射することにより成長させる。
なお、発光層２２は、図９Ｂに示すように、ＺｎＳｘＯ１−ｘ（０．２５＜ｘ＜０．６）井戸層２２ｗ及びＺｎＯ障壁層２２ｂを１周期積層した構造としてもよい。図９Ｃに示すように、ＺｎＳｘＯ１−ｘ（０．２５＜ｘ＜０．６）井戸層２２ｗ及びＺｎＯ障壁層２２ｂを複数周期積層した多重量子井戸構造としてもよい。なお、（後に発光層上方にＺｎＯ層を形成するので、）最上層のＺｎＯ障壁層を形成しない構造としてもよい。
なお、発光層を単層のＺｎＳｘＯ１−ｘ層とすることもできる。すなわち、単層のＺｎＳｘＯ１−ｘ発光層を、クラッド層であるｎ型ＺｎＯ層及びｐ型ＺｎＯ層で挟んだダブルヘテロ構造を有する発光素子を形成することもできる。量子井戸構造の場合と同様に、ＺｎＳｘＯ１−ｘ発光層の形成後にアニールを行うことにより、発光層の平坦性が向上する。
次に、発光層２２の上に、Ｎをドーピングしたｐ型ＺｎＯ層２３を形成する。ｐ型ＺｎＯ層２３は、５００℃〜１０００℃に加熱した基板に、Ｚｎビーム、Ｏラジカルビーム、及びＮラジカルビームを同時に照射することにより成長させる。ｐ型ＺｎＯ層２３の厚さは１００ｎｍ〜２００ｎｍで、Ｎ密度は１×１０１９ｃｍ−３以上であることが好ましい。Ｎが膜中に均一にドープされたｐ型ＺｎＯ層２３が得られる。
なお、クラッド層として、ｎ型及びｐ型のＺｎＭｇＯ層を用いることも可能であるが、ｎ型及びｐ型ＺｎＯ層をクラッド層とする方が、作製が容易である。特に、ｐ型ＺｎＭｇＯ層の作製は難しい。
次に、電極を形成する。基板８の下面上にｎ側電極３０を形成する。ｎ側電極３０は、例えば、基板８の下面上に厚さ２ｎｍ〜１０ｎｍのＴｉ層を形成し、このＴｉ層に厚さ３００ｎｍ〜５００ｎｍのＡｌ層を積層することにより形成される。
また、ｐ型ＺｎＯ層２３の上面上に、ｐ側電極３１を形成する。ｐ側電極３１は、例えば、ｐ型ＺｎＯ層２３の上に厚さ０．５ｎｍ〜１ｎｍのＮｉ層を形成し、このＮｉ層に、厚さ１０ｎｍのＡｕ層を積層することにより形成される。さらに、ｐ側電極３１上にボンディング電極３２を形成する。ボンディング電極３２は、例えば、厚さ５００ｎｍのＡｕ層からなる。
これらの電極を形成した後、例えば４００℃〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば１分〜１０分である。このようにして、第７の実施例による発光素子が作製される。なお、基板８として、ｎ型の導電型を有するＺｎＯ基板を用いたが、ｎ型の導電型を有するＳｉＣ基板やＧａＮ基板を用いることもできる。
次に、図１０を参照して、第８の実施例による発光素子の作製方法について説明する。基板として絶縁性のサファイア基板８ａを用いることと、それに伴い、電極の形成工程とが、第７の実施例と異なる。
第７の実施例と同様にして、基板８ａ上に、ｎ型ＺｎＯバッファ層２０からｐ型ＺｎＯ層２３までを形成する。ｐ型ＺｎＯ層２３までが形成されたウエハを成膜装置から取り出した後、ｐ型ＺｎＯ層２３上に、レジスト膜または保護膜等を設けてパタニングし、ｎ側電極が形成される領域に対応する切り欠き窓を有するエッチングマスクを形成する。このエッチングマスクを用いて、例えばウエットエッチングやリアクティブイオンエッチングにより、ｐ型ＺｎＯ層２３及び発光層２２をエッチングして、ｎ型ＺｎＯ層２１を露出させる。
次に、露出したｎ型ＺｎＯ層２１の表面に、例えば、厚さ２ｎｍ〜１０ｎｍのＴｉ層を形成し、このＴｉ層に厚さ３００ｎｍ〜５００ｎｍのＡｌ層を積層することにより、ｎ側電極３０ａを形成する。ｎ側電極３０ａの形成後、エッチングマスクを除去する。
次に、ｐ型ＺｎＯ層２３の表面に、例えば、厚さ０．５ｎｍ〜１ｎｍのＮｉ層を形成し、このＮｉ層に厚さ１０ｎｍのＡｕ層を積層することにより、ｐ側電極３１ａを形成する。さらに、ｐ側電極３１ａの上に、例えば厚さ５００ｎｍのＡｕ層からなるボンディング電極３２ａを形成する。なお、ｐ側の電極の材料がｎ側電極３０ａ上に積層されないように、適宜マスクを用いて、ｐ側電極３１ａ及びボンディング電極３２ａを形成する。
これらの電極を形成した後、第７の実施例と同様に、例えば４００℃〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば１分〜１０分である。このようにして、第８の実施例による発光素子が作製される。
第８の実施例による発光素子では、基板として絶縁性のサファイア基板を用いることができる。なお、ＺｎＯ基板、ＳｉＣ基板、またはＧａＮ基板を用いることもできる。
なお、上記実施例ではｃ面ＺｎＯ基板を用い、＋ｃ面上に半導体素子を形成する例を説明したが、−ｃ面上に半導体素子を形成することもできる。また、ａ面やｍ面を有するＺｎＯ基板上に半導体素子を形成することもできる。
以上説明したように、ＺｎＳｘＯ１−ｘ層をＺｎＯ層で挟んだ構造において、０．２５＜ｘ＜０．６とすることにより、ＺｎＳｘＯ１−ｘ層にキャリアを閉じ込めることが可能となる。これにより、例えば、発光効率の高められた青色発光素子を作製することができるであろう。ＺｎＳｘＯ１−ｘ層の成膜後に、５００℃以上１０００℃未満の温度でアニールすることにより、ＺｎＳｘＯ１−ｘ層の平坦性を向上させることができる。
なお、図４を参照して考察したように、ＺｎＳｘＯ１−ｘ層をＺｎＳｘＯ１−ｘ層で挟んだ構造でも、キャリアの閉じ込めは可能である。このような構造を発光素子に用いることもできるであろう。
なお、上記実施例では、成膜方法としてＭＢＥを用いたが、他の成膜方法、例えば、有機金属化学気相堆積（ＭＯＣＶＤ）や、パルスレーザ堆積（ＰＬＤ）を用いることもできるであろう。なお、ＭＯＣＶＤに比べると、ＭＢＥ及びＰＬＤは、膜の組成の制御が容易となる。
なお、発光ダイオード（ＬＥＤ）を作製する例を説明したが、例えば、へき開でキャビティを形成して、レーザダイオード（ＬＤ）を作製することもできるであろう。さらに、これらの発光素子の応用製品、例えば、各種インジケータや、ディスプレイ、光ディスク用の光源等を作ることもできる。
また、ＬＥＤを、その発光波長の補色を生成する蛍光体と組み合わせて、白色ＬＥＤを作ることもできる。さらに、白色ＬＥＤの応用製品、例えば、照明器具、各種インジケータ、ディスプレイ、各種表示器のバック照明等を作ることもできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

Claims (2)

  1. （ａ）ＺｎＯ１−ｘ１Ｓｘ１からなる第１の半導体層を形成する工程と、
    （ｂ）前記第１の半導体層の上方に、ＺｎＯ１−ｘ２Ｓｘ２からなる第２の半導体層を形成する工程と、
    （ｃ）前記第２の半導体層の上方に、ＺｎＯ１−ｘ３Ｓｘ３からなる第３の半導体層を形成する工程と
    を有し、
    前記第１の半導体層の伝導帯の下端のエネルギ、及び、前記第３の半導体層の伝導帯の下端のエネルギの双方よりも、前記第２の半導体層の伝導帯の下端のエネルギの方が低くなり、かつ、前記第１の半導体層の価電子帯の上端のエネルギ、及び、前記第３の半導体層の価電子帯の上端のエネルギの双方よりも、前記第２の半導体層の価電子帯の上端のエネルギの方が高くなるように、前記第１の半導体層のＳ組成ｘ１と、前記第２の半導体層のＳ組成ｘ２と、前記第３の半導体層のＳ組成ｘ３とを選択し、
    前記第１の半導体層のＳ組成ｘ１と前記第３の半導体層のＳ組成ｘ３とを０とし、前記第２の半導体層のＳ組成ｘ２を０．２５＜ｘ２＜０．６の範囲内とし、
    前記工程（ｂ）は、前記第２の半導体層を、５００℃より低い温度で分子線エピタキシにより形成し、
    さらに、（ｄ）前記工程（ｂ）で形成された第２の半導体層を、５００℃以上１０００℃未満の温度でアニールする工程を有するＺｎＯ系半導体発光素子の製造方法。
  2. さらに、（ｅ）＋ｃ面の露出したＺｎＯ基板を準備する工程を有し、前記工程（ａ）は、該ＺｎＯ基板の＋ｃ面の上方に、前記第１の半導体層を形成する請求項１に記載のＺｎＯ系半導体発光素子の製造方法。
JP2008554001A 2007-01-15 2008-01-11 ＺｎＯ系半導体発光素子の製造方法 Expired - Fee Related JP5373402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008554001A JP5373402B2 (ja) 2007-01-15 2008-01-11 ＺｎＯ系半導体発光素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007005700 2007-01-15
JP2007005700 2007-01-15
JP2008554001A JP5373402B2 (ja) 2007-01-15 2008-01-11 ＺｎＯ系半導体発光素子の製造方法
PCT/JP2008/000019 WO2008087856A1 (ja) 2007-01-15 2008-01-11 ＺｎＯ系半導体発光素子とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008087856A1 JPWO2008087856A1 (ja) 2010-05-06
JP5373402B2 true JP5373402B2 (ja) 2013-12-18

Family

ID=39635861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008554001A Expired - Fee Related JP5373402B2 (ja) 2007-01-15 2008-01-11 ＺｎＯ系半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US7943927B2 (ja)
JP (1) JP5373402B2 (ja)
WO (1) WO2008087856A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067474B1 (ko) * 2009-09-17 2011-09-27 주식회사 퀀텀디바이스 반도체 발광소자
JP6124116B2 (ja) 2013-03-07 2017-05-10 株式会社リコー ｐ型酸化物組成物
JP6815602B2 (ja) * 2016-11-01 2021-01-20 スタンレー電気株式会社 量子ドット

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270799A (ja) * 1997-03-21 1998-10-09 Sanyo Electric Co Ltd 発光素子
JPH11238914A (ja) * 1997-12-16 1999-08-31 Akihiko Yoshikawa Ｉｉ−ｖｉ族化合物半導体素子
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2002118328A (ja) * 2000-10-10 2002-04-19 Ricoh Co Ltd 半導体発光素子
JP2003081698A (ja) * 2001-09-05 2003-03-19 National Institute Of Advanced Industrial & Technology ＺｎＯＳＳｅ混晶半導体
JP2004128106A (ja) * 2002-10-01 2004-04-22 Murata Mfg Co Ltd 光半導体素子
JP2004327655A (ja) * 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP2005142415A (ja) * 2003-11-07 2005-06-02 Sony Corp ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JPH1123891A (ja) 1997-07-04 1999-01-29 Nippon Telegr & Teleph Corp <Ntt> 可変波長選択アレイ素子
US6878562B2 (en) * 2000-10-20 2005-04-12 Phosistor Technologies, Incorporated Method for shifting the bandgap energy of a quantum well layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270799A (ja) * 1997-03-21 1998-10-09 Sanyo Electric Co Ltd 発光素子
JPH11238914A (ja) * 1997-12-16 1999-08-31 Akihiko Yoshikawa Ｉｉ−ｖｉ族化合物半導体素子
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2002118328A (ja) * 2000-10-10 2002-04-19 Ricoh Co Ltd 半導体発光素子
JP2003081698A (ja) * 2001-09-05 2003-03-19 National Institute Of Advanced Industrial & Technology ＺｎＯＳＳｅ混晶半導体
JP2004128106A (ja) * 2002-10-01 2004-04-22 Murata Mfg Co Ltd 光半導体素子
JP2004327655A (ja) * 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP2005142415A (ja) * 2003-11-07 2005-06-02 Sony Corp ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6008007034; Ｂ．　Ｋ．　Ｍｅｙｅｒ　他: 'Ｓｔｒｕｃｔｕｒａｌ　ｐｒｏｐｅｒｔｉｅｓ　ａｎｄ　ｂａｎｄｇａｐ　ｂｏｗｉｎｇ　ｏｆ　ＺｎＯ１-ｘＳｘ　ｔｈｉｎ　ｆｉｌｍｓ　ｄｅｐｏｓｉｔｅｄ　ｂｙ　ｒｅａｃｔｉｖｅ　ｓｐｕｔｔｅｒｉｎｇ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．　８５，　Ｎｏ．　２１, 20041122, ４９２９-４９３１ *

Also Published As

Publication number Publication date
US7943927B2 (en) 2011-05-17
JPWO2008087856A1 (ja) 2010-05-06
US20090272972A1 (en) 2009-11-05
WO2008087856A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
US7968363B2 (en) Manufacture method for ZnO based semiconductor crystal and light emitting device using same
JP4953879B2 (ja) 半導体装置とその製造方法、及びテンプレート基板
JP2011054866A (ja) ＺｎＯ系半導体発光素子の製造方法
KR101458629B1 (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
JP5373402B2 (ja) ＺｎＯ系半導体発光素子の製造方法
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
JP6100590B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5187634B2 (ja) ＺｎＯ単結晶層及び半導体発光素子とその製造方法
JP5399640B2 (ja) ＺｎＯ系半導体装置の製造方法
JP5506221B2 (ja) ＺｎＯ系半導体素子の製造方法
JP4780757B2 (ja) 亜鉛酸化物結晶の分子線エピタキシ（ｍｂｅ）成長装置及びそれを使用した製造方法
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP6100591B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6155118B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5426315B2 (ja) ＺｎＯ系化合物半導体素子
JP5259103B2 (ja) ＺｎＯ系半導体層の製造方法
JP2011096902A (ja) ＺｎＯ系化合物半導体素子及びその製造方法
JP2008160057A (ja) 半導体発光素子の製造方法
JP6092657B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6231841B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5912968B2 (ja) ｐ型ＺｎＯ系半導体膜の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6419472B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5952120B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2014027134A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP2013046023A (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees