JP6124116B2 - ｐ型酸化物組成物 - Google Patents

ｐ型酸化物組成物 Download PDF

Info

Publication number
JP6124116B2
JP6124116B2 JP2013045036A JP2013045036A JP6124116B2 JP 6124116 B2 JP6124116 B2 JP 6124116B2 JP 2013045036 A JP2013045036 A JP 2013045036A JP 2013045036 A JP2013045036 A JP 2013045036A JP 6124116 B2 JP6124116 B2 JP 6124116B2
Authority
JP
Japan
Prior art keywords
zno
production example
oxide composition
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013045036A
Other languages
English (en)
Other versions
JP2014173108A (ja
Inventor
紗登美 左部
紗登美 左部
健吉郎 小林
健吉郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013045036A priority Critical patent/JP6124116B2/ja
Priority to US14/192,054 priority patent/US9396937B2/en
Publication of JP2014173108A publication Critical patent/JP2014173108A/ja
Application granted granted Critical
Publication of JP6124116B2 publication Critical patent/JP6124116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Ceramic Engineering (AREA)

Description

本発明はｐ型酸化亜鉛（ＺｎＯ）系の酸化物組成物に関するものである。
近年、環境問題への関心の高まり・低消費エネルギーへの取り組みのために、発光ダイオード（ＬＥＤ）を用いた照明が注目されている。ＬＥＤのさらなる普及には、低価格化と安定供給が求められる。通常の無機ＬＥＤは、ＧａＮを主材料としているが、Ｇａはレアメタルで１ｇ当たり１４０円（２００８年）以上と非常に高価である。レアメタルは産出国である中国の輸出制限によって入手が困難になっており、Ｇａに代わる安価な材料によるＬＥＤの開発が急務となっている。
ＺｎＯは安価でＧａＮと同様に直接遷移型の半導体であるため、発光材料として長い間注目されてきた。しかし、ＺｎＯを用いたＬＥＤの開発は進んでいない。理由の一つとしてｐ型のＺｎＯを作製することが困難であることが挙げられる。原因はＺｎＯでは酸素欠陥であるドナーが優先的に生成しやすいため、通常の方法ではアクセプターを導入することが困難なためである。
現在までに窒素Ｎ、リチウムＬｉ、リンＰ、ヒ素Ａｓ、アンチモンＳｂなど様々な単独原子のアクセプターが検討されたが、決定的なものは得られていない。例えば窒素はアクセプター準位が０．２ｅＶと深いため、ホール濃度を高めることができず抵抗値を下げることができない（非特許文献１）。またＬｉはＺｎサイトを置換してアクセプターとして働くことができるが、格子間Ｌｉが同時に生成しやすいため、有効なアクセプターにはなっていない（非特許文献２）。また、窒素以外のＶ属元素Ｐ、Ａｓ、Ｓｂを添加してｐ型ＺｎＯを実現し、ＬＥＤを試作できたとの報告がある（非特許文献３）。Ｐ、Ａｓ、ＳｂはＺｎサイトを置換してドナーとして働き、Ｚｎ欠陥（ＶZn）との複合体がアクセプターとして働いていると解釈できるが、こうした複合体の生成は起こりにくいことが理論的にも指摘されており（非特許文献４）、アクセプターの起源は不明である。また他のグループによる追試も成功しておらず、再現性に難がある。
これまでの多くの研究から、単独のアクセプターはＺｎＯ格子にドープされにくく、またそのアクセプター準位が深いという欠点をもっていることが判明した。こうした欠点を克服するため、ドナーとアクセプターを同時に添加する同時ドープ法やドナー・アクセプター複合体をドープするクラスタードーピング法、更にはアクセプターを周期的に添加するデルタ―ドーピングなども検討されている。こうした新規な手法により、アクセプターの濃度を高くすることができ、また準位の深さも若干浅くすることができている。しかし、その効果は劇的ではない。
浅いアクセプター準位を実現する方法には、ドーパントの種類を変える方法以外に、ホストであるＺｎＯの価電子帯上端のエネルギーを高くするという方法がある。ＺｎＯとＺｎＳの混晶であるＺｎＯ1-xＳxは、０＜ｘ＜０．５の範囲でバンドギャップが減少するが、この減少は価電子帯のエネルギー準位のみが高くなるために起こることが知られている（非特許文献５）。このことから、ＺｎＯ1-xＳxをホストとしてアクセプターをドープすることにより、浅いアクセプター準位を形成することが可能と考えられる。実際に、非特許文献５では窒素のアクセプター準位が著しく浅くなっていることを理論的に指摘している。しかし窒素ドープによるｐ型ＺｎＯ1-xＳx薄膜の実現は報告されていない。
上述したことを鑑み、本発明は高安定、かつ、高正孔濃度のｐ型ＺｎＯ系の酸化物組成物を実現することを目的とする。
上記の課題を解決するため、本発明者らは鋭意検討を行った結果、以下の酸化物組成物により上記課題が解決されることを見い出した。
即ち、本発明の酸化物組成物は以下のとおりである。
ＺｎＯの一部のＯ位置がＳ原子に置換されてなるＺｎＯ １−ｘ Ｓ ｘ （０＜ｘ≦０．５）で表される組成物をホストとし、このホストの格子間位置に別のＳ原子がドーピングされてなる、ＺｎＯ 1-x Ｓ x+α （０＜ｘ≦０．５、α＞０）で表される、ｐ型であることを特徴とする酸化物組成物。
本発明により、高安定、かつ、高正孔濃度の新規のｐ型ＺｎＯ系の酸化物組成物を提供することができる。
ＺｎＯターゲットの処理方法を示す説明図である。 第一原理計算で得られたＺｎＯ、１つのＯ位置がＳ原子に置換されたＺｎＯ、および１つのＳ原子が格子間位置にドーピングされたＺｎＯの状態密度である。 実施例で作製したｐｎ接合ダイオードの構成の説明図である。 製造例３−４のＺｎＯ薄膜を用いて作製したｐｎ接合ダイオードの電流電圧特性を示す説明図である。
本発明の酸化物組成物は、ＺｎＯ1-xＳx+α（０＜ｘ≦０．５、α＞０）で表され、ＺｎＯの一部のＯ位置がＳ原子に置換され、別のＳ原子が格子間位置にドーピングされており、ｐ型である。
ＺｎＯの一部のＯ位置がＳ原子に置換され、別のＳ原子が格子間位置にドーピングされることによりｐ型の酸化物組成物が可能となった。
前記ＺｎＯ1-xＳx+α（０＜ｘ≦０．５、α＞０）におけるｘとしては０＜ｘ≦０．３がより好ましい。０＜ｘ≦０．３にすることにより、アクセプター準位が価電子バンド上端よりも高いエネルギー位置に形成される。
また、前記ＺｎＯ1-xＳx+α（０＜ｘ≦０．５、α＞０）におけるαとしては０＜α≦０．０３がより好ましい。０＜α≦０．０３とすることにより、格子間位置にドーピングされたＳ原子が安定に存在するｐ型の酸化物組成物を得ることができる。
また本発明の酸化物組成物は、バンドギャップが、好ましくは２．５ｅＶ以上かつ３．３ｅＶ以下で、より好ましくは２．８３ｅＶ以上かつ３．０ｅＶ以下である。２．５ｅＶ以上かつ３．３ｅＶ以下とすることにより、アクセプター準位が価電子バンド上端よりも高いエネルギー位置に形成される。また２．８３ｅＶ以上かつ３．０ｅＶ以下とすることにより、安定なｐ型の酸化物組成物を得ることができる。
また本発明の酸化物組成物は、抵抗率が、好ましくは０Ωｃｍより大きく５×１０5Ωｃｍ以下で、より好ましくは０Ωｃｍより大きく５０Ωｃｍ以下である。０Ωｃｍより大きく５×１０5Ωｃｍ以下とすることによりｐ型の酸化物組成物をｐｎ接合デバイスのｐ型層として用いることができる。また０Ωｃｍより大きく５０Ωｃｍ以下とすることにより、ｐ型の酸化物組成物を低抵抗のｐｎ接合デバイスのｐ型層として用いることができる。
本発明の酸化物組成物は、パルスレーザー堆積（Pulsed Laser Deposition, ＰＬＤ）法により作製することができる。
具体的には、例えば圧力２．０×１０-2Torr（０．４×１０-2Torrの酸素と１．６×１０-2Torrの窒素）の真空チャンバー内にターゲットを設置し、ターゲットに対して平行になるように基板を固定し、所定の温度に加熱した硫黄ガスを基板上に供給しながら、ターゲットにＫｒＦエキシマレーザーを照射することにより、基板上に酸化物組成物を得ることができる。この場合酸化物組成物は薄膜で形成され、半導体デバイス等に用いる場合は、厚さは２０ｎｍ〜１０００ｎｍが好ましい。
ターゲットとしては、組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混晶、または組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混合物、あるいは組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混晶と酸化亜鉛、硫化亜鉛の混合物を用いることができる。以降の文中では、この組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)で表される酸化亜鉛と硫化亜鉛の混晶、または組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混合物、あるいは組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混晶と酸化亜鉛、硫化亜鉛の混合物を、「組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の組成物」と表す。
前記組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の組成物のターゲットは、ＺｎＯターゲットを硫黄雰囲気中で加熱処理する、またはＺｎＯ粉末を硫黄雰囲気中で焼成することにより得られる。前者の例としては、図１に示すようにＺｎＯ粉末を焼結して作製したＺｎＯターゲットを内側るつぼ５に設置し、内側るつぼ５を活性炭２と硫黄華１を入れた外側るつぼ４中で加熱処理することにより作製することができる。ＺｎＯ粉末またはＺｎＯターゲット３を処理する際の温度及び時間を調整することにより、得られるターゲット中のＳの量を調整することができる。
基板としては、石英基板、シリコン基板、サファイア基板、酸化亜鉛基板、イットリア安定化ジルコニア（ＹＳＺ）基板、ＳｉＣ基板などを使用できる。好ましくは石英を使用できる。
酸化物組成物作製中の基板温度は基板の裏側に設置したヒーターで２０℃以上５００℃以下に制御することができる。また基板温度は、好ましくは２００℃以上３００℃以下である。
酸化物組成物作製中に基板上に供給する硫黄ガスの加熱温度は、５０℃以上８０℃以下が好ましい。
また本発明の酸化物組成物は、プラズマアシスト化学蒸着（Chemical Vapor Deposition,ＣＶＤ）法および有機金属気相成長（Metal Organic Chemical Vapor, ＭＯＣＶＤ）法によっても作製することができる。この場合も酸化物組成物は薄膜で形成される。
高安定なｐ型ＺｎＯ系の酸化物組成物の実現には、アクセプターの安定化が必須である。本発明では、格子間Ｓ原子をアクセプターとしてドープするが、ＺｎＯとＺｎＳの混合物に対する準安定相であるＺｎＯ1-xＳxをホストとするため、通常は生成が困難な格子間Ｓのドープが可能となる。また、酸素欠陥ＶOが存在する場合には、格子間Ｓ（Ｓi）とＶOの複合体Ｓｉ−Ｖo−Ｓｉの形成により単独の格子間Ｓよりも安定化する。
また高正孔濃度のｐ型ＺｎＯを実現するには、浅いアクセプター準位を形成する必要がある。本発明では、混晶形成により価電子帯上端のエネルギーがＺｎＯに比べて高いＺｎＯ1-xＳxをホストとして用いることにより、浅いアクセプター準位が実現できる。更に本発明におけるアクセプターである格子間Ｓは、前述のように酸素欠陥ＶOが存在する場合にはＳi−ＶO−Ｓi複合体を形成するが、この複合体のアクセプター準位は格子間Ｓのアクセプター準位よりも更に浅くなると考えられる。
本発明の酸化物組成物において、ＺｎＯの一部のＯ位置がＳ原子に置換されていることは、酸化物組成物の格子定数およびバンドギャップによって確認できる。
ＺｎＯの一部のＯ位置がＳ原子に置換されると、Ｓ原子はＯ原子よりもイオン半径が大きいため、格子定数はＺｎＯよりも大きくなる。格子定数はＸ線回折（X-ray Diffraction、ＸＲＤ）法により測定できる。ＺｎＯの（０００２）面の回折ピークは３４．４°だが、ＺｎＯの一部のＯ位置がＳ原子に置換されて混晶になると（０００２）面の回折ピークの位置がシフトし、結果として格子定数が大きくなる。
またＺｎＯの一部のＯ位置がＳ原子に置換されると、Ｏ原子の２ｐ軌道に加えＳ原子の３ｐ軌道が価電子バンドに寄与するため、価電子帯上端のエネルギーが上昇し、結果としてバンドギャップはＺｎＯよりも小さくなる。バンドギャップは酸化物組成物の吸収スペクトルの吸収端波長の測定により確認できる。ＺｎＯの場合はバンドギャップ３．３ｅＶに相当する吸収端の波長は３７６ｎｍだが、ＺｎＯの一部のＯ位置がＳ原子に置換されて混晶になると吸収端波長は長波長側にシフトし、低バンドギャップ化する。
また、別のＳ原子が格子間位置にドーピングされていることは、ホールの存在、つまりｐ型半導体であることを証明することによって確認できる。なぜならば、Ｓ原子が格子間位置にドーピングされると、アクセプター準位が形成され、ｐ型半導体となるという第一原理計算の結果が得られているためである。図２に第一原理計算で得られたＺｎＯ（ａ）、１つのＯ位置がＳ原子に置換されたＺｎＯ（ｂ）、および１つのＳ原子が格子間位置にドーピングされたＺｎＯ（ｃ）の状態密度分布（Density of States、ＤＯＳ）を示す。これによると、Ｓ原子が格子間位置にドーピングされる場合に限り、アクセプター準位が形成されることが分かる。尚、Ｓ原子が格子間位置にドーピングされる場合、複数のＳ原子の格子間位置が考えられるが、第一原理計算によると少なくとも最も安定な格子間位置においては、アクセプター準位が形成されるという結果が得られている。
本発明のｐ型ＺｎＯと既存のｎ型ＺｎＯの組み合わせによりｎ型とｐ型の両方のＺｎＯが揃うため、ＺｎＯ製の発光デバイス、光電変換デバイス、受光デバイスなど半導体デバイスとしての用途を拡大することができる。例えばＬＥＤに好適に用いることができる。
以下にパルスレーザー堆積（Pulsed Laser Deposition, ＰＬＤ）法によるｐ型ＺｎＯ薄膜作製の製造例を示す。
尚、製造例１―５、１−６、１−９、１−１０、２−５、２−８、２−９、３−４、３−５は本発明の実施例である。
［製造例１−１］
圧力２．０×１０-2Torr（０．４×１０-2Torrの酸素と１．６×１０-2Torrの窒素）の真空チャンバー内にターゲットを設置し、ターゲットに対して平行になるように石英基板を固定し、２５℃の硫黄ガスを基板上に供給しながら、ターゲットにＫｒＦエキシマレーザーを照射することにより、石英基板上に薄膜を作製した。ターゲットは、外側るつぼ（上径φ７３ｍｍ×下径φ５０ｍｍ、高さ６２ｍｍ）に活性炭５ｇと硫黄華３ｇを加え、ＺｎＯ粉末を９００℃で焼結して作製したＺｎＯターゲットを設置した内側るつぼ（上径φ５２ｍｍ×下径φ３０ｍｍ、高さ３６ｍｍ）を外側るつぼ内に設置し、電気炉で２００℃で６時間処理して作製した。薄膜作製中の基板温度は基板の裏側に設置したヒーターで２００℃となるよう制御した。基板とターゲットの距離は３ｃｍ、堆積時間は３０分とした。またエキシマレーザーのパルスエネルギーは１００ｍＪ、繰り返し周波数は１０ｐｐｓとした。
［製造例１−２］
製造例１−１で用いた硫黄ガスの温度を４０℃に変更した以外は製造例１−１と同様に製造例１−２のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−３］
製造例１−１で用いた硫黄ガスの温度を５０℃に変更した以外は製造例１−１と同様に製造例１−３のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−４］
製造例１−１で用いた硫黄ガスの温度を６０℃に変更した以外は製造例１−１と同様に製造例１−４のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−５］
製造例１−１で用いた硫黄ガスの温度を７０℃に変更した以外は製造例１−１と同様に製造例１−５のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−６］
製造例１−１で用いた硫黄ガスの温度を８０℃に変更した以外は製造例１−１と同様に製造例１−６のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−７］
製造例１−１で用いた基板の基板温度を３００℃に変更した以外は製造例１−１と同様に製造例１−７のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−８］
製造例１−７で用いた硫黄ガスの温度を６０℃に変更した以外は製造例１−７と同様に製造例１−８のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−９］
製造例１−７で用いた硫黄ガスの温度を７０℃に変更した以外は製造例１−７と同様に製造例１−９のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例１−１０］
製造例１−７で用いた硫黄ガスの温度を８０℃に変更した以外は製造例１−７と同様に製造例１−１０のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−１］
製造例１−１で用いたＺｎＯターゲットの処理温度を２５０℃に変更した以外は製造例１−１と同様に製造例２−１のＺｎＯ系の酸化物組成物薄膜を作製した。
[製造例２−２］
製造例２−１で用いた硫黄ガスの温度を５０℃に変更した以外は製造例２−１と同様に製造例２−２のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−３］
製造例２−１で用いた硫黄ガスの温度を６０℃に変更した以外は製造例２−１と同様に製造例２−３のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−４］
製造例２−１で用いた硫黄ガスの温度を７０℃に変更した以外は製造例２−１と同様に製造例２−３のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−５］
製造例２−１で用いた硫黄ガスの温度を８０℃に変更した以外は製造例２−１と同様に製造例２−５のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−６］
製造例２−１で用いた基板の基板温度を３００℃に変更した以外は製造例２−１と同様に製造例２−６のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−７］
製造例２−６で用いた硫黄ガスの温度を６０℃に変更した以外は製造例２−６と同様に製造例２−７のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−８］
製造例２−６で用いた硫黄ガスの温度を７０℃に変更した以外は製造例２−６と同様に製造例２−８のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−９］
製造例２−６で用いた硫黄ガスの温度を８０℃に変更した以外は製造例２−６と同様に製造例２−９のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−１０］
製造例２−１で用いた基板の基板温度を４００℃に変更した以外は製造例２−１と同様に製造例２−１０のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例２−１１］
製造例２−１０で用いた硫黄ガスの温度を８０℃に変更した以外は製造例２−１０と同様に製造例２−１１のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例３−１］
圧力２．０×１０-2Torr（０．４×１０-2Torrの酸素と１．６×１０-2Torrの窒素）の真空チャンバー内にターゲットを設置し、ターゲットに対して平行になるように石英基板を固定し、ターゲットにＫｒＦエキシマレーザーを照射することにより、石英基板上に薄膜を作製した。ターゲットとしては、ＺｎＯ粉体をＳ，Ｏ雰囲気８５０℃で焼成した組成ＺｎＯ0.93Ｓ0.07の組成物を用いた。薄膜作製中の基板温度は基板の裏側に設置したヒーターで２００℃となるよう制御した。基板とターゲット間の距離は３ｃｍ、堆積時間は３０分とした。エキシマレーザーのパルスエネルギーは８０ｍＪ、繰り返し周波数は１０ｐｐｓとした。
［製造例３−２］
圧力２．０×１０-2Torr（０．４×１０-2Torrの酸素と１．６×１０-2Torrの窒素）の真空チャンバー内にターゲットを設置し、ターゲットに対して平行になるように石英基板を固定し、４０℃に加熱した硫黄ガスを基板上に供給しながら、ターゲットにＫｒＦエキシマレーザーを照射することにより、石英基板上に薄膜を作製した。ターゲットとしては、ＺｎＯ粉体をＳ，Ｏ雰囲気８５０℃で焼成した組成ＺｎＯ0.93Ｓ0.07の組成物を用いた。薄膜作製中の基板温度は基板の裏側に設置したヒーターで２００℃となるよう制御した。基板とターゲット間の距離は３ｃｍ、堆積時間は３０分とした。エキシマレーザーのパルスエネルギーは８０ｍＪ、繰り返し周波数は１０ｐｐｓとした。
［製造例３−３］
製造例３−２で用いた硫黄ガスの温度を５０℃に変更した以外は製造例３−２と同様に製造例３−３のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例３−４］
製造例３−２で用いた硫黄ガスの温度を６０℃に変更した以外は製造例３−２と同様に製造例３−４のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例３−５］
製造例３−２で用いた硫黄ガスの温度を７０℃に変更した以外は製造例３−２と同様に製造例３−５のＺｎＯ系の酸化物組成物薄膜を作製した。
［製造例３−６］
製造例１−１で用いたＺｎＯＳ系ターゲットをＺｎＯに変更し、薄膜作製中に硫黄ガスを添加しない以外は、製造例１−１と同様に製造例３−６のＺｎＯ薄膜を作製した。
［測定方法］
製造例１−１〜３−６で得られた薄膜について、Ｘ線回折パターンを測定した。得られたＸ線回折パターンからｃ軸格子定数を求め、ヴェガード則に基づき組成を算出した。尚、得られた組成には、格子間にドーピングされているＳは含まれない。
また製造例１−１〜３−６で得られた薄膜の吸収スペクトル測定を行い、吸収スペクトルの吸収端位置よりバンドギャップを算出した。
また製造例１−１〜３−６で得られた薄膜のゼーベック効果測定を実施した。ゼーベック測定装置は２端子測定法を用いており、低温側、高温側の両方の電極として金電極を使用した。高温電極はセラミックスヒーターで８０℃に加熱し、低温は室温とした。熱起電力は入力インピーダンス１ＧΩのマルチメータで測定した。ゼーベック係数αの正負よりキャリアの種類を判定し、α＜０であればｎ型、α＞０であればｐ型とした。また、２つの端子間に温度差を加えても、明確な起電力が発生しない場合は、ｎ型とｐ型が共存している（ｐｎ共存）とした。ＺｎＯ1-xＳxの系では、直流伝導の測定において定常的な伝導度（抵抗率）が得られているためイオン伝導の効果は存在しない。この場合には、正のゼーベック係数を示すものは、正孔の存在を意味する。実際、ゼーベック効果でｐ型を得た試料で、ｐｎ接合の電流―電圧特性からもｐ型が正孔の生成によるものであることを支持している。イオン伝導であれば電流―電圧特性は整流性を示さない。
また製造例１−１〜３−６で得られた薄膜の抵抗率を測定した。
これらの測定結果を表１〜３に示す。
［ｐｎ接合ダイオードの電流電圧特性の測定］
作製したＺｎＯ系酸化物組成物の薄膜を用いたｐｎ接合が可能であることを確認するため、ｐｎ接合ダイオードを作製し電流電圧特性を測定した。ｐｎ接合ダイオードの構成を図３に示す。ガラス基板４上にｎ型層３としてＩＺＯ薄膜があり、更にその上にｐ型層２としてｐ型ＺｎＯ系酸化組成物の薄膜が、さらにその上に金（Ａｕ）製の電極１が設置されている。
ｎ型のＩＺＯ薄膜はＲＦスパッタリング法で作製した。作製条件はＲＦ出力３０Ｗ、圧力２×１０-3Torrとし、厚さ２００ｎｍとした。
ｐ型のＺｎＯ系酸化組成物の薄膜はＰＬＤ法で、ｐ型ＺｎＯ系酸化組成物の薄膜の作製方法の製造例３−４と同じ条件（Ｏ，Ｓ雰囲気で８５０℃で焼成したＺｎＯ0.93Ｓ0.07ターゲットを使用、基板温度２００℃、硫黄加熱温度６０℃）で作製した。厚さは３００ｎｍとした。
金電極はＰＬＤ法でＡｕをｐ型層２上に堆積させて作製した。堆積条件は圧力０．０４Torr、堆積時間５分とした。エキシマレーザーのパルスエネルギーは５０ｍＪ、繰り返し周波数は１０ｐｐｓとした。電極面積は１０μｍ×１０μｍの１．０×１０-6 ｍｍ2とした。
作製したｐｎ接合ダイオードの電流電圧特性を図４に示す。順方向バイアス（電圧＞０Ｖ）時には電流が流れるが、逆方向バイアス（電圧＜０Ｖ）時には電流が流れず、このことよりｐｎ接合ダイオードが整流性を持つことが分かる。従って、製造例３−４の方法で作製したＺｎＯ系酸化組成物の薄膜を用いたｐｎ接合が可能であることが確認された。
１ 硫黄華
２ 活性炭
３ ＺｎＯ粉体あるいはターゲット
４ 外側るつぼ
５ 内側るつぼ
６ 電極
７ ｐ型層
８ n型層
９ ガラス基板
K. Tamura, T. Makino, A. Tsukazaki, M. Sumiya, S. Fuke, T. Furumochi, M. Lippmaa, C.H. Chia, Y. Segawa, H. Koinuma, M. Kawasaki, Solid State Communications 127 ,265 (2003) C. H. Park, S. B. Zhang, and Su-Huai Wei, Phys. Rev. B 66, 073202 (2002) S. Chu, J. H. Lim, L. J. Mandalapu, Z. Yang, L. Li, and J. L. Liu, Appl. Phys. Lett. 92, 152103 (2008) Sukit Limpijumnong, S. B. Zhang, Su-Huai Wei, and C. H. Park, Phys. Rev. Lett. 92, 155504 (2004) C. Persson, Phys. Rev. Letts., 97, 146403(2006)

Claims (3)

  1. ＺｎＯの一部のＯ位置がＳ原子に置換されてなるＺｎＯ １−ｘ Ｓ ｘ （０＜ｘ≦０．５）で表される組成物をホストとし、このホストの格子間位置に別のＳ原子がドーピングされてなる、ＺｎＯ 1-x Ｓ x+α （０＜ｘ≦０．５、α＞０）で表される、ｐ型であることを特徴とする酸化物組成物。
  2. 前記酸化物組成物が薄膜であることを特徴とする請求項１に記載の酸化物組成物。
  3. パルスレーザー堆積法において、ターゲットとして、組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混晶、及び／または組成ＺｎＯ1-x2Ｓx2(０＜ｘ２＜１)の酸化亜鉛と硫化亜鉛の混合物を用い、加熱した硫黄ガスを基板上に供給しながら前記基板上に酸化物組成物を製造することを特徴とする請求項１又は２に記載の酸化物組成物の製造方法。
JP2013045036A 2013-03-07 2013-03-07 ｐ型酸化物組成物 Active JP6124116B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013045036A JP6124116B2 (ja) 2013-03-07 2013-03-07 ｐ型酸化物組成物
US14/192,054 US9396937B2 (en) 2013-03-07 2014-02-27 P-type oxide composition, and method for producing P-type oxide composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013045036A JP6124116B2 (ja) 2013-03-07 2013-03-07 ｐ型酸化物組成物

Publications (2)

Publication Number Publication Date
JP2014173108A JP2014173108A (ja) 2014-09-22
JP6124116B2 true JP6124116B2 (ja) 2017-05-10

Family

ID=51486731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013045036A Active JP6124116B2 (ja) 2013-03-07 2013-03-07 ｐ型酸化物組成物

Country Status (2)

Country Link
US (1) US9396937B2 (ja)
JP (1) JP6124116B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114436639A (zh) * 2020-11-04 2022-05-06 天津理工大学 一种具有高热电性能ZnO基热电陶瓷及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594263A (en) * 1993-03-26 1997-01-14 Uop Semiconductor device containing a semiconducting crystalline nanoporous material
JP4698160B2 (ja) 2004-03-26 2011-06-08 株式会社リコー 縦型トランジスタおよび発光素子
JP5373402B2 (ja) 2007-01-15 2013-12-18 スタンレー電気株式会社 ＺｎＯ系半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2014173108A (ja) 2014-09-22
US9396937B2 (en) 2016-07-19
US20140252344A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
Abdallah et al. Oxygen effect on structural and optical properties of ZnO thin films deposited by RF magnetron sputtering
Song et al. Rapid thermal evaporation of Bi2S3 layer for thin film photovoltaics
Muhunthan et al. Growth of CZTS thin films by cosputtering of metal targets and sulfurization in H2S
Shinde et al. Photoelectrochemical properties of highly mobilized Li-doped ZnO thin films
Mannam et al. Zn-vacancy induced violet emission in p-type phosphorus and nitrogen codoped ZnO thin films grown by pulsed laser deposition
KR101288517B1 (ko) Ｌｉ와 ｎｉ가 함께 도핑된 ｚｎｏ에서 안정적인 ｐ형 반도체 동작
Rajalakshmi et al. Synthesis, characterization and photoresponse study of undoped and transition metal (Co, Ni, Mn) doped ZnO thin films
Banerjee et al. Fabrication and characterization of all-oxide heterojunction p-CuAlO2+ x/n-Zn1− xAlxO transparent diode for potential application in “invisible electronics”
Zhang et al. Fabrication and properties of p-type K doped Zn1− xMgxO thin film
Khosravi et al. Structural, optical and electrical properties of co-sputtered p-type ZnO: Cu thin-films
TW202021157A (zh) 氧化物積層體及其製造方法
JP6092586B2 (ja) ＺｎＯ系半導体層とその製造方法、及びＺｎＯ系半導体発光素子の製造方法
Mondal et al. Photophysical investigation of the formation of defect levels in P doped ZnO thin films
JP6124116B2 (ja) ｐ型酸化物組成物
Xu et al. Realization of Ag-S codoped p-type ZnO thin films
TW200541070A (en) Semiconductor material and semiconductor element using the same
Zhang et al. P-type single-crystalline ZnO films obtained by (Na, N) dual implantation through dynamic annealing process
Varol et al. The impact of different ZnO growth methods on the electrical and optical properties of a n-ZnO/p-GaN: Mg/c-plane sapphire UV LED
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
Lee et al. Pin MgBeZnO-based heterostructured ultraviolet LEDs
Long et al. Effect of doping behaviors of Ag and S on the formation of p-type Ag–S co-doped ZnO film by a modified hydrothermal method
Bu Effects of the pre-annealing temperature on structural and optical properties of sol–gel deposited aluminium doped zinc oxide
Kong et al. Heterojunction light emitting diodes fabricated with different n-layer oxide structures on p-GaN layers by magnetron sputtering
Lee et al. Semitransparent all-oxide p-NiO/n-ZnO nanowire ultraviolet photosensors
JP2013165189A (ja) ＮｉＯ系酸化物半導体発光素子および酸化物半導体単結晶層の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170323

R151 Written notification of patent or utility model registration

Ref document number: 6124116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151