KR100596430B1 - 반도체소자의 층간절연막의 화학적 기계적 연마방법 - Google Patents
반도체소자의 층간절연막의 화학적 기계적 연마방법 Download PDFInfo
- Publication number
- KR100596430B1 KR100596430B1 KR1019990025929A KR19990025929A KR100596430B1 KR 100596430 B1 KR100596430 B1 KR 100596430B1 KR 1019990025929 A KR1019990025929 A KR 1019990025929A KR 19990025929 A KR19990025929 A KR 19990025929A KR 100596430 B1 KR100596430 B1 KR 100596430B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- chemical mechanical
- polishing
- semiconductor device
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000126 substance Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims abstract description 21
- 239000002002 slurry Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
- B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소정영역에 커패시터가 형성된 반도체기판 상부에 연마정지막으로서 실리콘이 풍부하게 함유된 산화막을 형성하는 단계와, 상기 연마정지막 상부에 연마대상막을 형성하는 단계, 및 상기 연마정지막이 나타날때까지 상기 연마대상막을 세리아 계열 슬러리를 이용하여 화학적 기계적 연마하는 단계를 포함하는 반도체소자의 층간절연막의 화학적 기계적 연마방법을 제공함으로써 256M DRAM이상의 반도체소자의 커패시터 절연막 평탄화공정후 불균일한 두께의 커패시터 절연막으로 인해 금속배선 특성 불량문제를 개선하며, 일반적인 평탄화공정후에 평탄화된 절연막 두께가 불균일하게 되는 문제를 해결하기 위해 마스크공정 및 에치백공정을 추가하지 않고도 우수한 절연막 두께의 균일도 특성을 확보하여 단위 공정수를 감소시켜 생산비 감소 효과를 얻는다.
커패시터, 층간절연막, 화학적기계적연마,
Description
도 1a 및 1b는 종래기술에 의한 반도체소자의 커패시터 절연막 평탄화방법을 나타낸 도면,
도 2a 및 2b는 다른 종래기술에 의한 반도체소자의 커패시터 절연막 평탄화방법을 나타낸 도면,
도 3은 본 발명의 일실시예에 의한 반도체소자의 층간절연막의 화학적 기계적 연마방법을 나타낸 도면,
도 4는 본 발명의 다른 실시예에 의한 반도체소자의 층간절연막의 화학적 기계적 연마방법을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
1.반도체기판 2.기판 가장자리부
3.기판 중심부 4.커패시터
17.실리콘이 많이 함유된 산화막 18.연마대상막
19.화학적 기계적 연마시의 연마정지지점
20.커패시터간 갭 매립용 산화막
본 발명은 반도체소자의 층간절연막의 화학적 기계적 연마(chemical mechanical polishing)방법에 관한 것으로, 특히 256M DRAM이상의 반도체소자의 커패시터 절연막를 Si이 풍부하게 함유된(Si-rich) 절연막을 연마정지막으로 사용하고 세리아 슬러리를 사용하여 화학적 기계적으로 평탄화하는 방법에 관한 것이다.
종래의 일반적인 커패시터 절연막 평탄화방법을 도 1a 및 1b를 참조하여 설명하면 다음과 같다.
먼저, 도 1a에 나타낸 바와 같이 반도체기판(1)상에 커패시터(4)를 형성한 후, 그 전면에 커패시터 절연막(5)을 증착한다. 이어서 상기 커패시터 절연막(5)을 화학적 기계적 연마하면 도 1b에 나타낸 바와 같이 기판 중심부(3)와 가장자리부(2)의 잔류하는 절연막(5)의 두께가 불균일하게 되며, 이와 같이 불균일한 절연막(5)의 두께로 인해 후속공정인 금속콘택(7) 식각시 부분적으로 과도식각 특성을 나타내어 기판의 손상(8)이 심한 경향을 보인다. 이와 같은 금속콘택 식각 특성으로 인해 이후에 형성되는 금속배선의 전기적 특성이 매우 나빠지는 결과를 가져오게 된다.
상기와 같은 불균일한 두께의 커패시터 절연막으로 인한 문제점을 해결하기 위해 도 2a에 나타낸 바와 같이 커패시터(4)를 형성하고 그 전면에 절연막(11)을 증착한 다음, 단차가 낮은 주변회로영역(10)은 포토레지스트등으로 덮고 단차가 높 은 셀영역(9)만 오픈시켜 에치백공정을 진행하여 셀영역(9)과 주변회로영역(10)간의 단차(12)만큼 셀영역의 절연막(11)을 제거한 다음, 오픈된 지역과 오픈되지 않은 지역의 절연막을 평탄화함으로써 도 2b에 나타낸 바와 같이 균일한 두께의 커패시터 절연막(11)을 확보하여 후속공정에 형성되는 금속배선의 전기적 특성을 향상시킨다. 이러한 방법은 우수한 연마평탄도 및 균일도를 확보할 수 있다는 이점이 있는 반면, 마스크공정과 에치백공정이 추가되므로 단위 공정수가 증가하고 생산비가 높아지는 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 연마정지막으로 연마속도가 상당히 느린 실리콘이 풍부하게 함유된(Si-rich) 산화막을 이용하고 세리아 계열 슬러리를 이용하여 화학적 기계적 연마를 행하여 균일한 두께의 커패시터 절연막을 얻을 수 있도록 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 층간절연막의 화학적 기계적 연마방법은 소정영역에 커패시터가 형성된 반도체기판 상부에 연마정지막으로서 실리콘이 풍부하게 함유된 산화막을 형성하는 단계와, 상기 연마정지막 상부에 연마대상막을 형성하는 단계, 및 상기 연마정지막이 나타날때까지 상기 연마대상막을 세리아 계열 슬러리를 이용하여 화학적 기계적 연마하는 단계를 포함하여 구성된다.
또한, 본 발명의 반도체소자의 층간절연막의 화학적 기계적 연마방법을 소정영역에 커패시터가 형성된 반도체기판 상부에 커패시터간 갭을 매립하기 위한 절연막을 형성하는 단계와, 상기 갭 매립용 절연막 상부에 연마정지막으로서 실리콘이 풍부하게 함유된 산화막을 형성하는 단계, 상기 연마정지막 상부에 연마대상막을 형성하는 단계, 및 상기 연마정지막이 나타날때까지 상기 연마대상막을 세리아 계열 슬러리를 이용하여 화학적 기계적 연마하는 단계를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 3에 본 발명의 일실시예에 의한 반도체소자의 층간절연막의 화학적 기계적 연마방법을 도시하였다.
도 3에 나타낸 바와 같이 반도체기판(1)상에 커패시터(4)를 형성한 후, 연마정지막(17)으로서 일반적인 산화막에 비해 연마속도가 25배 정도 느린 실리콘이 풍부하게 함유된 산화막을 실온 - 500℃의 온도에서 500-5000Å 두께로 상기 커패시터(4) 상부에 증착한 다음, 그 상부에 주요 연마대상막(18)으로서 예컨대 BPSG, PSG, FSG, USG, TEOS, HDP산화막 및 APL산화막중의 어느 하나를 10000-30000Å 두께로 증착하고 이를 300-1200℃로 열처리한다. 이어서 상기 연마대상막(18)을 세리아 계열 슬러리를 이용하여 상기 연마정지막(17)이 나타날때까지(19) 화학적 기계적 연마함으로써 균일한 두께의 커패시터 절연막을 확보한다. 이때, 상기 슬러리내 함유된 세리아의 크기는 50-1000nm로 하고, 세리아 슬러리의 유량은 50-500ml/min 으로 하고, 세리아 슬러리의 pH는 5-11로 유지하는 것이 바람직하다.
도 4는 본 발명의 다른 실시예에 의한 반도체소자의 층간절연막의 화학적 기계적 연마방법을 나타낸 것이다.
도 4를 참조하면, 반도체기판(1)상에 커패시터(4)를 형성한 후, 커패시터간 갭을 매립하기 위한 매립용 절연막으로서 HDP(고밀도 플라즈마)산화막(20)을 500-5000Å 증착하고 이를 300-1200℃로 열처리한 다음, 그 상부에 연마정지막(17)으로서 실리콘이 많이 함유된 산화막을 50-2000Å두께로 증착한 후, 그 상부에 주요 연마대상막(18)으로서 예컨대 BPSG, PSG, FSG, USG, TEOS, HDP산화막 및 APL산화막중의 어느 하나를 5000-30000Å 두께로 증착하고 이를 300-1200℃로 열처리한다. 이어서 상기 연마대상막(18)을 세리아 계열 슬러리를 이용하여 상기 연마정지막(17)이 나타날때까지(19) 화학적 기계적 연마함으로써 균일한 두께의 커패시터 절연막을 확보한다. 이때, 상기 슬러리내 함유된 세리아의 크기는 50-1000nm로 하고, 세리아 슬러리의 유량은 50-500ml/min으로 하고, 세리아 슬러리의 pH는 5-11로 유지하는 것이 바람직하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명은 256M DRAM이상의 반도체소자의 커패시터 절연막 평탄화공정후 불균일한 두께의 커패시터 절연막으로 인해 금속배선 특성 불량문제를 개선할 수 있으며, 일반적인 평탄화공정후에 평탄화된 절연막 두께가 불균일하게 되는 문제를 해결하기 위해 마스크공정 및 에치백공정을 추가하지 않고도 우수한 절연막 두께의 균일도 특성을 얻을 수 있어 단위 공정수가 감소되어 생산비 감소 효과를 얻을 수 있다.
Claims (16)
- 소정영역에 커패시터가 형성된 반도체기판 상부에 연마정지막으로서 실리콘이 풍부하게 함유된 산화막을 형성하는 단계와,상기 연마정지막 상부에 연마대상막을 형성하는 단계, 및상기 연마정지막이 나타날때까지 상기 연마대상막을 세리아 계열 슬러리를 이용하여 화학적 기계적 연마하는 단계를 포함하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 실리콘이 풍부하게 함유된 산화막은 실온 - 500℃의 온도에서 500-5000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 연마대상막으로 BPSG, PSG, FSG, USG, TEOS, HDP산화막 및 APL산화막중의 하나를 이용하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제3항에 있어서,상기 연마대상막은 10000-30000Å 두께로 증착한 후 300-1200℃로 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 슬러리내 함유된 세리아의 크기는 50-1000nm인 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 세리아 슬러리의 유량은 50-500ml/min으로 하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 세리아 슬러리의 pH는 5-11로 유지하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 소정영역에 커패시터가 형성된 반도체기판 상부에 커패시터간 갭을 매립하기 위한 절연막을 형성하는 단계와,상기 갭 매립용 절연막 상부에 연마정지막으로서 실리콘이 풍부하게 함유된 산화막을 형성하는 단계,상기 연마정지막 상부에 연마대상막을 형성하는 단계, 및상기 연마정지막이 나타날때까지 상기 연마대상막을 세리아 계열 슬러리를 이용하여 화학적 기계적 연마하는 단계를 포함하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 갭 매립용 절연막으로 HDP(고밀도 플라즈마)산화막을 사용하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제9항에 있어서,상기 HDP산화막은 500-5000Å 두께로 증착한 후 300-1200℃로 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 실리콘이 풍부하게 함유된 산화막은 50-5000Å 두께로 형성하는 것을 특징으로 하는 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 연마대상막으로 BPSG, PSG, FSG, USG, TEOS, HDP산화막 및 APL산화막중의 하나를 이용하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 연마대상막은 5000-30000Å 두께로 증착한 후 300-1200℃로 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 슬러리내 함유된 세리아의 크기는 50-1000nm인 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 세리아 슬러리의 유량은 50-500ml/min으로 하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
- 제8항에 있어서,상기 세리아 슬러리의 pH는 5-11로 유지하는 것을 특징으로 하는 반도체소자의 층간절연막의 화학적 기계적 연마방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025929A KR100596430B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체소자의 층간절연막의 화학적 기계적 연마방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025929A KR100596430B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체소자의 층간절연막의 화학적 기계적 연마방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005131A KR20010005131A (ko) | 2001-01-15 |
| KR100596430B1 true KR100596430B1 (ko) | 2006-07-06 |
Family
ID=19597965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025929A KR100596430B1 (ko) | 1999-06-30 | 1999-06-30 | 반도체소자의 층간절연막의 화학적 기계적 연마방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100596430B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102253176B1 (ko) * | 2019-11-13 | 2021-05-14 | 에임즈마이크론 주식회사 | GaN 기판 처리 방법, 이에 의해 처리된 GaN 기판 및 이를 수행하는 GaN 기판 처리 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153487A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
| KR19990057862A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 평탄화 개선 방법 |
| KR20000003445A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 화학적 기계적 평탄화 방법 |
| KR20010004096A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체소자의 평탄화방법 |
-
1999
- 1999-06-30 KR KR1019990025929A patent/KR100596430B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153487A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
| KR19990057862A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 평탄화 개선 방법 |
| KR20000003445A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 화학적 기계적 평탄화 방법 |
| KR20010004096A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체소자의 평탄화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005131A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716890A (en) | Structure and method for fabricating an interlayer insulating film | |
| US8389410B2 (en) | Chemical mechanical polishing method | |
| KR19980064089A (ko) | 다공성 유전체 금속화 방법 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
| JP3631076B2 (ja) | 半導体装置の構造 | |
| KR100596430B1 (ko) | 반도체소자의 층간절연막의 화학적 기계적 연마방법 | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| KR100577446B1 (ko) | 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어 | |
| KR100829598B1 (ko) | 고 평탄화 화학 기계적 연마 방법 및 반도체 소자의제조방법 | |
| KR100642460B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100224788B1 (ko) | 반도체 소자의 제조방법 | |
| KR100197662B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| KR100497206B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100367499B1 (ko) | 반도체소자의제조방법 | |
| KR100341573B1 (ko) | 고집적 메모리소자 제조방법 | |
| KR0176201B1 (ko) | 반도체 장치의 소자 분리 방법 및 이를 이용한 평탄화 방법 | |
| KR100571415B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100546296B1 (ko) | 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법 | |
| KR100545698B1 (ko) | 캐패시터의 콘택플러그 형성 방법 | |
| KR0168164B1 (ko) | 반도체 소자의 제조방법 | |
| KR100261681B1 (ko) | 반도체소자의 평탄화 방법 | |
| KR20030052811A (ko) | 반도체소자의 제조방법 | |
| KR0165358B1 (ko) | 반도체소자의 층간절연층 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |