JP4992232B2 - 薄膜トランジスタ及びその製造方法及び成膜装置 - Google Patents
薄膜トランジスタ及びその製造方法及び成膜装置 Download PDFInfo
- Publication number
- JP4992232B2 JP4992232B2 JP2005345455A JP2005345455A JP4992232B2 JP 4992232 B2 JP4992232 B2 JP 4992232B2 JP 2005345455 A JP2005345455 A JP 2005345455A JP 2005345455 A JP2005345455 A JP 2005345455A JP 4992232 B2 JP4992232 B2 JP 4992232B2
- Authority
- JP
- Japan
- Prior art keywords
- film forming
- film
- oxide
- thin film
- semiconductor active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
K. Nomura et al Nature, 432, 488 (2004)
膜、半導体活性層間で汚れ付着等による汚染のない清浄な界面を実現と、生産性が高く、安価かつ大量に生産できる上、特性の優れた薄膜トランジスタを提供することを課題とする。
、成膜室が互いに独立した排気系を持つ装置構成をとり、ゲート絶縁膜と半導体活性層が異なるガス圧や反応ガス種など任意の条件で同時に成膜することが可能となる。
るガスを他方の成膜室に影響を与えない程度にゲート絶縁膜形成室と半導体形成室間を分割していればよい。また成膜室と巻出ロール室および巻取ロール室を仕切り板で仕切ることが好ましい。この際、仕切り板と成膜ロールの間は被成膜基材が通れる程度のギャップが存在していれば良い。
サルフェン、ポリメチルメタクリレート、ポリカーボネート、ポリアリルレート、ポリエチレン、ポリスチロール、テフロン(登録商標)、エボナイト、エポキシなどが使用できる。金属電極間のリーク電流を抑えるためには、絶縁材料の抵抗率は1012(Ω・cm)以上であることが好ましい。
2…ゲート電極付き可撓性プラスチック基材
3…巻き取りロール
4…成膜ロール
5…絶縁膜形成室
6…絶縁膜形成用スパッタターゲット
7…半導体層形成室
8…半導体層形成用スパッタターゲット
9…仕切り板
10、11…仕切り板
12…巻き取り式真空成膜装置
21…可撓性プラスチック基材、基材
22…ゲート電極
23…補助コンデンサー電極
24…ゲート絶縁膜
25…酸化物からなる半導体活性層
26…画素電極
27…ドレイン電極
28…ソース電極
29…保護膜
Claims (6)
- 支持基材である可撓性プラスチック基材上に、ゲート電極、ゲート絶縁膜、酸化物からなる半導体活性層、ソース電極、ドレイン電極が形成されてなるボトムゲート型薄膜トランジスタの製造方法において、
ロール状の基材を連続して巻き取る方式の成膜装置の真空成膜室内で、
ゲート絶縁膜形成用ターゲットと半導体活性層形成用ターゲットがそれぞれ複数個備えられ、
前記ゲート絶縁膜形成用ターゲットの数が前記半導体活性層形成用ターゲットの数よりも多く、
ゲート電極を形成した可撓性プラスチック基材上に、
スパッタ法によりゲート絶縁膜と酸化物からなる半導体活性層とを大気開放することなく連続して形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 前記ゲート絶縁層及び前記半導体活性層を形成する前に、前記可撓性プラスチック基材上の走査電極及び信号電極の取り出し部を被覆するレジストのマスキング薄膜を形成することを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 可撓性プラスチック基材上に、ゲート電極、ゲート絶縁膜、酸化物からなる半導体活性層、ソース電極、ドレイン電極が形成されてなるボトムゲート型薄膜トランジスタのゲート絶縁膜および酸化物からなる半導体活性膜を形成する成膜装置において、
前記請求項1、又は2記載の薄膜トランジスタの製造方法に用いる成膜装置であって、ロール状の可撓性プラスチック基材を真空成膜室内の一つの成膜ロールの表面上に把持させ、一定速度で成膜ロールを回転させながら、前記真空成膜室内でゲート絶縁膜と酸化物からなる半導体活性層を連続して成膜形成することを特徴とする薄膜トランジスタの製造方法に用いる成膜装置。 - 前記真空成膜室は、ゲート絶縁膜の形成部と酸化物からなる半導体活性膜の形成部が互いに仕切り板で仕切られていることを特徴とする請求項3記載の薄膜トランジスタの製造方法に用いる成膜装置。
- 前記真空成膜室は、ゲート絶縁膜の形成部と酸化物からなる半導体活性膜の形成部が、互いに独立した排気系を持ち、各々の膜を成膜形成することを特徴とする請求項3、又は4記載の薄膜トランジスタの製造方法に用いる成膜装置。
- 可撓性プラスチック基材上に、ゲート電極、ゲート絶縁膜、酸化物からなる半導体活性層、ソース電極、ドレイン電極が形成されて成るボトムゲート型薄膜トランジスタにおいて、
前記請求項3乃至5のいずれか1項記載の成膜装置を用いた成膜方法及び請求項1、又は2記載の薄膜トランジスタの製造方法を用いて薄膜トランジスタを形成したことを特徴とするボトムゲート型薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345455A JP4992232B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜トランジスタ及びその製造方法及び成膜装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345455A JP4992232B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜トランジスタ及びその製造方法及び成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150155A JP2007150155A (ja) | 2007-06-14 |
JP4992232B2 true JP4992232B2 (ja) | 2012-08-08 |
Family
ID=38211158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345455A Expired - Fee Related JP4992232B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜トランジスタ及びその製造方法及び成膜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4992232B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010089662A2 (en) * | 2009-02-05 | 2010-08-12 | Applied Materials, Inc. | Modular pvd system for flex pv |
JP2011181591A (ja) * | 2010-02-26 | 2011-09-15 | Sumitomo Chemical Co Ltd | 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001073130A (ja) * | 1999-08-31 | 2001-03-21 | Sumitomo Chem Co Ltd | リアクティブ・スパッタリング装置 |
JP2001332492A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ |
JP4663139B2 (ja) * | 2001-02-16 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2002359203A (ja) * | 2001-03-27 | 2002-12-13 | Sanyo Electric Co Ltd | 成膜装置、プラズマcvd装置、成膜方法及びスパッタ装置 |
JP2004193446A (ja) * | 2002-12-13 | 2004-07-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法および薄膜トランジスタの製造方法 |
JP4710224B2 (ja) * | 2003-12-24 | 2011-06-29 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
-
2005
- 2005-11-30 JP JP2005345455A patent/JP4992232B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007150155A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7129540B2 (ja) | 電子機器 | |
US7732265B2 (en) | Thin film transistor, method for manufacturing the same and film formation apparatus | |
JP6466542B2 (ja) | 半導体装置の作製方法 | |
JP6234502B2 (ja) | 半導体装置の作製方法 | |
JP5105842B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
KR101972758B1 (ko) | 산화물 반도체막 및 반도체 장치 | |
TWI500786B (zh) | 透明導電膜之製造方法、透明導電膜之製造裝置、濺鍍靶及透明導電膜 | |
WO2007058232A1 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
JP5528727B2 (ja) | 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス | |
JP2007109918A (ja) | トランジスタおよびその製造方法 | |
US9806097B2 (en) | Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus | |
US20090269588A1 (en) | Transparent conductive film and method of producing transparent conductive film | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
US8361897B2 (en) | Method for depositing a thin film electrode and thin film stack | |
JP4992232B2 (ja) | 薄膜トランジスタ及びその製造方法及び成膜装置 | |
WO2009078682A2 (en) | Transparent conductive film and method for preparing the same | |
JP2011142174A (ja) | 成膜方法および半導体装置 | |
US20240102152A1 (en) | Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus | |
US20240084441A1 (en) | Sputtering target and sputtering apparatus including the same | |
JP2012248883A (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
KR102259754B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JPH06275130A (ja) | 透明導電膜 | |
WO2016099437A1 (en) | Method and apparatus for layer deposition on a substrate, and method for manufacturing a thin film transistor on a substrate | |
JPH06204455A (ja) | チタン電極および薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4992232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |