JP7129540B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP7129540B2
JP7129540B2 JP2021210309A JP2021210309A JP7129540B2 JP 7129540 B2 JP7129540 B2 JP 7129540B2 JP 2021210309 A JP2021210309 A JP 2021210309A JP 2021210309 A JP2021210309 A JP 2021210309A JP 7129540 B2 JP7129540 B2 JP 7129540B2
Authority
JP
Japan
Prior art keywords
layer
oxide
film
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021210309A
Other languages
English (en)
Other versions
JP2022050475A (ja
Inventor
舜平 山崎
吉晴 平形
崇 浜田
浩平 横山
安弘 神保
哲二 石谷
大介 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022050475A publication Critical patent/JP2022050475A/ja
Priority to JP2022131923A priority Critical patent/JP7495964B2/ja
Application granted granted Critical
Publication of JP7129540B2 publication Critical patent/JP7129540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Optical Filters (AREA)
  • Liquid Crystal (AREA)
  • Led Device Packages (AREA)
  • Control Of El Displays (AREA)

Description

本発明の一態様は、表示装置、表示装置の製造方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様
の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、入力装置
、入出力装置、それらの駆動方法、または、それらの製造方法、を一例として挙げること
ができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
薄膜トランジスタを用いたディスプレイは世の中に広く普及し、人々の生活に欠かせない
ものとなっている。また、これらのディスプレイは携帯用途としての重要性が極めて高く
、携帯端末などにおいても必要不可欠なものとなっている。
また、同一基板内に表示領域（画素部）と周辺回路（駆動部）を有した表示装置が普及し
ている。例えば、特許文献１には、酸化物半導体を用いたトランジスタを表示領域および
周辺回路に採用した技術が開示されている。表示領域と周辺回路を同時形成することで、
製造コストを下げることができる。
特開２００７－１２３８６１号公報
表示装置を作製する上で、視認する側（表示面側）に可能な限り広い表示領域を確保する
ことが求められている。
また、表示面側において、額縁の部分を狭くしたいというニーズは極めて高い。
一方で、表示領域を広げ、額縁部分を狭くした場合、表示領域の周辺に存在する駆動回路
はさらに外側に位置することとなり、周辺回路のトランジスタ特性の信頼性が低下し、回
路動作が不安定になる恐れがある。
本発明の一態様は、周辺回路部の動作安定性の高い表示装置を提供することを課題の一つ
とする。
または、本発明の一態様は、狭額縁の表示装置を提供することを課題の一つとする。
または、本発明の一態様は、軽量な表示装置を提供することを課題の一とする。
または、本発明の一態様は、高精細な表示装置を提供することを課題の一とする。
または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
または、本発明の一態様は、大面積の表示装置を提供することを課題の一とする。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することを課
題の一とする。
または、新規の表示装置等を提供することを課題の一とする。
または、上記表示装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板と、第２の基板と、を有し、第１の基板の第１面上には第
１の絶縁層が設けられ、第２の基板の第１面上には第２の絶縁層が設けられ、第１の基板
の第１面と前記第２の基板の第１面は向かい合い、第１の絶縁層と前記第２の絶縁層との
間には、接着層が設けられ、第１の基板および第２の基板の周縁部近傍において、第１の
基板、第１の絶縁層、接着層、第２の絶縁層および第２の基板と接する保護膜が形成され
ている表示装置である。
また、第１の基板の第１面と第２の基板の第１面との間には、トランジスタ、容量素子、
表示素子、遮光層、着色層、およびスペーサが設けることができる。
また、保護膜として、酸化物、窒化物または金属を用いることができる。
また、保護膜として、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタ
ン、酸化亜鉛、酸化インジウム、酸化スズ、酸化スズインジウム、酸化タンタル、酸化シ
リコン、酸化マンガン、酸化ニッケル、酸化エルビウム、酸化コバルト、酸化テルル、チ
タン酸バリウム、窒化チタン、窒化タンタル、窒化アルミニウム、窒化タングステン、窒
化コバルト、窒化マンガン、窒化ハフニウム、ルテニウム、白金、ニッケル、コバルト、
マンガン、または銅を用いることができる。
また、表示装置において、液晶素子を有することができる。
また、表示装置において、有機ＥＬ素子を有することができる。
また、表示装置と、マイクおよびスピーカーを用いた構成とすることができる。
本発明の一態様は、第１の基板の第１面上に、トランジスタ、容量素子、画素電極、およ
び第１の絶縁層を形成し、第２の基板の第１面上に、遮光層、着色層、絶縁層、スペーサ
および第２の絶縁層を形成し、トランジスタ、容量素子および液晶が密閉されるように第
１の基板と第２の基板とを、接着層を介して接合し、第１の基板および第２の基板の周縁
部近傍において、第１の基板、第１の絶縁層、接着層、第２の絶縁層および第２の基板と
接する保護膜が設けられた表示装置の作製方法である。
本発明の一態様は、第１の基板の第１面上に、トランジスタ、容量素子、画素電極、およ
び第１の絶縁層を形成し、第２の基板の第１面上に、遮光層、着色層、絶縁層、スペーサ
および第２の絶縁層を形成し、トランジスタ、容量素子および表示素子が密閉されるよう
に第１の基板と第２の基板とを、接着層を介して接合し、第２の基板に対して、第１の切
削処理を行うことで溝部を形成し、溝部、および第１の基板および第２の基板の周縁部近
傍において、第１の基板、第１の絶縁層、接着層、第２の絶縁層および第２の基板と接す
る保護膜を形成し、第１の基板に第２の切削処理を行って、複数枚の表示装置を作製する
ことができる表示装置の製造方法である。
また、保護膜は、ＡＬＤ法により形成することができる。
また、ＡＬＤ法を用いて保護膜として、酸化アルミニウム、酸化ハフニウム、酸化ジルコ
ニウム、酸化チタン、酸化亜鉛、酸化インジウム、酸化スズ、酸化スズインジウム、酸化
タンタル、酸化シリコン、酸化マンガン、酸化ニッケル、酸化エルビウム、酸化コバルト
、酸化テルル、チタン酸バリウム、窒化チタン、窒化タンタル、窒化アルミニウム、窒化
タングステン、窒化コバルト、窒化マンガン、窒化ハフニウム、ルテニウム、白金、ニッ
ケル、コバルト、マンガン、または銅を成膜することができる。
なお、その他の本発明の一態様については、以下で述べる実施の形態における説明、及び
図面に記載されている。
本発明の一態様は、周辺回路部の動作安定性の高い表示装置を提供することができる。
または、本発明の一態様は、狭額縁の表示装置を提供することができる。
または、本発明の一態様は、軽量な表示装置を提供することができる。
または、本発明の一態様は、高精細な表示装置を提供することができる。
または、本発明の一態様は、信頼性の高い表示装置を提供することができる。
または、本発明の一態様は、大面積の表示装置を提供することができる。
または、本発明の一態様は、消費電力を抑えることのできる表示装置を提供することがで
きる。
または、本発明の一態様は、新規の表示装置等を提供することができる。
または、上記表示装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の表示装置を説明するための上面図、および断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置の製造方法を説明するための断面図。 本発明の一態様の表示装置の製造方法を説明するための断面図。 成膜原理を説明するための断面模式図。 成膜装置の断面模式図および成膜装置を一室備えた製造装置の上面模式図。 成膜装置の断面模式図。 本発明の一態様の表示装置を説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための上面図。 本発明の一態様の入力装置を説明するための回路図。 本発明の一態様の入力装置を説明するための回路図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための断面図。 本発明の一態様の表示装置を説明するための上面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様のトランジスタを説明するための断面図。 本発明の一態様のトランジスタを説明するための上面図および断面図。 本発明の一態様の表示装置を説明するための上面図および回路図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ－ＯＳの成膜モデルを説明する模式図。 本発明の一態様の電子機器を示す図。 本発明の一態様の電子機器を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
＜図面を説明する記載に関する付記＞
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を
、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各
構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に
限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接し
ていることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、
絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間
に他の構成要素を含むものを除外しない。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示し
たものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期す
ために模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、
図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方
を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースと
ドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表
記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作
条件等によって変わるためである。なおトランジスタのソースとドレインの呼称について
は、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換
えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャ
ネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことがで
きるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉ
ｎｔｅｄ Ｃｉｒｃｕｉｔｓ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）などが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）
方式によりＩＣ（集積回路）が直接実装されたものを、表示装置と呼ぶ場合がある。
また、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
＜＜接続について＞＞
本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているも
のの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接
続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき
、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、および／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
（実施の形態１）
本実施の形態では、表示パネルの構成例について説明する。
《保護膜による基板表面部、側面部の保護》
図１（Ａ）に表示装置の上面図を示す。図１（Ａ）において、表示装置１０は、表示領域
２１、周辺回路２２を有する表示パネル２０と、ＦＰＣ４２と、を用いることで構成する
ことができる。本発明の一態様では、表示パネル２０に対して保護膜２３を均一に成膜す
ることができる。保護膜２３の成膜方法としては、一例としては、原子層堆積（ＡＬＤ：
Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜することが望ましい。
なお、保護膜２３などの保護膜は、一例としては、表示素子やトランジスタを保護するこ
とができる機能を有する。そして、保護膜２３などの保護膜は、例えば、他の機能を有す
る場合がある。そのため、保護膜２３などの保護膜を、単に、膜と呼ぶ場合がある。例え
ば、保護膜２３などの保護膜を、第１の膜、第２の膜などと呼ぶ場合がある。
図１（Ｂ）に、表示パネル２０の端部の断面図を示す。表示パネル２０は、トランジスタ
、容量素子、表示素子等が形成されており、表示パネル２０の端部において基板１００、
基板３００、絶縁層１３０、絶縁層１３１、絶縁層１７０、絶縁層１８０、遮光層１８、
絶縁層３３０、スペーサ２４０を有しており、保護膜２３で覆われている。
《表示パネルへのＡＬＤ法による保護膜の成膜方法》
図３（Ａ）、図３（Ｂ）、図３（Ｃ）に表示パネル２０へのＡＬＤ法を用いた保護膜の成
膜方法を示す。
基板１００上に、トランジスタ、容量素子、表示素子の一部等を形成され、領域１１が設
けられる。また、基板３００上に遮光層１８、絶縁層３３０のほか、着色層、表示素子の
一部等が形成され、領域１２が設けられる（図３（Ａ）参照）。
次に、基板１００の領域１１と、基板３００の領域１２を向かい合わせ、接着層３７０を
用いて、基板１００と基板３００を接着することで、表示パネル２０を形成することがで
きる（図３（Ｂ）参照）。
次に、表示パネル２０に対してＡＬＤ法を用いて保護膜２３を成膜することができる（図
３（Ｃ）参照）。なお、ＦＰＣ４２との接続部については、マスキングすることで保護膜
２３が形成されるのを防ぐことができる。
ＡＬＤ法は、成膜面に対して極めて均一に成膜することができる。ＡＬＤ法を用いること
で、たとえば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸
化亜鉛、酸化インジウム、酸化スズ、酸化スズインジウム（ＩＴＯ）、酸化タンタル、酸
化シリコン、酸化マンガン、酸化ニッケル、酸化エルビウム、酸化コバルト、酸化テルル
、チタン酸バリウム、窒化チタン、窒化タンタル、窒化アルミニウム、窒化タングステン
、窒化コバルト、窒化マンガン、窒化ハフニウムなどを保護膜として成膜することができ
る。また、保護膜は絶縁膜に限定されることはなく導電膜を成膜してもよい。たとえば、
ルテニウム、白金、ニッケル、コバルト、マンガン、銅などを成膜することができる。
また、ＦＰＣ４２などとの電気的に接続する部分については、成膜されないようにマスキ
ングすることが望ましい。マスキングする方法としては、有機膜、無機膜、金属などを用
いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化窒
化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフ
ニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶縁膜、フォトレ
ジスト、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹
脂、ポリアミド樹脂、エポキシ樹脂等の有機材料を用いることができる。これらの膜をマ
スクとして用いた場合は、当該保護膜を成膜後に除去することが好ましい。
また、ＡＬＤ法により成膜される領域をメタルマスクでマスキングすることができる。当
該メタルマスクは、鉄、クロム、ニッケル、コバルト、タングステン、モリブデン、アル
ミニウム、銅、タンタル、チタン、から選ばれた金属元素、または上述した金属元素を成
分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる
。メタルマスクは表示パネルと近接させてもよいし、接触させてもよい。
ＡＬＤ法で形成される膜は、極めて均一であり、緻密な膜を形成することができる。表示
パネルの側面部にＡＬＤ法で形成した保護膜２３を形成することで、水分などの外的成分
の浸入を抑えることができる。その結果、トランジスタ特性の変動を抑えることができ、
周辺回路の動作を安定させることができる。また、狭額縁化が可能となり、画素領域の拡
大、さらには表示装置を高精細化することができる。
また、保護膜２３を用いることで、周辺回路２２の端部と表示パネル２０の端部との距離
Ａ－Ａ３間を狭くしても、バリア性が高いため、トランジスタ特性が安定、すなわち周辺
回路の動作が安定するため、表示パネルの額縁を狭くすることができる。例えば、周辺回
路２２から表示パネル２０の端部（パネル加工切断部）までの距離を３００μｍ以下、好
ましくは２００μｍ以下とすることができる。また、端部における構造を図１（Ｃ）のよ
うに凹凸のない形状としてもよい。
《保護膜形成の別の構成例》
図２（Ａ）、図２（Ｂ）に図１（Ｂ）の別の構成例を示す。保護膜２３の成膜領域は、マ
スキングを行うことで制御することができる。この場合、図２（Ａ）のように保護膜２３
を裏面側（領域１３）にわずかに周り込ませることもできるし、図２（Ｂ）のように裏面
側（領域１４）への保護膜２３の成膜を抑えることもできる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した表示パネルを複数枚作製する方法について説
明する。
図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）に表示パネル２０の作製方法を示す。
図４において、表示素子として液晶素子８０と接着層３７０を示しているが、表示パネル
は、基板１００上に画素、トランジスタ、容量素子などを有する素子基板と、基板３００
上に遮光層、着色層などを有する対向基板が液晶を密閉する形で接合して用いることがで
きる。なお、図３で示した製造方法と同様の部分については、省略する。
表示パネル２０を複数有する構成において（図４（Ａ））、基板３００（上面側）を切断
することで、溝部３０を形成することができる（図４（Ｂ））。溝部３０を形成後、ＡＬ
Ｄ法により上側から保護膜２３を形成し（図４（Ｃ））、最終的に基板１００側を切断す
ることで、表示パネルを複数枚作製することができる（図４（Ｄ））。なお、この場合、
基板１００の裏面（液晶素子８０を有しない側）への保護膜２３の形成を抑えることがで
きる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態３）
《成膜方法に関する説明》
以下では、本発明の一態様に適用できる半導体層、絶縁層、導電層などの成膜に適用可能
な成膜装置について説明する。
《ＣＶＤ成膜とＡＬＤ成膜》
従来のＣＶＤ法を利用した成膜装置は、成膜の際、反応のための原料ガス（プリカーサ）
がチャンバーに同時に供給される。ＡＬＤ法を利用した成膜装置は、反応のためのプリカ
ーサが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
のプリカーサを順番にチャンバーに供給し、複数種のプリカーサが混ざらないように第１
のプリカーサの後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２のプリ
カーサを導入する。また、不活性ガスを導入する代わりに真空排気によって第１のプリカ
ーサを排出した後、第２のプリカーサを導入してもよい。図５（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）にＡＬＤ法の成膜過程を示す。第１のプリカーサ６０１が基板の表面に吸着して（
図５（Ａ）参照）、第１の単一層を成膜し（図５（Ｂ）参照）、後から導入される第２の
プリカーサ６０２と反応して（図５（Ｃ）参照）、第２の単一層が第１の単一層上に積層
されて薄膜が形成される（図５（Ｄ）参照）。このガス導入順序を制御しつつ所望の厚さ
になるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄
膜の厚さは、繰り返す回数によって調節することができるため、精密な膜厚調節が可能で
ある。
ＡＬＤ法には、熱を用いたＡＬＤ法（熱ＡＬＤ法）、プラズマを用いたＡＬＤ法（プラズ
マＡＬＤ法）がある。熱ＡＬＤ法では、熱エネルギーを用いてプリカーサの反応を行うも
のであり、プラズマＡＬＤ法はプリカーサの反応をラジカルの状態で行うものである。
ＡＬＤ法は、極めて薄い膜が精度よく成膜できる。凹凸を有する面に対しても、表面被覆
率が高く、膜密度が高い。
また、熱ＡＬＤ法は、プラズマダメージがない。
《プラズマＡＬＤ》
また、プラズマＡＬＤ法により成膜することで、熱を用いたＡＬＤ法（熱ＡＬＤ法）に比
べてさらに低温での成膜が可能となる。プラズマＡＬＤ法は、例えば、１００度以下でも
成膜速度を低下させずに成膜することができる。また、プラズマＡＬＤ法では、Ｎ２をプ
ラズマによりラジカル化することができるため、酸化物のみならず窒化物を成膜すること
ができる。
また、表示素子に発光素子（有機ＥＬ素子など）を用いた場合、プロセス温度が高いと、
発光素子の劣化を速めてしまう恐れがある。ここで、プラズマＡＬＤ法を用いることで、
プロセス温度を下げることができるため、発光素子の劣化を抑制することができる。
また、プラズマＡＬＤを行う場合には、ラジカル種を発生させるために、ＩＣＰ（Ｉｎｄ
ｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いる。これにより、プラズマを
基板から離れた状態で発生させることができ、プラズマダメージを抑えることができる。
上記によりプラズマＡＬＤ法を用いることで、他の成膜方法に比べて、プロセス温度が下
げることができ、かつ表面被覆率を高めることができ、表示パネル作製後に基板側面部に
当該膜を成膜することができる。これにより、外部からの水の浸入を抑えることができる
。したがって、パネルの端部において周辺回路のドライバ動作の信頼性が向上（トランジ
スタ特性の信頼性向上）するため、狭額縁とした場合においても安定した動作が可能とな
る。
《ＡＬＤ装置に関する説明》
図６（Ａ）にＡＬＤ法を利用する成膜装置の一例を示す。ＡＬＤ法を利用する成膜装置は
、成膜室（チャンバー１７０１）と、原料供給部１７１１ａ、１７１１ｂと、流量制御器
である高速バルブ１７１２ａ、１７１２ｂと、原料導入口１７１３ａ、１７１３ｂと、原
料排出口１７１４と、排気装置１７１５を有する。チャンバー１７０１内に設置される原
料導入口１７１３ａ、１７１３ｂは供給管やバルブを介して原料供給部１７１１ａ、原料
供給部１７１１ｂとそれぞれ接続されており、原料排出口１７１４は、排出管やバルブや
圧力調整器を介して排気装置１７１５と接続されている。
チャンバー内部にはヒータを備えた基板ホルダ１７１６があり、その基板ホルダ上に被成
膜させる基板１７００を配置する。
原料供給部１７１１ａ、１７１１ｂでは、気化器や加熱手段などによって固体の原料や液
体の原料からプリカーサを形成する。或いは、原料供給部１７１１ａ、１７１１ｂは、気
体のプリカーサを供給する構成としてもよい。
また、原料供給部１７１１ａ、１７１１ｂを２つ設けている例を示しているが特に限定さ
れず、３つ以上設けてもよい。また、高速バルブ１７１２ａ、１７１２ｂは時間で精密に
制御することができ、プリカーサと不活性ガスのいずれか一方を供給する構成となってい
る。高速バルブ１７１２ａ、１７１２ｂはプリカーサの流量制御器であり、且つ、不活性
ガスの流量制御器とも言える。
図６（Ａ）に示す成膜装置では、基板１７００を基板ホルダ１７１６上に搬入し、チャン
バー１７０１を密閉状態とした後、基板ホルダ１７１６のヒータ加熱により基板１７００
を所望の温度（例えば、１００℃以上または１５０℃以上）とし、プリカーサの供給と、
排気装置１７１５による排気と、不活性ガスの供給と、排気装置１７１５による排気とを
繰りかえすことで薄膜を基板表面に形成する。
図６（Ａ）に示す成膜装置では、原料供給部１７１１ａ、１７１１ｂに用意する原料（揮
発性有機金属化合物など）を適宜選択することにより、ハフニウム、アルミニウム、タン
タル、ジルコニウム等から選択された一種以上の元素を含む酸化物（複合酸化物も含む）
を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含ん
で構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケー
トを含んで構成される絶縁層、又はアルミニウムシリケートを含んで構成される絶縁層を
成膜することができる。また、原料供給部１７１１ａ、１７１１ｂに用意する原料（揮発
性有機金属化合物など）を適宜選択することにより、タングステン層、チタン層などの金
属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
例えば、ＡＬＤ法を利用する成膜装置により酸化ハフニウム層を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させたプリカーサと、
酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。この場合、原料供給部１７１１ａ
から供給する第１のプリカーサがＴＤＭＡＨであり、原料供給部１７１１ｂから供給する
第２のプリカーサがオゾンとなる。なお、テトラキスジメチルアミドハフニウムの化学式
はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料としては、テトラキス（エチルメチ
ルアミド）ハフニウムなどがある。なお、窒素は電荷捕獲準位を消失させる機能を有する
。したがって、プリカーサが窒素を含むことで、電荷捕獲準位密度の低い酸化ハフニウム
を成膜することができる。
ＡＬＤ法を利用する成膜装置により酸化アルミニウム層を形成する場合には、溶媒とアル
ミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させたプリカーサと、酸化剤とし
てＨ２Ｏの２種類のガスを用いる。この場合、原料供給部１７１１ａから供給する第１の
プリカーサがＴＭＡであり、原料供給部１７１１ｂから供給する第２のプリカーサがＨ２
Ｏとなる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他
の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウ
ム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート
）などがある。
《マルチチャンバー成膜装置》
また、図６（Ａ）に示す成膜装置を少なくとも一つ有するマルチチャンバーの製造装置の
一例を図６（Ｂ）に示す。
図６（Ｂ）に示す製造装置は、積層膜を大気に触れることなく連続成膜することができ、
不純物の混入防止やスループット向上を図っている。
図６（Ｂ）に示す製造装置は、ロード室１７０２、搬送室１７２０、前処理室１７０３、
成膜室であるチャンバー１７０１、アンロード室１７０６を少なくとも有する。なお、製
造装置のチャンバー（ロード室、処理室、搬送室、成膜室、アンロード室などを含む）は
、水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填させて
おくことが好ましく、望ましくは減圧を維持させる。
また、チャンバー１７０４、チャンバー１７０５は、チャンバー１７０１と同じＡＬＤ法
を利用する成膜装置としてもよいし、プラズマＣＶＤ法を利用する成膜装置としてもよい
し、スパッタリング法を利用する成膜装置としてもよいし、有機金属気相成長法（ＭＯＣ
ＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法を利用する成膜装置としてもよい。
例えば、チャンバー１７０４としてプラズマＣＶＤ法を利用する成膜装置とし、チャンバ
ー１７０５としてＭＯＣＶＤ法を利用する成膜装置とし、積層膜を成膜する一例を以下に
示す。
図６（Ｂ）では搬送室１７２０の上面図が六角形の例を示しているが、積層膜の層数に応
じて、それ以上の多角形としてより多くのチャンバーと連結させた製造装置としてもよい
。また、図６（Ｂ）では基板の上面形状を矩形で示しているが、特に限定されない。また
、図６（Ｂ）では枚葉式の例を示したが、複数枚の基板を一度に成膜するバッチ式の成膜
装置としてもよい。
《大面積ＡＬＤ成膜装置》
また、プラズマＡＬＤ法を用いることで、大面積の基板に対しても成膜可能である。図７
（Ａ）、図７（Ｂ）にＡＬＤ成膜装置の別構成の模式図を示す。プラズマ化したガス（プ
リカーサ）を導入口８１０からチャンバー８２０内に導入して、上下方向から基板８００
に対してＡＬＤ法による成膜を行うことができる。また、成膜方式としては、図７（Ａ）
のようにチャンバー内で固定して成膜することもできるし、図７（Ｂ）のようにインライ
ン方式で基板を流しながら成膜することができる。プラズマＡＬＤ法を用いることで、ス
ループット高く、大面積に成膜することができる。
（実施の形態４）
本実施の形態では、実施の形態１および２で説明した表示装置の詳細について図を用いて
説明する。
図８（Ａ）、および（Ｂ）は表示装置の上面図および断面図の一例である。なお、図８（
Ａ）では表示パネル２０、表示領域２１、周辺回路２２、およびＦＰＣ４２を有する代表
的な構成を図示している。
図８（Ｂ）に図８（Ａ）の一点鎖線Ａ－Ａ’間、Ｂ－Ｂ’、Ｃ－Ｃ’間、およびＤ－Ｄ’
間の断面図を示す。
《液晶パネル》
表示装置に搭載する表示パネルとして、図８（Ｂ）に示すように液晶パネルを用いること
ができる。図８（Ｂ）に示す表示装置は、表示素子として液晶素子８０が適用されている
。また、表示装置は、偏光板１０３、偏光板３０３、及びバックライト１０４を有してお
り、それぞれ接着層３７３、３７４、３７５で接着されている。また、偏光板３０３より
も視認側には保護基板３０２が設けられており、接着層３７６で接着されている。
《基板１００》
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。透光性が高いことが望ましい。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板１００に用いること
ができる。例えば、ガラス、セラミックス、金属等の無機材料を基板１００に用いること
ができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスまたはクリスタルガラス
等を、基板１００に用いることができる。具体的には、無機酸化物膜、無機窒化物膜また
は無機酸窒化物膜等を、基板１００に用いることができる。例えば、酸化シリコン、窒化
シリコン、酸窒化シリコン、アルミナ等を、基板１００に用いることができる。ステンレ
ス鋼またはアルミニウム等を、基板１００に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板１００に用いることができる
。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板
１００に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防
ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複
数の膜が積層された材料を、基板１００に適用できる。または、樹脂と樹脂を透過する不
純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層さ
れた材料を、基板１００に適用できる。
なお、上記の基板１００に適用できる基板は、基板３００にも適用することができる。
《トランジスタ５０、５２》
トランジスタ５０は、導電層１２０、絶縁層１３０、１３１、半導体層１４０、導電層１
５０、１６０、絶縁層１７０，１８０で構成することができる。また、トランジスタ５２
についても同様に構成することができる。
《絶縁層１１０》
なお、下地膜としての機能を有する絶縁層１１０は、酸化シリコン、酸化窒化シリコン、
窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、
酸化アルミニウム、酸化窒化アルミニウム等を用いて形成される。なお、絶縁層１１０と
して、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニ
ウム等を用いることで、基板１００から不純物、代表的にはアルカリ金属、水、水素等の
半導体層１４０への拡散を抑制することができる。絶縁層１１０は基板１００上に形成さ
れる。また、絶縁層１１０は形成されなくてもよい。
《導電層１２０》
ゲート電極としての機能を有する導電層１２０は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、
または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を
用いて形成される。また、マンガン、ジルコニウムのいずれか一または複数から選択され
た金属元素を用いて形成されてもよい。また、導電層１２０は、単層構造でも、二層以上
の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガン
を含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜
上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造
、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マ
ンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニ
ウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に
銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた、一または複数を組み合わせた合金膜、もしくは窒化膜を用いて
もよい。
《絶縁層１３０》
また、絶縁層１３０は、ゲート絶縁膜としての機能を有する。絶縁層１３０には、例えば
、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を用いることができる。また、絶縁層１３０は上記材料の積層であってもよい
。なお、絶縁層１３０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純
物として含んでいてもよい。
《絶縁層１３１》
また、ゲート絶縁膜は、絶縁層１３０と絶縁層１３１を積層させて用いることができる。
絶縁層１３１には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１３１は上記
材料の積層であってもよい。なお、絶縁層１３１に、ランタン（Ｌａ）、窒素、ジルコニ
ウム（Ｚｒ）などを、不純物として含んでいてもよい。絶縁層１３１を用いることで、外
部から半導体層１４０への水素、水等の浸入を防ぐことができる。
《半導体層１４０》
半導体層１４０は、少なくともＩｎ若しくはＺｎを含む金属酸化物で形成される。半導体
層１４０の上面の面積は、導電層１２０の上面の面積と同一、あるいは小さいことが好ま
しい。
《酸化物半導体》
上記半導体層１４０として用いる酸化物半導体として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化
物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物
、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、
Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉ
ｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ
－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－
Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物、Ｉ
ｎ－Ｇａ系酸化物を用いることができる。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
なお、半導体層１４０がＩｎ－Ｍ－Ｚｎ酸化物で形成されるとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたときのＩｎとＭにおける原子数比率は、好ましくはＩｎが２５
ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａ
ｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層１４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より
好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用
いることで、トランジスタ５０のオフ電流を低減することができる。
半導体層１４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とすることが望ましい。
半導体層１４０がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、また
はＮｄ）を用いて形成される場合、Ｉｎ－Ｍ－Ｚｎ酸化物を形成するために用いるスパッ
タリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好まし
い。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：
Ｍ：Ｚｎ＝４：２：４．１が好ましい。なお、形成される半導体層１４０の金属元素の原
子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原
子数比のプラスマイナス４０％の変動を含む。なお、Ｉｎ－Ｇａ－Ｚｎ酸化物を含むター
ゲット、好ましくはＩｎ－Ｇａ－Ｚｎ酸化物を含む多結晶ターゲットを用いることで、後
述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、および微結晶酸化物半導体膜を形成すること
が可能である。
半導体層１４０に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
このため、半導体層１４０は酸素欠損と共に、水素ができる限り低減されていることが好
ましい。具体的には、半導体層１４０において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅ
ｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃
度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×
１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジス
タ５０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有
する。
また、半導体層１４０において、第１４族元素の一つであるシリコンや炭素が含まれると
、半導体層１４０において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層１
４０におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。この結果、トランジスタ５０は、しきい値電圧がプラスとなる電気特性（ノーマリ
ーオフ特性ともいう。）を有する。
また、半導体層１４０において、二次イオン質量分析法により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、半導体層１４０のアルカリ金属またはアルカリ土類金属の濃
度を低減することが好ましい。この結果、トランジスタ５０は、しきい値電圧がプラスと
なる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、半導体層１４０に窒素が含まれていると、キャリアである電子が生じ、キャリア密
度が増加し、ｎ型化しやすい。この結果、トランジスタはノーマリーオン特性となりやす
い。従って、半導体層１４０において、窒素はできる限り低減されていることが好ましい
、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
半導体層１４０の不純物を低減することで、半導体層１４０のキャリア密度を低減するこ
とができる。このため、半導体層１４０は、キャリア密度が１×１０１５個／ｃｍ３以下
、好ましくは１×１０１３個／ｃｍ３以下、さらに好ましくは８×１０１１個／ｃｍ３未
満、より好ましくは１×１０１１個／ｃｍ３未満、最も好ましくは１×１０１０個／ｃｍ
３未満であり、１×１０－９個／ｃｍ３以上とする。
半導体層１４０として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いるこ
とで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実
質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、
キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って
、当該酸化物半導体を用いて形成された半導体層１４０にチャネル領域が形成されるトラ
ンジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）に
なりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準
位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実
質的に高純度真性である酸化物半導体を用いて半導体層１４０が形成されたトランジスタ
は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１
Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０－１３Ａ以下という特性を得ることができ、さらに特性変動を抑える
ことができる。
なお、酸化物半導体を半導体層１４０に用いたトランジスタ５０は、例えば、ソースとド
レインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタ
のチャネル幅で規格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減すること
が可能となる。
表示素子（例えば、液晶素子８０）に接続されるトランジスタ５０に、オフ状態において
リークする電流が極めて小さいトランジスタを用いると、画像信号を保持することができ
る時間を長くすることができる。例えば、画像信号の書き込みを１１．６μＨｚ（１日に
１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（１
時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度としても画像を保持することができ
る。これにより、画像信号の書き込みの頻度を低減することができる。その結果、表示パ
ネル２０の消費電力を削減することができる。もちろん、画像信号の書き込みを１Ｈｚ以
上、好ましくは３０Ｈｚ（１秒間に３０回）以上、より好ましくは６０Ｈｚ（１秒間に６
０回）以上９６０Ｈｚ（１秒間に９６０回）未満の頻度とすることもできる。
上記理由により、酸化物半導体を用いたトランジスタを用いることで、信頼性が高く、消
費電力を抑えた表示パネルを作製することができる。
酸化物半導体を用いたトランジスタでは、半導体層１４０をスパッタ法、ＭＯＣＶＤ（Ｍ
ｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで成膜することが
できる。スパッタ法を用いて成膜した場合には大面積の表示装置としても用いることがで
きる。
なお、半導体層１４０に、シリコンまたはシリコンゲルマニウムで形成される半導体層を
用いてもよい。シリコンまたはシリコンゲルマニウムで形成される半導体層は、適宜非晶
質構造、多結晶構造、単結晶構造とすることができる。
《絶縁層１７０》
絶縁層１７０は、トランジスタのチャネル領域を保護する機能を有する。絶縁層１７０は
、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガ
リウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム
、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶
縁膜を用いて形成される。絶縁層１７０は、単層構造または積層構造とすることができる
。
また、絶縁層１７０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜を用いて形成されることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、膜の表面温度が１００℃以上７００℃以下
、または１００℃以上５００℃以下の範囲における酸素原子の脱離量が１．０×１０１８
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。加熱処理により絶縁層１７０に含まれる酸素を半導体層１４０に移動
させることが可能であり、半導体層１４０の酸素欠損を低減することが可能である。
《絶縁層１８０》
絶縁層１８０として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けること
で、半導体層１４０からの酸素の外部への拡散と、外部から半導体層１４０への水素、水
等の浸入を防ぐことができる。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリ
コン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマ
ニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフ
ニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層１
８０は上記材料の積層であってもよい。なお、絶縁層１８０に、ランタン（Ｌａ）、窒素
、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
《容量素子６１、６３》
容量素子６１は、導電層４００と、絶縁層１８０と、導電層１９０と、を有する。導電層
４００は、容量素子６１の一方の電極としての機能を有する。導電層１９０は、容量素子
６１の他方の電極としての機能を有する。導電層４００と、導電層１９０との間には、絶
縁層１８０が設けられる。容量素子６３についても、容量素子６１と同様に構成すること
ができる。
《導電層４００》
また、トランジスタ５０として、酸化物半導体を半導体層１４０に用いたトランジスタと
することで、導電層４００を絶縁層１３０上に半導体層１４０と同じ材料で形成すること
ができる。この場合、導電層４００は、半導体層１４０と同時に形成された膜を加工して
形成される。このため、導電層４００は、半導体層１４０と同様の元素を有する。また、
半導体層１４０と同様の結晶構造、または異なる結晶構造を有する。また、半導体層１４
０と同時に形成された膜に、不純物または酸素欠損を有せしめることで、導電性を付与す
ることが可能となり、導電層４００となる。導電層４００に含まれる不純物の代表例とし
ては、希ガス、水素、ホウ素、窒素、フッ素、アルミニウム、およびリンがある。希ガス
の代表例としては、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンがある。な
お、導電層４００は、導電性を有する場合の例を示したが、本発明の一態様は、これに限
定されない。場合によっては、または、状況に応じて、導電層４００は、必ずしも導電性
が付与されなくてもよい。つまり、導電層４００は、半導体層１４０と同様な特性を有し
ていてもよい。
上記より、半導体層１４０及び導電層４００は、共に絶縁層１３０上に形成されるが、不
純物濃度が異なる。具体的には、半導体層１４０と比較して、導電層４００の不純物濃度
が高い。例えば、半導体層１４０において、二次イオン質量分析法により得られる水素濃
度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。一方、導
電層４００において、二次イオン質量分析法により得られる水素濃度は、８×１０１９ａ
ｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、好ましくは５
×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層１４０と比較して、導電層４
００に含まれる水素濃度は２倍、または１０倍以上である。
半導体層１４０の水素濃度を上記範囲とすることで、半導体層１４０におけるキャリアで
ある電子の生成を抑制することが可能である。
半導体層１４０と同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物
半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜
上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプ
ラズマに曝され、酸素欠損が生成される。または、絶縁層１７０に開口部を形成するため
のエッチング処理において、酸化物半導体膜がプラズマに曝されることで、酸素欠損が生
成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモ
ニア等のプラズマに曝されることで、酸素欠損が生成される。また、酸化物半導体膜に不
純物を添加することで、酸素欠損を形成しつつ、不純物を酸化物半導体膜に添加すること
ができる。不純物の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処
理法等がある。プラズマ処理法の場合、添加する不純物を含むガス雰囲気にてプラズマを
発生させて、プラズマ処理を行うことによって、加速させた不純物イオンを酸化物半導体
膜に衝突させ、酸化物半導体膜に酸素欠損を形成することができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体膜に不純物、一例として水素
が含まれると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この
結果、酸化物半導体膜は、導電性が高くなり、導電体化する。導電体化された酸化物半導
体膜を酸化物導電体膜ということができる。即ち、半導体層１４０は、酸化物半導体で形
成され、導電層４００は酸化物導電体膜で形成されるといえる。また、導電層４００は、
導電性の高い酸化物半導体膜で形成されるともいえる。また、導電層４００は、導電性の
高い金属酸化物膜で形成されるともいえる。
なお、絶縁層１８０は、水素を含むことが好ましい。導電層４００は、絶縁層１８０に接
しているため、絶縁層１８０が水素を含むことで、絶縁層１８０の水素を、半導体層１４
０と同時に形成された酸化物半導体膜に拡散させることができる。この結果、半導体層１
４０と同時に形成された酸化物半導体膜に不純物を添加することができる。
さらに、絶縁層１７０が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜で形成され、絶縁層１８０が水素を含む絶縁膜で形成されることが好ましい。絶縁層
１７０に含まれる酸素がトランジスタ５０の半導体層１４０に移動することで、半導体層
１４０の酸素欠損量を低減でき、トランジスタ５０の電気特性の変動を小さくできると共
に、絶縁層１８０に含まれる水素が導電層４００に移動し、導電層４００の導電性を高め
ることができる。
上記方法により、導電層４００は、半導体層１４０と同時に形成し、形成後に導電性を付
与する構成とする。該構成とすることで、製造コストの削減を図ることができる。
なお、一般に、酸化物半導体膜は、エネルギーギャップが大きいため、可視光に対して透
光性を有する。一方、酸化物導電体膜は、伝導帯近傍にドナー準位を有する酸化物半導体
膜である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物
半導体膜と同程度の透光性を有する。
《導電層１９０》
導電層１９０は、可視光に対して透光性のある導電膜を用いて形成される。可視光に対し
て透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ
）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対して透光性のある
導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含
むインジウム錫酸化物などの導電性酸化物を用いることができる。
上記より、導電層１９０及び導電層４００は、透光性を有する。そのため、容量素子６１
は全体として透光性を有する容量素子とすることができる。
《導電層３８０》
導電層３８０は、可視光に対して透光性のある導電膜を用いて形成される。可視光に対し
て透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ
）の中から選ばれた一種を含む材料を用いるとよい。また、可視光に対して透光性のある
導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含
むインジウム錫酸化物などの導電性酸化物を用いることができる。
《液晶素子８０》
液晶素子８０は、例えばＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モー
ドで駆動させることができる。液晶層３９０は、導電層１９０からの電界を受けることで
、液晶層３９０が有する液晶分子の配向を制御することができ、液晶素子８０としての機
能を有する。
なお、図８において図示しないが、導電層１９０、導電層３８０の液晶層３９０と接する
側に、それぞれ配向膜を設ける構成としてもよい。
また、液晶層３９０は、導電層１９０と、導電層３８０間に挟まれており、そこで発生す
る電界により液晶分子の配向を制御することができる。液晶素子を用いた表示装置の駆動
方法としては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌ
ｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏ
ｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、Ｆ
ＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ
（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶ
Ａモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＩＰＳ（Ｉｎ ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、又はＴＢＡ（Ｔｒａｎｓ
ｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装
置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃ
ｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ
Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍ
ｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードな
どがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用
いることができる。
また、ネマティック相を示す液晶とカイラル剤とを含む液晶組成物により液晶素子８０を
構成してもよい。この場合、コレステリック相と、または、ブルー相（Ｂｌｕｅ Ｐｈａ
ｓｅ）となる。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、また、光学的
等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。
《遮光層１８》
遮光性を有する材料を遮光層１８に用いることができる。例えば、顔料を分散した樹脂、
染料を含む樹脂の他、黒色クロム膜等の無機膜を遮光層１８に用いることができる。カー
ボンブラック、無機酸化物、複数の無機酸化物の固溶体を含む複合酸化物等を遮光層１８
に用いることができる。
《着色層３６０》
着色層３６０は、特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青
色、又は黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各着
色層は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用い
たエッチング方法などでそれぞれ所望の位置に形成する。また、白色の画素では、発光素
子と重ねて透明又は白色等の樹脂を配置してもよい。
《スペーサ２４０》
絶縁性の材料をスペーサ２４０に用いることができる。例えば、無機材料、有機材料また
は無機材料と有機材料が積層された材料などを用いることができる。具体的には、酸化シ
リコンまたは窒化シリコン等を含む膜、アクリルまたはポリイミド等もしくは感光性樹脂
等を適用できる。
《接着層３７０》
無機材料、有機材料または無機材料と有機材料の複合材料等を接着層３７０に用いること
ができる。
例えば、光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を接着層３７０に用いることができる。なお、それぞれの接着剤は、単独
で用いることもできるし、または、組み合わせて用いることもできる。
光硬化型接着剤は、例えば、紫外線、電子線、可視光、赤外線等により硬化する接着剤を
いう。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂、シリカ等、を含む接着剤を接着層
３７０に用いることができる。
特に、光硬化型接着剤を用いた場合、材料の硬化速度が速く、作業時間を短縮することが
可能である。また、光を照射することで硬化が開始されるため、成膜工程による影響を抑
えることができる。また、低温での硬化が可能であり、作業環境の制御が容易である。上
記により、光硬化型接着剤を用いることで、工程が短縮され、安価に処理することできる
。
《絶縁層３３０》
絶縁層３３０は、平坦化する機能を有する。絶縁層３３０は、無機系材料、あるいは有機
系材料を用いることができる。たとえば、酸化シリコン、酸化窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シ
リコン、窒化アルミニウム等の窒化物絶縁膜、ポリイミド樹脂、アクリル樹脂、ポリイミ
ドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有
する有機材料を用いて形成される。
《ＦＰＣ４２》
ＦＰＣ４２は、異方性導電膜５１０を介して導電層１６０と電気的に接続される。また、
導電層１６０は、トランジスタ５０等の電極層を形成する工程で形成することができる。
画像信号等は、ＦＰＣ４２からトランジスタ５０および容量素子６１等を有する駆動回路
に供給することができる。
《表示装置の基板端の形状の別構成》
また、図９に図８の表示装置の別構成の断面図を示す。図１（Ｃ）のように基板端を凹凸
のない形状として、ＡＬＤ法により保護膜を成膜することができる。
《表示装置１０に形成する保護膜２３の別構成》
表示装置１０に保護膜を形成する際に、表面、側面に選択的に形成することができる。図
１０、図１１、図１２に表示装置の断面図を示す。
図１０および図１１では、図２（Ａ）で示したようにマスキングを用いて基板１００、お
よび基板３００の外側に保護膜が成膜されない構成とすることができる。例えば、図１０
では、基板１００側の裏面及び、ＦＰＣ４２近傍の上面側の保護膜形成を抑えることがで
きる。また、図１１では基板１００の裏面、基板３００の表面の両面側の保護膜形成を抑
えることができる。また、これらの場合、基板１００、基板３００の端部の領域１３のよ
うに保護膜が回り込む形で成膜されてもよい。また、図１２のように図４で示した方法を
用いて、基板１００の裏面側に保護膜が形成されない領域１４を設けることができる。
《表示装置のタッチセンサとの組み合わせ》
表示装置は、タッチセンサと組み合わせてタッチパネルを形成することができる。図１３
、図１４、図１５にタッチパネルの断面図を示す。タッチセンサ用の電極（配線）として
、導電層４１０、導電層４３０、絶縁層４２０、絶縁層４４０を用いて形成することがで
きる。また、タッチセンサ用の配線は、表示パネルで用いている導電層１９０、導電層３
８０を用いることができ、組み合わせてタッチセンサを形成することができる。タッチセ
ンサの電極は、基板３００の視認側（表面側）に形成してもよいし、内側（表示素子側）
に形成してもよい。
《センサ電極等の構成例》
以下では、タッチセンサとしての機能を有する入力装置９０のより具体的な構成例につい
て、図面を参照して説明する。
図１６（Ａ）に、入力装置９０の上面概略図を示す。入力装置９０は、基板９３０上に複
数の電極９３１、複数の電極９３２、複数の配線９４１、複数の配線９４２を有する。ま
た基板９３０には、複数の配線９４１及び複数の配線９４２の各々と電気的に接続するＦ
ＰＣ９５０が設けられている。また、図１６（Ａ）では、ＦＰＣ９５０にＩＣ９５１が設
けられている例を示している。
図１６（Ｂ）に、図１６（Ａ）中の一点鎖線で囲った領域の拡大図を示す。電極９３１は
、複数の菱形の電極パターンが、紙面横方向に連なった形状を有している。一列に並んだ
菱形の電極パターンは、それぞれ電気的に接続されている。また、電極９３２も同様に、
複数の菱形の電極パターンが、紙面縦方向に連なった形状を有し、一列に並んだ菱形の電
極パターンはそれぞれ電気的に接続されている。また、電極９３１と、電極９３２とはこ
れらの一部が重畳し、互いに交差している。この交差部分では電極９３１と電極９３２と
が電気的に短絡（ショート）しないように、絶縁体が挟持されている。
また、図１６（Ｃ）に示すように、電極９３２が菱形の形状を有する複数の電極９３３と
、ブリッジ電極９３４によって構成されていてもよい。島状の電極９３３は、紙面縦方向
に並べて配置され、ブリッジ電極９３４により隣接する２つの電極９３３が電気的に接続
されている。このような構成とすることで、電極９３３と、電極９３１を同一の導電膜を
加工することで同時に形成することができる。そのためこれらの膜厚のばらつきを抑制す
ることができ、それぞれの電極の抵抗値や光透過率が場所によってばらつくことを抑制で
きる。なお、ここでは電極９３２がブリッジ電極９３４を有する構成としたが、電極９３
１がこのような構成であってもよい。
また、図１６（Ｄ）に示すように、図１６（Ｂ）で示した電極９３１及び９３２の菱形の
電極パターンの内側をくりぬいて、輪郭部のみを残したような形状としてもよい。このと
き、電極９３１及び電極９３２の幅が、使用者から視認されない程度に細い場合には、後
述するように電極９３１及び電極９３２に金属や合金などの遮光性の材料を用いてもよい
。また、図１６（Ｄ）に示す電極９３１または電極９３２が、上記ブリッジ電極９３４を
有する構成としてもよい。
１つの電極９３１は、１つの配線９４１と電気的に接続している。また１つの電極９３２
は、１つの配線９４２と電気的に接続している。ここで、電極９３１と電極９３２のいず
れか一方が、上記行配線に相当し、いずれか他方が上記列配線に相当する。
一例として、図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）、図１７（Ｄ）に、電極９３１
または電極９３２の一部を拡大した概略図を示している。電極は様々な形状を有すること
ができる。
図１８（Ａ）、図１８（Ｂ）、図１８（Ｃ）には、電極９３１及び電極９３２に代えて、
細線状の上面形状を有する電極９３６及び電極９３７を用いた場合の例を示している。図
１８（Ａ）において、それぞれ直線状の電極９３６及び電極９３７が、格子状に配列して
いる例を示している。図１８（Ｂ）、（Ｃ）では電極９３６、９３７がジグザグ状に配置
されている。
図１８（Ｂ）中の一点鎖線で囲った領域の拡大図を図１９（Ａ）、図１９（Ｂ）、図１９
（Ｃ）に、図１８（Ｃ）中の一点鎖線で囲った領域の拡大図を図１９（Ｄ）、図１９（Ｅ
）、図１９（Ｆ）にそれぞれ示す。また各図には電極９３６、電極９３７、およびこれら
が交差する交差部９３８を示している。図１９（Ｂ）、図１９（Ｅ）に示すように、図１
９（Ａ）、図１９（Ｄ）における電極９３６及び電極９３７の直線部分が、角部を有する
ように蛇行する形状であってもよいし、図１９（Ｃ）、図１９（Ｆ）に示すように、曲線
が連続するように蛇行する形状であってもよい。
《インセル型のタッチパネルの構成例》
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例
について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例
を示す。
図２０（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部
における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトラン
ジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０
２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿
２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに
交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設け
られる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロ
ックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、
Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類さ
れる。なお、図２０では、画素回路の一部のみを示しているが、実際にはこれら２種類の
ブロックがＸ方向及びＹ方向に繰り返し配置される。
Ｘ方向に延在する配線３５１０＿１（または配線３５１０＿２）は、島状のブロック３５
１５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、
Ｘ方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連
続に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に
延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図２０（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配線
３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々に
は、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５
１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続する
ことができる。
以下、図２１（Ａ）（Ｂ）を用いて、上述したタッチパネルの動作について説明する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素へ
の画像データの書き込みを行う期間であり、配線３５１０（ゲート線ともいう）が順次選
択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向
に延在する配線３５１０が順次選択され、入力電圧が入力される。
図２１（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に
延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力され
る。
図２１（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方向
に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在す
る配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共
通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネル
にも適用することができ、上記駆動方法例で示した方法と組み合わせて用いることができ
る。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立
して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセ
ンサの感度の低下を抑制することができる。
《導電層４１０、導電層４３０》
導電層４１０は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル
、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成される。また、マンガ
ン、ジルコニウムのいずれか一または複数から選択された金属元素を用いて形成されても
よい。また、導電層４１０は、単層構造でも、二層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニ
ウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造
、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タン
グステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマ
ンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタ
ル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた、一また
は複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。または、導電層４１０な
どの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料とし
ては、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）
が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料とし
て、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボン
ナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。
さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成され
るような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを
用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇ
メッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構
成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、
シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。また、上述したタ
ッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイ
ヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が
高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いて
もよい。また、導電層４３０においても、同様の膜を用いることができる。
《絶縁層４２０、絶縁層４４０》
絶縁層４２０は、無機系材料、あるいは有機系材料を用いることができる。たとえば、酸
化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶縁膜
、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポ
リアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いて形成される。また、絶
縁層４４０は、絶縁層４２０と同様の膜を用いることができる。
《有機ＥＬパネル》
また、表示素子として発光素子７０を用いた表示装置１０を作製することができる。
図２２、図２３、図２４に発光素子を用いた表示装置の断面図を示す。トランジスタなど
の液晶パネルと共通で用いられる部分は、同様に形成することができる。
《発光素子７０》
発光素子７０としては、自発光が可能な素子を用いることができ、電流又は電圧によって
輝度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有
機ＥＬ素子、無機ＥＬ素子等を用いることができる。例えば、下部電極、上部電極ならび
に下部電極と上部電極の間に発光性の有機化合物を含む層（以下、ＥＬ層２５０とも記す
）を備える有機ＥＬ素子を発光素子７０に用いることができる。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型の
いずれであってもよい。光を取り出す側の電極には、可視光に対して透光性を有する導電
膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いる。
導電層２２０からなる下部電極、及び導電層２６０からなる上部電極の間に、発光素子の
閾値電圧より高い電圧を印加すると、ＥＬ層２５０に陽極側から正孔が注入され、陰極側
から電子が注入される。注入された電子と正孔はＥＬ層２５０において再結合し、ＥＬ層
２５０に含まれる発光物質が発光する。
ＥＬ層２５０は少なくとも発光層を有する。ＥＬ層２５０は、発光層以外の層として、正
孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質
、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物
質）等を含む層をさらに有していてもよい。
ＥＬ層２５０は低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化
合物を含んでいてもよい。ＥＬ層２５０を構成する層は、それぞれ、蒸着法（真空蒸着法
を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる
。
発光素子は、２以上の発光物質を含んでいてもよい。これにより、例えば、白色発光の発
光素子を実現することができる。例えば２以上の発光物質の各々の発光が補色の関係とな
るように、発光物質を選択することにより白色発光を得ることができる。例えば、Ｒ（赤
）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、又はＯ（橙）等の発光を示す発光物質や、Ｒ、Ｇ、
Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質を用いることができる。
例えば、青の発光を示す発光物質と、黄の発光を示す発光物質を用いてもよい。このとき
、黄の発光を示す発光物質の発光スペクトルは、緑及び赤のスペクトル成分を含むことが
好ましい。また、発光素子７０の発光スペクトルは、可視領域の波長（例えば３５０ｎｍ
以上７５０ｎｍ以下、又は４００ｎｍ以上８００ｎｍ以下など）の範囲内に２以上のピー
クを有することが好ましい。
ＥＬ層２５０は、複数の発光層を有していてもよい。ＥＬ層２５０において、複数の発光
層は、互いに接して積層されていてもよいし、分離層を介して積層されていてもよい。例
えば、蛍光発光層と、燐光発光層との間に分離層を設けてもよい。
分離層は、例えば、燐光発光層中で生成する燐光材料等の励起状態から蛍光発光層中の蛍
光材料等へのデクスター機構によるエネルギー移動（特に三重項エネルギー移動）を防ぐ
ために設けることができる。分離層は数ｎｍ程度の厚さがあればよい。具体的には、０．
１ｎｍ以上２０ｎｍ以下、あるいは１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ
以下である。分離層は、単一の材料（好ましくはバイポーラ性の物質）、又は複数の材料
（好ましくは正孔輸送性材料及び電子輸送性材料）を含む。
分離層は、該分離層と接する発光層に含まれる材料を用いて形成してもよい。これにより
、発光素子の作製が容易になり、また、駆動電圧が低減される。例えば、燐光発光層が、
ホスト材料、アシスト材料、及び燐光材料（ゲスト材料）からなる場合、分離層を、該ホ
スト材料及びアシスト材料で形成してもよい。上記構成を別言すると、分離層は、燐光材
料を含まない領域を有し、燐光発光層は、燐光材料を含む領域を有する。これにより、分
離層と燐光発光層とを燐光材料の有無で蒸着することが可能となる。また、このような構
成とすることで、分離層と燐光発光層を同じチャンバーで成膜することが可能となる。こ
れにより、製造コストを削減することができる。
《マイクロキャビティ》
図２２の発光素子７０は、微小共振器構造を発光素子に組み合わせた例である。例えば、
発光素子７０の下部電極および上部電極を用いて微小共振器構造を構成し、発光素子から
特定の光を効率よく取り出してもよい。
具体的には、可視光を反射する反射膜を下部電極に用い、可視光の一部を透過し一部を反
射する半透過・半反射膜を上部電極に用いる。そして、所定の波長を有する光が効率よく
取り出されるように、下部電極に対して上部電極を配設する。
例えば、下部電極は、発光素子の下部電極または陽極としての機能を有する。または、下
部電極は、発光層からの所望の光を共振させ、その波長を強めることができるように、光
学距離を調整する機能を有する。なお、光学距離を調整する層２３０は、下部電極に限ら
れず、発光素子を構成する少なくとも一つの層により光学距離を調整すればよい。光学距
離を調整する層２３０としては、例えば、酸化インジウム、インジウム錫酸化物（ＩＴＯ
：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛（ＺｎＯ）、
ガリウムを添加した酸化亜鉛などを用いて形成することができる。
微小共振器構造を組み合わせる場合、発光素子の上部電極には、半透過・半反射電極を用
いることができる。半透過・半反射電極は、反射性を有する導電性材料と透光性を有する
導電性材料により形成される。該導電性材料としては、可視光の反射率が２０％以上８０
％以下、好ましくは４０％以上７０％以下であり、かつその抵抗率が１×１０－２Ω・ｃ
ｍ以下の導電性材料が挙げられる。半透過・半反射電極としては、導電性を有する金属、
合金、導電性化合物などを１種又は複数種用いて形成することができる。とくに、仕事関
数が小さい（３．８ｅＶ以下）材料を用いることが好ましい。例えば、元素周期表の第１
族又は第２族に属する元素（リチウム、セシウム等のアルカリ金属、カルシウム、ストロ
ンチウム等のアルカリ土類金属、マグネシウム等）、これら元素を含む合金（例えば、Ａ
ｇ－Ｍｇ、Ａｌ－Ｌｉ）、ユーロピウム、イッテルビウム等の希土類金属、これら希土類
金属を含む合金、アルミニウム、銀等を用いることができる。
なお、電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか
、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用い
て形成することができる。
なお、有機ＥＬの構造として、微小共振器構造以外の方式を用いることもできる。たとえ
ば、発光素子の発光色を異ならせる塗り分け方式、白色の光を射出する材料を用いて発光
させる白色ＥＬ方式を用いることができる。
《導電層２００》
導電層２００は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル
、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成される。また、マンガ
ン、ジルコニウムのいずれか一または複数から選択された金属元素を用いて形成されても
よい。また、導電層２００は、単層構造でも、二層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニ
ウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造
、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タン
グステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマ
ンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタ
ル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた、一また
は複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
《導電層２２０》
可視光を反射する導電層２２０としては、例えば、アルミニウム、金、白金、銀、ニッケ
ル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金
属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合
金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミ
ニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金
、アルミニウム、ニッケル、及びランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウム
を含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ－
Ｐｄ－Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いて形成
することができる。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニ
ウム合金膜に接する金属膜又は金属酸化物膜を積層することで、アルミニウム合金膜の酸
化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタ
ンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層
してもよい。例えば、銀とＩＴＯの積層膜、銀とマグネシウムの合金とＩＴＯの積層膜な
どを用いることができる。
《導電層２６０》
可視光を透過する導電層２６０としては、例えば、酸化インジウム、インジウム錫酸化物
（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛（Ｚ
ｎＯ）、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀
、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、
銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら
金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成すること
で用いることができる。また、上記材料の積層膜を導電層として用いることができる。例
えば、銀とマグネシウムの合金とＩＴＯの積層膜などを用いると、導電性を高めることが
できるため好ましい。また、グラフェン等を用いてもよい。
《塗り分け有機ＥＬパネル》
また、有機ＥＬ素子は、図２３に示すように塗り分け方式を用いて作製することも可能で
ある。導電層２２０上にＥＬ層２５０が塗り分け方式で形成されている点が図２２とは異
なる。
《フレキシブル表示装置》
また、表示装置は、図２４に示すように可撓性を有する基板１０１、３０１上に作製する
ことも可能である。可撓性を有する基板と表示装置は、接着層３７０を用いて貼りつける
ことができる。これにより、タッチパネルは、可撓性を有し、折り曲げたり、曲面形状の
タッチパネルを実現することができる。さらに、基板の厚みを薄くすることもできるため
、タッチパネルの軽量化を図ることができる。
《フレキシブル表示装置作製方法例》
ここで、可撓性を有する表示装置を作製する方法について説明する。
ここでは便宜上、画素や回路を含む構成、カラーフィルタ等の光学部材を含む構成または
タッチセンサを含む構成を素子層と呼ぶこととする。素子層は例えば表示素子を含み、表
示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの
素子を備えていてもよい。
また、ここでは、素子層が形成される絶縁表面を備える支持体（例えば基板１０１または
基板３０１）のことを、基材と呼ぶこととする。
可撓性を有する絶縁表面を備える基材上に素子層を形成する方法としては、当該基材上に
直接素子層を形成する方法と、当該基材とは異なる剛性を有する支持基材上に素子層を形
成した後、素子層と支持基材とを剥離して素子層を基材に転置する方法と、がある。
基材を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、
基材上に直接素子層を形成すると、工程が簡略化されるため好ましい。このとき、基材を
支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易
になるため好ましい。
また、素子層を支持基材上に形成した後に、基材に転置する方法を用いる場合、まず支持
基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材
と素子層を剥離し、基材に転置する。このとき、支持基材と剥離層の界面、剥離層と絶縁
層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
例えば、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化
物を含む層を積層して用い、剥離層上に窒化シリコンや酸窒化シリコンを複数積層した層
を用いることが好ましい。高融点金属材料を用いると、素子層の形成工程の自由度が高ま
るため、好ましい。
剥離は、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面の一
部に液体を滴下して剥離界面全体に浸透させることなどにより剥離を行ってもよい。また
は、熱膨張の違いを利用して剥離界面に熱を加えることにより剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。例
えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いて、
有機樹脂の一部をレーザ光等を用いて局所的に加熱することにより剥離の起点を形成し、
ガラスと絶縁層の界面で剥離を行ってもよい。または、支持基材と有機樹脂からなる絶縁
層の間に金属層を設け、当該金属層に電流を流すことにより当該金属層を加熱することに
より、当該金属層と絶縁層の界面で剥離を行ってもよい。このとき、有機樹脂からなる絶
縁層は基材として用いることができる。
可撓性を有する基材としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエ
チレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリ
イミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエー
テルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹
脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等が挙げられる。特に、熱膨張係数の低
い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０－６／Ｋ以下であるポ
リアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、繊
維体に樹脂を含浸した基板（プリプレグとも記す）や、無機フィラーを有機樹脂に混ぜて
熱膨張係数を下げた基板を使用することもできる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度
繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこと
を言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミ
ド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサ
ゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス
、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布ま
たは不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を可撓性
を有する基板として用いても良い。可撓性を有する基板として、繊維体と樹脂からなる構
造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい
。
または、可撓性を有する程度に薄いガラス、金属などを基材に用いることもできる。また
は、ガラスと樹脂材料とが貼り合わされた複合材料を用いてもよい。
例えば、図２４に示す構成の場合、第１の支持基材上に第１の剥離層、絶縁層１１２を順
に形成した後に、それよりも上層の構造物を形成する。またこれとは別に、第２の支持基
材上に第２の剥離層、絶縁層３１２を順に形成した後に、それよりも上層の構造物を形成
する。続いて、第１の支持基材と第２の支持基材を接着層３７０により貼り合せる。その
後、第２の剥離層と絶縁層３１２との界面で剥離することで第２の支持基材及び第２の剥
離層を除去し、絶縁層３１２と基板３０１とを接着層３７２により貼り合せる。また、第
１の剥離層と絶縁層１１２との界面で剥離することで第１の支持基材及び第１の剥離層を
除去し、絶縁層１１２と基板１０１とを接着層３７１により貼り合せる。なお、剥離及び
貼り合せはどちら側を先に行ってもよい。
以上が、可撓性を有する表示装置を作製する方法についての説明である。
《トランジスタとタッチセンサの配線の位置関係》
また、図２５に画素、トランジスタ、タッチセンサの配線の位置関係を示した上面図を示
す。タッチセンサ用の電極である導電層４１０は、例えばソース線９１、ゲート線９２に
重なるようにして配置することができるし、重ならずに並行して配置することができる。
また、タッチセンサの配線である導電層４１０がトランジスタ５０、容量素子６１に重な
らない例を示しているが、重ねて配置することもできる。また、導電層４１０は、画素２
４に重ならずに配置してあるが、重ねて配置することもできる。また、タッチセンサの電
極として役割を有することができる導電層４３０、３８０についても同様の配置とするこ
とができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態５では、実施の形態４で説明したトランジスタ構造の変形例を示す。
《積層酸化物半導体》
なお、半導体層１４０は、金属元素の原子数比の異なる酸化物半導体膜が複数積層されて
いてもよい。例えば、トランジスタ５１において、図２６（Ａ）に示すように、絶縁層１
３０上に酸化物半導体層１４１、１４２が順に積層されてもよい。または、図２６（Ｂ）
に示すように、絶縁層１３０上に酸化物半導体層１４２、酸化物半導体層１４１、酸化物
半導体層１４３が順に積層されてもよい。酸化物半導体層１４２、酸化物半導体層１４３
は、酸化物半導体層１４１と金属元素の原子数比が異なる。
《チャネル保護型とトップゲート構造》
図８（Ｂ）において図示するトランジスタ５０等は、ボトムゲート構造のトランジスタを
図示しているが、これに限らない。トランジスタ５０の変形例として、図２７（Ａ）にト
ランジスタ５３、図２７（Ｂ）にトランジスタ５４を示す。図８（Ｂ）ではトランジスタ
５０はチャネルエッチ型を図示しているが、図２７（Ａ）の断面図に示すように絶縁層１
６５を設けたチャネル保護型のトランジスタ５３でも良いし、図２７（Ｂ）の断面図に示
すようにトップゲート構造のトランジスタ５４にすることもできる。
《デュアルゲート構造》
トランジスタ５０の変形例であるトランジスタ５５を、図２８を用いて説明する。図２８
に示すトランジスタは、デュアルゲート構造であることを特徴とする。
図２８（Ａ）乃至図２８（Ｃ）に、トランジスタ５５の上面図及び断面図を示す。図２８
（Ａ）はトランジスタ５５の上面図であり、図２８（Ｂ）は、図２８（Ａ）の一点鎖線Ａ
－Ａ’間の断面図であり、図２８（Ｃ）は、図２８（Ａ）の一点鎖線Ｂ－Ｂ’間の断面図
である。なお、図２８（Ａ）では、明瞭化のため、基板１００、絶縁層１１０、絶縁層１
３０、絶縁層１７０、絶縁層１８０などを省略している。
図２８（Ａ）乃至図２８（Ｃ）に示すトランジスタ５５は、絶縁層１１０上のゲート電極
としての機能を有する導電層１２０と、導電層１２０上であってゲート絶縁膜としての機
能を有する絶縁層１３０と、絶縁層１３０を介して、導電層１２０と重なる半導体層１４
０と、半導体層１４０に接する一対の導電層１５０、１６０と、半導体層１４０、一対の
導電層１５０、１６０上の絶縁層１７０と、絶縁層１７０上の絶縁層１８０と、絶縁層１
８０上であって、バックゲート電極としての機能を有する導電層５２０とを有する。導電
層１２０は、絶縁層１３０、１７０、１８０の開口部５３０において、導電層５２０と接
続する構成とすることもできる。
《導電層５２０》
導電層５２０は、可視光に対して透光性のある導電膜、または可視光に対して反射性のあ
る導電膜を用いて形成される。可視光に対して透光性のある導電膜としては、例えば、イ
ンジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いる
とよい。また、可視光に対して透光性のある導電膜としては、代表的には、インジウム錫
酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの導電性酸化物を
用いることができる。可視光に対して反射性のある導電膜としては、例えば、アルミニウ
ム、または銀を含む材料を用いることができる。
なお、図２８（Ｃ）に示すように、チャネル幅方向において半導体層１４０の側面と導電
層５２０とが対向することで、半導体層１４０において、絶縁層１７０及び絶縁層１３０
と半導体層１４０界面のみでなく、半導体層１４０の内部においてもキャリアが流れるた
め、トランジスタ５５におけるキャリアの移動量が増加する。この結果、トランジスタ５
５のオン電流が大きくなる共に、電界効果移動度が高くなる。また、導電層５２０の電界
が半導体層１４０の側面、または側面及びその近傍を含む端部に影響するため、半導体層
１４０の側面または端部における寄生チャネルの発生を抑制することができる。
また、図２８に示すトランジスタは、画素部に設けることで、大型の表示装置や、高精細
な表示装置において配線数が増大しても、各配線における信号遅延を低減することが可能
であり、表示ムラ等の表示不良を抑えることが可能である。
なお、周辺回路（ゲートドライバなど）が有するトランジスタ５２は、すべて同じ構造で
あってもよく、二種以上の構造であってもよい。また、画素部が有する複数のトランジス
タ５０は、すべて同じ構造であってもよく、二種以上の構造であってもよい。
または、本実施の形態で説明したトランジスタは、酸化物半導体を有するトランジスタを
用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、
または、状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いた
トランジスタを用いてもよい。
例えば、半導体層１４０に１４族の元素、化合物半導体または酸化物半導体などを用いる
トランジスタを適用できる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半
導体、または、有機半導体、などを用いるトランジスタを適用できる。
例えば、単結晶シリコン、ポリシリコンまたはアモルファスシリコンなどをトランジスタ
の半導体層に適用できる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成例について図２９を用いて説明す
る。
［構成例］
図２９（Ａ）は、本発明の一態様の表示装置の上面図であり、図２９（Ｂ）は、本発明の
一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明
するための回路図である。また、図２９（Ｃ）は、本発明の一態様の表示装置の画素に有
機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である
。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタ
を用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図２９（Ａ）に示す。表示装置の基板
７００上には、画素部７０１、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆
動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延
伸して配置され、複数の走査線が走査線駆動回路７０２、および走査線駆動回路７０３か
ら延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有
する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ等の接
続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されてい
る。
また、図２９（Ａ）では、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆動回
路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆
動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外
部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同
じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼
性の向上、または歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図２９（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４
は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７
１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることが
できる。これにより、信頼性の高い液晶表示装置を提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気
的に接続する第２の画素電極層の形状について説明する。第１の画素電極と第２の画素電
極とは、それぞれ分離されている。なお、第１の画素電極及び第２の画素電極の形状とし
ては、特に限定は無い。例えば、第１の画素電極は、Ｖ字状とすればよい。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える
。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図２９（Ｂ）に示す画素回路は、これに限定されない。例えば、図２９（Ｂ）に示
す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理
回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図２９（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図２９（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図２９（Ｃ）に示す画素構成に限定されない。例えば、図２９
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
図２９で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位
側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気
的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し
、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位な
ど、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ
など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子
、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディス
プレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた
表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・
シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュ
レーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子
、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ
を用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁
気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有して
いても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。
電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（
ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃ
ｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子
を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過
型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶デ
ィスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を
用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプ
レイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、
反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全
部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極
の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費
電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体
の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複
数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設ける
ことにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを
容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層など
を設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を
有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧ
ａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより
、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、酸化物半導体膜の構造について説明する。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－Ｏ
Ｓ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。なお、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａ
ｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこと
もできる。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図３０（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行うこ
とができる。
図３０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３０（Ｂ）に示す。
図３０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
図３０（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図３０（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図３０（Ｂ）および図３０（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３０（Ｄ）参照。）。図３０（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図３０（Ｄ）に示す領域５１６１に相当する。
また、図３１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図３１（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３１（Ｂ）、図３１（Ｃ）および図
３１（Ｄ）に示す。図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ
に対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図３２（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３２（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図３２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図３３（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｂ）に示す。図３３
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図３３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図３３（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥
としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡ
Ｃ－ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ－ＯＳ
は、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ－ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ－ＯＳを用いたトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ－ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャ
リアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ－ＯＳを用いたトラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ－ＯＳは、例えば、高分解能
ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ
－ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ－Ｏ
Ｓの結晶部をペレットと呼ぶ場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ－ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ－
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳは、ＣＡ
ＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観
測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、長距離秩序性を有さないが、ある原子から最近接
原子または第２近接原子までの範囲において秩序性を有していてもよい構造を非晶質構造
と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を
有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長
距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、
結晶部を有することから、例えば、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳを、非晶質酸化物半
導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する場合があ
る。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ－ｌｉ
ｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）と呼ぶ。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ－ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図３４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３４より、ａ－ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図３４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳ
およびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
３４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳおよ
びＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、微結晶酸化物
半導体、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルの一例について説明する。
図３５（Ａ）は、スパッタリング法によりＣＡＡＣ－ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高める
スパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット－基板間距離（Ｔ－Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結
晶粒には劈開面が含まれる。図３６（Ａ）に、一例として、ターゲット５１３０に含まれ
るＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図３６（Ａ）は、ｂ軸に平行な方向から
ＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図３６（Ａ）より、近接する二つ
のＧａ－Ｚｎ－Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されて
いることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧ
ａ－Ｚｎ－Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する
二つのＧａ－Ｚｎ－Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加
速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩
き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の
衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図３４中の（１）
で説明した初期核に相当する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させると、図３６（Ｂ）に示すように、Ｇａ－Ｚｎ－Ｏ層、
Ｉｎ－Ｏ層およびＧａ－Ｚｎ－Ｏ層の３層を有するペレット５１００が剥離する。図３６
（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレ
ット５１００は、二つのＧａ－Ｚｎ－Ｏ層（パン）と、Ｉｎ－Ｏ層（具）と、を有するナ
ノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある
。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。
側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレ
ット状の形状を維持することが可能となる。なお、ＣＡＡＣ－ＯＳが、Ｉｎ－Ｇａ－Ｚｎ
酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。ま
たは、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する
可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイン
ジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合
がある。上述の図３４中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相
当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット
５１００の成長が起こりにくいためｎｃ－ＯＳとなる（図３５（Ｂ）参照。）。室温程度
で成膜できることから、基板５１２０が大面積である場合でもｎｃ－ＯＳの成膜が可能で
ある。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法に
おける成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１
００の構造を安定にすることができる。
図３５（Ａ）および図３５（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方
向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁
場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの
左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５
１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ま
しくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板
５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上
面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上
、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することに
よって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板
５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ
移動することができる。
また、図３５（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ－ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ－ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積
である場合でもＣＡＡＣ－ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、
ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮
はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒
界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ－ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成
膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ－ＯＳに縮みなどの変形が生じた
場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可
とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ－ＯＳは、ペレ
ット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく
、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるた
め、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２
ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する
。図３７に断面模式図を示す。
図３７（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３
が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数
の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図３７（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図３７（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図３７（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板
５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成
長が起こることで、基板５１２０上にＣＡＡＣ－ＯＳが形成される。したがって、ＣＡＡ
Ｃ－ＯＳは、ｎｃ－ＯＳよりも一つ一つのペレットが大きくなる。上述の図３４中の（３
）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成され
る場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大き
さが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または
２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸
化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即
ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレ
ットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、
ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ－ＯＳの成膜が可能であ
ることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡ
Ｃ－ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ－ＯＳを成膜することは可能である。
また、ＣＡＡＣ－ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａ－ｂ面と平行な平面である平板面を下
に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ
高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なる
ことで、ＣＡＡＣ－ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ－ＯＳは、ペレット５１０
０が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ－ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があって
もペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても
高い結晶性を有するＣＡＡＣ－ＯＳとすることができる。
このようなモデルによってＣＡＡＣ－ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ－ＯＳを得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態８）
［電子機器の説明］
本実施の形態では、本発明の一態様である表示装置を適用することのできる電子機器の一
例について、図３８、図３９を用いて説明する。
表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジ
ョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携
帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げ
られる。これらの電子機器の具体例を図３８、３９に示す。
図３８（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、
表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス
７１０８等を有する。本発明の一態様に係る表示装置は、表示部７１０３または表示部７
１０４に用いることができる。表示部７１０３または表示部７１０４に本発明の一態様に
係る表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯
型ゲーム機を提供することができる。なお、図３８（Ａ）に示した携帯型ゲーム機は、２
つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。
図３８（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタン
７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する
。本発明の一態様に係る表示装置または、タッチパネルを表示部７３０４に用いることが
できる。
図３８（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他
、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６
などを備えている。本発明の一態様に係る表示装置は、表示部７５０２に用いることがで
きる。
図３８（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７
０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０
４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐
体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続
部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、
接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０
６における第１筐体７７０１と第２筐体７７０２との間の角度に従って切り替える構成と
しても良い。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備えるこ
とができる。本発明の一態様に係る表示装置は、表示部７７０３に用いることができる。
図３８（Ｅ）は、曲面ディスプレイであり、筐体７８０１に組み込まれた表示部７８０２
の他、操作ボタン７８０３、スピーカー７８０４などを備えている。本発明の一態様に係
る表示装置は、表示部７８０２に用いることができる。
図３８（Ｆ）は、デジタルサイネージであり、電柱７９２１に設置された表示部７９２２
を備えている。本発明の一態様に係る表示装置は、表示部７９２２に用いることができる
。
図３９（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２２
、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様に
係る表示装置は、表示部８１２２に適用することができる。
図３９（Ｂ）に自動車９７００の外観を示す。図３９（Ｃ）に自動車９７００の運転席を
示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライ
ト９７０４等を有する。本発明の一態様の表示装置、または入出力装置は、自動車９７０
０の表示部などに用いることができる。例えば、図３９（Ｃ）に示す表示部９７１０乃至
表示部９７１５に本発明の一態様の表示装置、入出力装置、またはタッチパネルを設ける
ことができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、ま
たは入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、ま
たは入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、反
対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とすること
ができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の運
転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入出
力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、ま
たは入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを設
ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたトラ
ンジスタなど、透光性を有するトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮
像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補
完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である
。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによっ
て、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に
設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めるこ
とができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感
なく安全確認を行うことができる。
また、図３９（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示して
いる。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例え
ば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ド
アで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けら
れた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示
装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、当
該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピー
ドメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他
様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウトな
どは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部９
７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができる
。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明
装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示部
９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
本発明の一態様の表示装置が適用される表示部は平面であってもよい。この場合、本発明
の一態様の表示装置は、曲面や可撓性を有さない構成であってもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
１０ 表示装置
１１ 領域
１２ 領域
１３ 領域
１４ 領域
１８ 遮光層
２０ 表示パネル
２１ 表示領域
２２ 周辺回路
２３ 保護膜
２４ 画素
３０ 溝部
４２ ＦＰＣ
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
６１ 容量素子
６３ 容量素子
７０ 発光素子
８０ 液晶素子
９０ 入力装置
９１ ソース線
９２ ゲート線
１００ 基板
１０１ 基板
１０３ 偏光板
１０４ バックライト
１１０ 絶縁層
１１２ 絶縁層
１２０ 導電層
１３０ 絶縁層
１３１ 絶縁層
１４０ 半導体層
１４１ 酸化物半導体層
１４２ 酸化物半導体層
１４３ 酸化物半導体層
１５０ 導電層
１６０ 導電層
１６５ 絶縁層
１７０ 絶縁層
１８０ 絶縁層
１９０ 導電層
２００ 導電層
２２０ 導電層
２３０ 層
２４０ スペーサ
２５０ ＥＬ層
２６０ 導電層
３００ 基板
３０１ 基板
３０２ 保護基板
３０３ 偏光板
３１２ 絶縁層
３３０ 絶縁層
３６０ 着色層
３７０ 接着層
３７１ 接着層
３７２ 接着層
３７３ 接着層
３７４ 接着層
３７５ 接着層
３７６ 接着層
３８０ 導電層
３９０ 液晶層
４００ 導電層
４１０ 導電層
４２０ 絶縁層
４３０ 導電層
４４０ 絶縁層
５１０ 異方性導電膜
５２０ 導電層
５３０ 開口部
６０１ プリカーサ
６０２ プリカーサ
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ 基板
８１０ 導入口
８２０ チャンバー
９３０ 基板
９３１ 電極
９３２ 電極
９３３ 電極
９３４ ブリッジ電極
９３６ 電極
９３７ 電極
９３８ 交差部
９４１ 配線
９４２ 配線
９５０ ＦＰＣ
９５１ ＩＣ
１７００ 基板
１７０１ チャンバー
１７０２ ロード室
１７０３ 前処理室
１７０４ チャンバー
１７０５ チャンバー
１７０６ アンロード室
１７１１ａ 原料供給部
１７１１ｂ 原料供給部
１７１２ａ 高速バルブ
１７１２ｂ 高速バルブ
１７１３ａ 原料導入口
１７１３ｂ 原料導入口
１７１４ 原料排出口
１７１５ 排気装置
１７１６ 基板ホルダ
１７２０ 搬送室
３５０１ 配線
３５０２ 配線
３５０３ トランジスタ
３５０４ 液晶素子
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１１ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７８０１ 筐体
７８０２ 表示部
７８０３ 操作ボタン
７８０４ スピーカー
７９２１ 電柱
７９２２ 表示部
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部

Claims (1)

  1. 第１の基材と、
    前記第１の基材の第１面に配置された第１の接着層と、
    前記第１の基材の第２面に配置された保護膜と、
    第２の基材と、
    前記第２の基材の第１面に配置された第２の接着層と、
    前記第１の接着層と前記第２の接着層との間に配置された素子層と、を有し、
    前記素子層は、トランジスタと、容量素子と、発光素子と、を有し、
    前記トランジスタは、ゲート電極として機能する導電層と、チャネル形成領域として機能する半導体層と、前記導電層と前記半導体層の間に配置されゲート絶縁層として機能する第１の絶縁層及び第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記導電層と接するように配置され、
    前記第２の絶縁層は、前記半導体層と接するように配置され、
    前記第２の基材の端部において、前記第１の絶縁層は、前記第２の絶縁層と重ならない第１の領域を有し、
    前記第１の領域の厚さは、前記第１の絶縁層の前記ゲート絶縁層として機能する第２の領域の厚さよりも薄く、
    前記トランジスタの上方に配置された第３の絶縁層は、前記第１の領域と接するように配置される、電子機器。
JP2021210309A 2014-10-28 2021-12-24 電子機器 Active JP7129540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022131923A JP7495964B2 (ja) 2014-10-28 2022-08-22 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014219635 2014-10-28
JP2014219635 2014-10-28
JP2019190883A JP2020076981A (ja) 2014-10-28 2019-10-18 電子機器、及び電子機器の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019190883A Division JP2020076981A (ja) 2014-10-28 2019-10-18 電子機器、及び電子機器の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022131923A Division JP7495964B2 (ja) 2014-10-28 2022-08-22 表示装置

Publications (2)

Publication Number Publication Date
JP2022050475A JP2022050475A (ja) 2022-03-30
JP7129540B2 true JP7129540B2 (ja) 2022-09-01

Family

ID=55792610

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2015210751A Active JP6606395B2 (ja) 2014-10-28 2015-10-27 表示装置の作製方法
JP2019190883A Withdrawn JP2020076981A (ja) 2014-10-28 2019-10-18 電子機器、及び電子機器の作製方法
JP2021210309A Active JP7129540B2 (ja) 2014-10-28 2021-12-24 電子機器
JP2022131923A Active JP7495964B2 (ja) 2014-10-28 2022-08-22 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015210751A Active JP6606395B2 (ja) 2014-10-28 2015-10-27 表示装置の作製方法
JP2019190883A Withdrawn JP2020076981A (ja) 2014-10-28 2019-10-18 電子機器、及び電子機器の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022131923A Active JP7495964B2 (ja) 2014-10-28 2022-08-22 表示装置

Country Status (6)

Country Link
US (4) US10367014B2 (ja)
JP (4) JP6606395B2 (ja)
KR (1) KR102439023B1 (ja)
CN (2) CN107111970B (ja)
TW (3) TWI791939B (ja)
WO (1) WO2016067144A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105164583B (zh) * 2013-04-19 2018-06-22 本田技研工业株式会社 调光板结构体
CN107111970B (zh) * 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102352284B1 (ko) * 2015-02-02 2022-01-18 삼성디스플레이 주식회사 롤러블 디스플레이 장치
JP6474337B2 (ja) * 2015-08-27 2019-02-27 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6612613B2 (ja) * 2015-12-24 2019-11-27 株式会社ジャパンディスプレイ 表示装置
KR102550696B1 (ko) * 2016-04-08 2023-07-04 삼성디스플레이 주식회사 디스플레이 장치
TW201813147A (zh) * 2016-07-15 2018-04-01 半導體能源研究所股份有限公司 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法
KR20180028850A (ko) * 2016-09-09 2018-03-19 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6931985B2 (ja) * 2016-10-21 2021-09-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN107045231A (zh) * 2016-12-29 2017-08-15 惠科股份有限公司 一种显示面板和显示装置
US20180188861A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
JP6886003B2 (ja) 2017-02-28 2021-06-16 富士フイルム株式会社 服薬支援装置、服薬支援システム、服薬支援方法及びプログラム
CN108336108B (zh) * 2017-03-03 2020-09-25 上海天马微电子有限公司 一种触控显示面板和触控显示装置
US11444255B2 (en) * 2017-05-18 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device, display device, display module, and electronic device
KR102400648B1 (ko) * 2017-08-18 2022-05-23 삼성디스플레이 주식회사 표시장치 및 그 제조방법
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
CN107561760A (zh) * 2017-09-19 2018-01-09 惠科股份有限公司 内嵌式触控显示装置
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
US20190252637A1 (en) * 2018-02-13 2019-08-15 Innolux Corporation Foldable display device
JP7127802B2 (ja) 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
KR102546667B1 (ko) 2018-05-15 2023-06-23 삼성디스플레이 주식회사 폴더블 표시 장치
KR102275404B1 (ko) * 2018-08-03 2021-07-09 황장환 흡광투과필름 및 이를 포함하는 디스플레이 장치
CN109148694A (zh) * 2018-08-27 2019-01-04 领旺（上海）光伏科技有限公司 用于柔性钙钛矿太阳能电池的ito电极表面修饰方法
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
CN209570767U (zh) * 2018-11-06 2019-11-01 惠科股份有限公司 一种显示面板和显示装置
CN209167760U (zh) 2019-01-30 2019-07-26 京东方科技集团股份有限公司 显示模组及显示装置
CN109637447B (zh) * 2019-02-27 2020-09-25 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板
JP2022540606A (ja) 2019-07-10 2022-09-16 カティーバ， インコーポレイテッド 堆積装置の基材位置決め装置およびその方法
CN112689789B (zh) * 2019-08-19 2023-04-04 京东方科技集团股份有限公司 可折叠显示屏及其制作方法和显示装置
KR20210148548A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11780242B2 (en) * 2020-10-27 2023-10-10 Kateeva, Inc. Substrate positioning for deposition machine
CN113121120B (zh) * 2021-05-31 2022-11-22 四川华炫新材料科技有限公司 一种高耐碱玄武岩纤维及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117570A1 (en) 2001-12-21 2003-06-26 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2014063748A (ja) 2002-12-19 2014-04-10 Semiconductor Energy Lab Co Ltd 表示装置
JP2014063749A (ja) 2004-03-16 2014-04-10 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357557A (en) * 1979-03-16 1982-11-02 Sharp Kabushiki Kaisha Glass sealed thin-film electroluminescent display panel free of moisture and the fabrication method thereof
US4640583A (en) * 1983-07-22 1987-02-03 Kabushiki Kaisha Seiko Epson Display panel having an inner and an outer seal and process for the production thereof
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0672540B2 (ja) 1985-10-16 1994-09-14 マツダ株式会社 エンジンの吸気装置
JPS6291623U (ja) 1985-11-28 1987-06-11
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH055890A (ja) 1991-06-27 1993-01-14 Sanyo Electric Co Ltd 液晶表示パネルおよびその製造方法
JP3158667B2 (ja) 1991-08-01 2001-04-23 セイコーエプソン株式会社 液晶表示素子の製造方法及び液晶表示素子の再生方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5966652A (en) * 1996-08-29 1999-10-12 Qualcomm Incorporated System and method for the insertion and extraction of telephone numbers from a wireless text message
JP4307574B2 (ja) * 1996-09-03 2009-08-05 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JPH10172757A (ja) 1996-12-13 1998-06-26 Idemitsu Kosan Co Ltd 有機ｅｌ発光装置
JPH11202349A (ja) 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001222017A (ja) 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP4101529B2 (ja) * 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002333848A (ja) * 2001-05-10 2002-11-22 Sharp Corp 複合アクティブマトリクス基板、その製造方法、及び電磁波撮像装置
WO2003003108A1 (fr) * 2001-06-29 2003-01-09 Citizen Watch Co., Ltd. Ecran lcd et procede de fabrication correspondant
JP3761843B2 (ja) 2001-07-03 2006-03-29 株式会社半導体エネルギー研究所 発光装置及び電子機器
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4260440B2 (ja) 2001-08-24 2009-04-30 株式会社半導体エネルギー研究所 発光装置及び電気器具
US7701130B2 (en) 2001-08-24 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Luminous device with conductive film
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004103337A (ja) * 2002-09-06 2004-04-02 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI333081B (en) * 2004-08-27 2010-11-11 Fih Hong Kong Ltd Glass-surface protecting film and the method of making it
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI313368B (en) * 2005-06-03 2009-08-11 Chi Mei Optoelectronics Corp Method of manufacturing liquid crystal display
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4142064B2 (ja) * 2005-08-05 2008-08-27 セイコーエプソン株式会社 液晶装置、電気光学装置、プロジェクタ、及びマイクロデバイス
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR100673765B1 (ko) 2006-01-20 2007-01-24 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR100688795B1 (ko) 2006-01-25 2007-03-02 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
CN101305338B (zh) 2006-03-08 2012-04-25 夏普株式会社 显示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100872709B1 (ko) 2007-02-26 2008-12-05 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4508219B2 (ja) 2007-07-19 2010-07-21 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示素子の封止方法
TWI354153B (en) 2007-11-19 2011-12-11 Au Optronics Corp Flat display panel having strength enhancing struc
JP5121432B2 (ja) * 2007-12-11 2013-01-16 キヤノン株式会社 液晶表示装置及びその製造方法並びに液晶プロジェクション装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5304232B2 (ja) * 2008-02-01 2013-10-02 セイコーエプソン株式会社 電気光学装置の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI380089B (en) * 2008-12-03 2012-12-21 Au Optronics Corp Method of forming a color filter touch sensing substrate
JP2010243556A (ja) * 2009-04-01 2010-10-28 Hitachi Displays Ltd 表示装置の製造方法
JP2011018479A (ja) 2009-07-07 2011-01-27 Panasonic Corp 有機エレクトロルミネッセンス表示装置及びその製造方法
CN102576732B (zh) 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
DE102009035640A1 (de) 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils mit mindestens einem organischen Material und Bauteil mit mindestens einem organischen Material
US8525397B2 (en) 2009-09-11 2013-09-03 Koninklijke Philips N.V. OLED devices with protection cover
US8749751B2 (en) 2009-10-02 2014-06-10 Sharp Kabushiki Kaisha Method for producing liquid crystal display panel, and liquid crystal display panel
TWI408448B (zh) 2009-10-08 2013-09-11 Innolux Corp 母面板及顯示面板的製作方法
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5537308B2 (ja) 2010-07-14 2014-07-02 東レエンジニアリング株式会社 封止構造、その製造装置及びその製造方法
JPWO2012039310A1 (ja) * 2010-09-22 2014-02-03 株式会社アルバック 有機ｅｌ素子の製造方法、成膜装置、有機ｅｌ素子
US8877468B2 (en) * 2010-09-24 2014-11-04 Anaergia Inc. Method for converting biomass to methane or ethanol
JP5733502B2 (ja) * 2011-01-17 2015-06-10 ソニー株式会社 有機ｅｌ表示装置および電子機器
WO2013031509A1 (en) 2011-08-26 2013-03-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, lighting device, and method for manufacturing the light-emitting device
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2015121829A (ja) * 2012-04-18 2015-07-02 シャープ株式会社 カラーフィルター一体型タッチパネル
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP5949334B2 (ja) * 2012-08-30 2016-07-06 株式会社Ｊｖｃケンウッド 貼り合わせ基板、及び製造方法
KR102282105B1 (ko) 2012-09-03 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101977708B1 (ko) * 2012-09-04 2019-08-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103353695B (zh) * 2013-06-28 2015-12-09 北京京东方光电科技有限公司 一种阵列基板及显示装置
TWI765679B (zh) * 2014-05-30 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板
CN107111970B (zh) * 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117570A1 (en) 2001-12-21 2003-06-26 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2014063748A (ja) 2002-12-19 2014-04-10 Semiconductor Energy Lab Co Ltd 表示装置
JP2014063749A (ja) 2004-03-16 2014-04-10 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
CN113540130A (zh) 2021-10-22
TW201627734A (zh) 2016-08-01
US20190348448A1 (en) 2019-11-14
KR102439023B1 (ko) 2022-08-31
US10367014B2 (en) 2019-07-30
CN107111970B (zh) 2021-08-13
TWI791939B (zh) 2023-02-11
CN107111970A (zh) 2017-08-29
JP6606395B2 (ja) 2019-11-13
JP2020076981A (ja) 2020-05-21
KR20170074950A (ko) 2017-06-30
TW202240256A (zh) 2022-10-16
JP2016085461A (ja) 2016-05-19
US11824068B2 (en) 2023-11-21
JP7495964B2 (ja) 2024-06-05
WO2016067144A1 (en) 2016-05-06
US20160118416A1 (en) 2016-04-28
TWI684052B (zh) 2020-02-01
US20240088172A1 (en) 2024-03-14
JP2022050475A (ja) 2022-03-30
US11075232B2 (en) 2021-07-27
US20210257394A1 (en) 2021-08-19
TW202026727A (zh) 2020-07-16
JP2022171682A (ja) 2022-11-11

Similar Documents

Publication Publication Date Title
JP7129540B2 (ja) 電子機器
JP7177227B2 (ja) 表示装置
JP7225362B2 (ja) タッチパネル
TWI589047B (zh) 顯示裝置及其製造方法
JP2016127155A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220822

R150 Certificate of patent or registration of utility model

Ref document number: 7129540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150