JP5158010B2 - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5158010B2 JP5158010B2 JP2009116138A JP2009116138A JP5158010B2 JP 5158010 B2 JP5158010 B2 JP 5158010B2 JP 2009116138 A JP2009116138 A JP 2009116138A JP 2009116138 A JP2009116138 A JP 2009116138A JP 5158010 B2 JP5158010 B2 JP 5158010B2
- Authority
- JP
- Japan
- Prior art keywords
- silane coupling
- forming
- insulating film
- gate insulating
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(A)配線を形成すべき部分が除去されたレジスト層を基体上に形成する工程と、
(B)露出した基体の表面にシランカップリング処理を施す工程と、
(C)レジスト層及び基体上に金属単層膜を形成する工程と、
(D)レジスト層を除去し、以て、金属単層膜から成る配線を基体上に残す工程、
から成ることを特徴とする。
(A)基体の表面にシランカップリング処理を施す工程と、
(B)シランカップリング処理された基体の表面に金属単層膜を形成する工程と、
(C)エッチング法によって金属単層膜を選択的に除去することで、金属単層膜から成る配線を基体上に形成する工程、
から成ることを特徴とする。
(A)支持体上にゲート電極を形成する工程と、
(B)ゲート電極上にゲート絶縁膜を形成する工程と、
(C)ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
(D)シランカップリング処理されたゲート絶縁膜上に、金属単層膜から成るソース/ドレイン電極を形成する工程と、
(E)ソース/ドレイン電極間のゲート絶縁膜上に、半導体材料層から成るチャネル形成領域を形成する工程、
から成ることを特徴とする。
(A)基材の表面にシランカップリング処理を施す工程と、
(B)シランカップリング処理された基材の表面に、金属単層膜から成るソース/ドレイン電極を形成する工程と、
(C)ソース/ドレイン電極及びその間の基材上に半導体材料層を形成し、以て、ソース/ドレイン電極の間に半導体材料層から成るチャネル形成領域を得る工程と、
(D)半導体材料層上にゲート絶縁膜を形成する工程と、
(E)ゲート絶縁膜上にゲート電極を形成する工程、
から成ることを特徴とする。
ポリピロール[図6の構造式(3)参照]
ポリフラン[図6の構造式(4)参照]
ポリチオフェン[図6の構造式(5)参照]
ポリセレノフェン[図6の構造式(6)参照]
ポリテルロフェン[図6の構造式(7)参照]
ポリ(3−アルキルチオフェン)[図6の構造式(8)参照]
ポリ(3−チオフェン−β−エタンスルホン酸)[図6の構造式(9)参照]
ポリ(N−アルキルピロール)[図7の構造式(10)参照]
ポリ(3−アルキルピロール)[図7の構造式(11)参照]
ポリ(3,4−ジアルキルピロール)[図7の構造式(12)参照]
ポリ(2,2’−チエニルピロール)[図7の構造式(13)参照]
ポリアニリン[図7の構造式(14)参照]
ポリ(ジベンゾチオフェンスルフィド)[図7の構造式(15)参照]
4,4’−ジイソシアノビフェニル[図8の構造式(17)参照]
4,4’−ジイソシアノ−p−テルフェニル[図8の構造式(18)参照]
2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン[図8の構造式(19)参照]
(A)支持体上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14の間であってゲート絶縁膜13上に形成された、半導体材料層から成るチャネル形成領域15、
を備えている。
先ず、支持体上にゲート電極12を形成する。具体的には、ガラス基板10の表面に形成されたSiO2から成る絶縁層11(基体)上に、配線(ゲート電極12)を形成すべき部分が除去されたレジスト層31を、リソグラフィ技術に基づき形成する(図1の(A)参照)。尚、レジスト層31の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。
次に、ゲート電極12上を含む支持体(より具体的には絶縁層11)上にゲート絶縁膜13を形成する。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づきゲート電極12及び絶縁層11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極12の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。
次に、ゲート絶縁膜13の表面にシランカップリング処理を施した後、シランカップリング処理されたゲート絶縁膜13上に、金(Au)から成る金属単層膜から構成されたソース/ドレイン電極14を形成する。
次に、ソース/ドレイン電極14間のゲート絶縁膜13上に、半導体材料層から成るチャネル形成領域15を形成する(図2の(C)参照)。具体的には、ペンタセンから成る有機半導体材料層を真空蒸着法に基づき、ソース/ドレイン電極14及びゲート絶縁膜13の上に形成する。有機半導体材料層の成膜を行う際、ゲート絶縁膜13及びソース/ドレイン電極14の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しでチャネル形成領域15を形成することができる。
次いで、全面にSiO2から成る層間絶縁層20を形成した後、ゲート電極12から延在したワード線及びソース/ドレイン電極14の上方の層間絶縁層20の部分に開口部を形成する。
(A)基材上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14の間であって基材(より具体的には、絶縁層111)上に形成された、半導体材料層から成るチャネル形成領域15、
(C)半導体材料層上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
先ず、基材の表面にシランカップリング処理を施した後、シランカップリング処理された基材の表面に金属単層膜から成るソース/ドレイン電極を形成する。具体的には、実施例1の[工程−120]と同様にして、基材であるSiO2から成る絶縁層111上に、ソース/ドレイン電極14を形成すべき部分が除去されたレジスト層131をリソグラフィ技術に基づき形成する(図4の(A)参照)。尚、レジスト層131の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。そして、実施例1の[工程−100]と同様にして、露出した絶縁層111の表面にシランカップリング処理を施す。次いで、レジスト層131及び基材(絶縁層111)上に、真空蒸着法にて、金(Au)から成る金属単層膜を形成することで、図4の(B)に示すように、金(Au)から成る金属単層膜から構成されたソース/ドレイン電極14を得ることができる。その後、リフトオフ法によりレジスト層131を除去し、以て、金属単層膜から成るソース/ドレイン電極14を基材(絶縁層111)上に残す。こうして、ソース/ドレイン電極14を基材(絶縁層111)上に形成することができる(図4の(C)参照)。
次に、ソース/ドレイン電極14及びその間の基材(絶縁層111)上に半導体材料層を形成し、以て、ソース/ドレイン電極14の間の基材(絶縁層111)上に半導体材料層から成るチャネル形成領域15を得る。具体的には、実施例1の[工程−130]と同様にして、実施例1で使用したと同じ有機半導体材料層を、真空蒸着法に基づきソース/ドレイン電極14及び絶縁層11の上に形成する。
その後、半導体材料層上にゲート絶縁膜13を形成する。具体的には、実施例1の[工程−110]と同様にして、SiO2から成るゲート絶縁膜13をスパッタリング法に基づき全面に成膜する。
次いで、ゲート絶縁膜13上にゲート電極12を形成する。具体的には、実施例1の[工程−100]と同様にして、ゲート絶縁膜13(基体に相当する)上に、ゲート電極(12配線に相当する)を形成すべき部分が除去されたレジスト層(図示せず)をリソグラフィ技術に基づき形成する。尚、レジスト層の形成後、レジスト層の残渣を除去するために、酸素プラズマによるアッシング処理を行うことが好ましい。
次いで、実施例1の[工程−140]と同様にして、全面にSiO2から成る層間絶縁層20を形成した後、ゲート電極12から延在したワード線及びソース/ドレイン電極14の上方の層間絶縁層20の部分に開口部を形成する。そして、層間絶縁層20(基体に相当する)の表面に、実施例1の[工程−100]と同様にして、シランカップリング処理を施す。次いで、シランカップリング処理された基体の表面に金属単層膜を形成する。具体的には、これらの開口部内を含む層間絶縁層20上に、金(Au)から成る金属単層膜を真空蒸着法にて形成し、この金属単層膜をエッチング法にて選択的に除去することで(即ち、パターニングすることで)、基体である層間絶縁層20上に、ゲート電極12から延在したワード線に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図5)。こうして、実施例2のTFTを得ることができる。得られたTFTにおいて、ソース/ドレイン電極14やゲート電極12、配線21の剥離といった現象は、全く認められなかった。
\\
Claims (2)
- (A)最表面がOH基で終端された材料から構成されている基材の表面にシランカップリング処理を施す工程と、
(B)シランカップリング処理された基材の表面に金属単層膜から成るゲート電極を形成する工程と、
(C)ゲート電極上に最表面がOH基で終端された材料から構成されているゲート絶縁膜を形成する工程と、
(D)ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
(E)シランカップリング処理されたゲート絶縁膜上に、金属単層膜から成るソース/ドレイン電極を形成する工程と、
(F)ソース/ドレイン電極間のゲート絶縁膜上に、半導体材料層から成るチャネル形成領域を形成する工程、
から成り、
工程(A)におけるシランカップリング処理を、基材の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程(D)におけるシランカップリング処理を、ゲート絶縁膜の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程(F)における半導体材料層を、導電性高分子材料を印刷することによって形成し、
工程(B)におけるゲート電極および工程(E)におけるソース/ドレイン電極を、金、白金、銀、パラジウム、ルビジウム及びロジウムから成る群から選択された1種類の金属を選択して形成する、
電界効果型トランジスタの製造方法。 - (A)最表面がOH基で終端された材料から構成されている基材の表面にシランカップリング処理を施す工程と、
(B)シランカップリング処理された基材の表面に、金属単層膜から成るソース/ドレイン電極を形成する工程と、
(C)ソース/ドレイン電極及びその間の基材上に半導体材料層を形成し、以て、ソース/ドレイン電極の間に半導体材料層から成るチャネル形成領域を得る工程と、
(D)半導体材料層上に最表面がOH基で終端された材料から構成されているゲート絶縁膜を形成する工程と、
(E)ゲート絶縁膜の表面にシランカップリング処理を施す工程と、
(F)シランカップリング処理されたゲート絶縁膜の表面に金属単層膜から成るゲート電極を形成する工程、
から成り、
工程(A)におけるシランカップリング処理を、基材の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程(E)におけるシランカップリング処理を、ゲート絶縁膜の表面にチオール基を有するシランカップリング剤溶液を印刷することによって行い、
工程(C)における半導体材料層を、導電性高分子材料を印刷することによって形成し、
工程(B)におけるソース/ドレイン電極および工程(F)におけるゲート電極を、金、白金、銀、パラジウム、ルビジウム及びロジウムから成る群から1種類の金属を選択して形成する、
電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116138A JP5158010B2 (ja) | 2009-05-13 | 2009-05-13 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116138A JP5158010B2 (ja) | 2009-05-13 | 2009-05-13 | 電界効果型トランジスタの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003319557A Division JP2005086147A (ja) | 2003-09-11 | 2003-09-11 | 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177214A JP2009177214A (ja) | 2009-08-06 |
JP5158010B2 true JP5158010B2 (ja) | 2013-03-06 |
Family
ID=41031902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116138A Expired - Fee Related JP5158010B2 (ja) | 2009-05-13 | 2009-05-13 | 電界効果型トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5158010B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6197306B2 (ja) * | 2013-02-22 | 2017-09-20 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
US20160035903A1 (en) * | 2013-03-06 | 2016-02-04 | Osaka University | Thin-film transistor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291312A (ja) * | 1993-04-02 | 1994-10-18 | Hitachi Ltd | 電界効果型トランジスタ並びにそれを用いた液晶表示装置 |
JPH09263950A (ja) * | 1996-03-28 | 1997-10-07 | Canon Inc | ガラス基板の化学メッキ方法 |
JP2000243802A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Corp | 半導体装置の製造方法及び装置 |
JP3665578B2 (ja) * | 2001-02-20 | 2005-06-29 | 株式会社東芝 | 表示装置の製造方法 |
JP2003248240A (ja) * | 2002-12-16 | 2003-09-05 | Sharp Corp | アクティブマトリクス基板 |
-
2009
- 2009-05-13 JP JP2009116138A patent/JP5158010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009177214A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164614B1 (ko) | 금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법 | |
JP5109223B2 (ja) | 電界効果型トランジスタ | |
KR101272769B1 (ko) | 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법 | |
JP2013016611A (ja) | 半導体装置及びその製造方法、並びに、画像表示装置の製造方法 | |
JP5790095B2 (ja) | 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法 | |
JP4951878B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP2013016613A (ja) | 電子デバイス及び半導体装置の製造方法 | |
WO2010015833A1 (en) | Surface treated substrates for top gate organic thin film transistors | |
US9508806B2 (en) | Electronic device, image display device and sensor, and method for manufacturing electronic device | |
JP4547864B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
WO2008093854A1 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
JP4569207B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP4826074B2 (ja) | 電界効果型トランジスタ | |
JP2012238753A (ja) | 薄膜素子組立体 | |
JP4710224B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP4267243B2 (ja) | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 | |
JP5158010B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP4892810B2 (ja) | 電界効果型トランジスタ | |
KR20140047133A (ko) | 탑 게이트 트랜지스터 형성 방법 | |
JP2006278692A (ja) | 有機電界効果型トランジスタ | |
JP5110143B2 (ja) | 電界効果型トランジスタ | |
KR20180046257A (ko) | 박막 트랜지스터 제조 방법, 박막 트랜지스터, 및 이를 포함하는 전자 소자 | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
JP5381021B2 (ja) | 薄膜トランジスタの製造方法、及び薄膜トランジスタ | |
WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |