JP4892810B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP4892810B2 JP4892810B2 JP2003355819A JP2003355819A JP4892810B2 JP 4892810 B2 JP4892810 B2 JP 4892810B2 JP 2003355819 A JP2003355819 A JP 2003355819A JP 2003355819 A JP2003355819 A JP 2003355819A JP 4892810 B2 JP4892810 B2 JP 4892810B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- acceptor
- donor
- molecule
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
(A)ソース/ドレイン電極、
(B)該ソース/ドレイン電極の間に形成されたチャネル形成領域層、及び、
(C)ゲート絶縁膜を介してチャネル形成領域層に対向して設けられたゲート電極、
を備えた電界効果型トランジスタであって、
チャネル形成領域層は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る交互積層型の電荷移動錯体薄膜から構成されていることを特徴とする。
(−R−COOH)/(−R’−NH2)
(−R−COOH)/(−R’−OH)
(−R−COCl)/(−R’−OH)
(A)支持体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜(基体に相当する)、
(C)ゲート絶縁膜上に形成され、交互積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、並びに、
(D)電荷移動錯体薄膜上に形成されたソース/ドレイン電極、
を備えている。
(A)基体上に形成され、交互積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、
(B)交互積層型の電荷移動錯体薄膜上に形成されたソース/ドレイン電極、
(C)ソース/ドレイン電極及びチャネル形成領域層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
(A)支持体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜(基体に相当する)、
(C)ゲート絶縁膜上に形成されたソース/ドレイン電極、並びに、
(D)少なくともゲート絶縁膜上に形成され、交互積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、並びに、
を備えている。また、トップゲート型でボトムコンタクト型の電界効果型トランジスタは、
(A)基体上に形成されたソース/ドレイン電極、
(B)少なくとも基体上に形成され、交互積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、
(C)ソース/ドレイン電極及びチャネル形成領域層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
(A)支持体上に(より具体的には、支持部材10上に設けられた支持体11の上に)形成されたゲート電極12、
(B)ゲート電極12上及び支持体11上に形成されたゲート絶縁膜13(基体に相当する)、
(C)ゲート絶縁膜13上に形成され、交互積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、並びに、
(D)電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
を備えている。
先ず、SiO2層から成る基体1の表面を水素末端化する(図2の(A)参照)。これによって、基体1の表面は水酸基で終端される。水素末端化の方法として、具体的には、ピランハ溶液処理、酸素プラズマ処理、UV−オゾン処理を挙げることができる。
次に、基体1であるSiO2層に対してシランカップリング剤を用いた表面処理を行う(図2の(B)参照)。これによって、次の工程で電荷移動錯体薄膜を形成する際、電荷移動錯体薄膜を自己組織化(エピタキシャル成長)させることが可能となる。シランカップリング剤は、例えば、以下の式(3)の構造式を有する。但し、Rは、CH3,C2H5等のアルキル基を意味する。例えば、3−アミノプロピルトリメトキシシランの乾燥トルエン溶液(濃度3ミリモル、温度80〜100゜C)中に基体1を6〜10時間浸漬することで、シランカップリング剤のアルコキシ基と基体1の水酸基とが反応して化学的結合を形成し、基体1の表面は、アミノ基が末端に現れた構造を有するものとなる。尚、式(3)における(CH2)nを、図面においては「R0」で表示している。
その後、シランカップリング剤で表面処理した基体1の表面に、ドナー分子層あるいはアクセプター分子層を、化学反応に基づき1層のみエピタキシャル成長させる。図1の式(1)にて示したドナー分子層を構成するドナー分子に基づき、ドナー分子層を1層のみエピタキシャル成長させた状態を、図3に示す。尚、積層させるドナー分子層を構成するドナー分子は、例えばヒドロキシ基と反応して化学的結合を生じさせるような官能基、例えば、−COClを分子の両端に有することが好ましい。具体的には、気相プロセスにおける分子エピタキシャル成長法(Molecular Layer Epitaxy 法)を用いることができるし、また、液相プロセスにおける自己組織化法を用いることができる。これらの方法においては、ドナー分子同士又はアクセプター分子同士は互いに結合を形成することがなく、ドナー分子の有する官能基とアクセプター分子の有する官能基の間においてのみ化学結合が形成され得るという原理に基づき、基体1の表面に、ドナー分子層を1層のみエピタキシャル成長させることができる。
先ず、支持体上にゲート電極を形成する。具体的には、シリコン基板から成る支持部材10に接着されたポリエーテルスルホン(PES)から成る支持体11上に、レジスト層21に基づきゲート電極形成用のパターンを形成する(図5の(A)参照)。
次に、ゲート電極12上を含む支持体11上に、基体に相当するゲート絶縁膜13を形成する(図5の(D)参照)。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づき、ゲート電極12及び支持体11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極12の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜13の成膜時、支持体11が接着されている支持部材10は温度を調整することができる支持体ホルダーに載置されており、SiO2の成膜中の支持体温度の上昇を抑制することができるので、支持体11の変形を最小限に抑えた成膜を行うことができる。
次に、基体に相当するゲート絶縁膜13上に電荷移動錯体薄膜15を形成する(図6の(A)参照)。具体的には、[工程−10]〜[工程−30]を実行すればよい。
次いで、密着層としてのチタン(Ti)層、ソース/ドレイン電極14としての金(Au)層を、電荷移動錯体薄膜15上に真空蒸着法によって形成する(図6の(B)参照)。図面においては、密着層の図示を省略した。電荷移動錯体薄膜15の一部をハードマスクで覆うことによって、ソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。蒸着を行う際、支持体11が接着されている支持部材10は温度を調整することができる支持体ホルダーに載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体11の変形を最小限に抑えた成膜を行うことができる。
その後、全面に層間絶縁層を形成し、ソース/ドレイン電極、ゲート電極に接続された配線を層間絶縁層上に形成することで、FET(より具体的には、TFT)を完成することができる。
(A)基体111上に形成され、交互積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、
(B)交互積層型の電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
(C)ソース/ドレイン電極14及びチャネル形成領域層16上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
先ず、実施例1の[工程−120]と同様にして、SiO2から成る基体111上に電荷移動錯体薄膜15を形成する。尚、このSiO2から成る基体111は、シリコン基板から成る支持部材10の表面に形成されている。
次に、実施例1の[工程−130]と同様にして、電荷移動錯体薄膜15上にソース/ドレイン電極14を形成する。
その後、実施例1の[工程−110]と同様にして、ソース/ドレイン電極14及び電荷移動錯体薄膜15上にゲート絶縁膜13を形成する。
次いで、実施例1の[工程−100]と同様にして、ゲート絶縁膜13上にゲート電極12を形成する。
その後、全面にSiO2から成る層間絶縁層30を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の層間絶縁層30に開口部を形成し、これらの開口部内を含む層間絶縁層30上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線31を形成する。こうして、図7の(A)に示した実施例2のFETを得ることができる。
(A)支持体上に(より具体的には、支持部材10上に設けられた支持体11の上に)形成されたゲート電極12、
(B)ゲート電極12上及び支持体11上に形成されたゲート絶縁膜13(基体に相当する)、
(C)ゲート絶縁膜13上に形成され、交互積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、
(D)電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
(E)ソース/ドレイン電極14及びチャネル形成領域層16上に形成された第2のゲート絶縁膜40、並びに、
(F)第2のゲート絶縁膜40上に形成された第2のゲート電極41、
を備えている。
Claims (7)
- (A)ソース/ドレイン電極、
(B)該ソース/ドレイン電極の間に形成されたチャネル形成領域層、及び、
(C)ゲート絶縁膜を介してチャネル形成領域層に対向して設けられたゲート電極、
を備えた電界効果型トランジスタであって、
チャネル形成領域層は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る交互積層型の電荷移動錯体薄膜から構成されており、
ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子とが化学的に結合しており、
ドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との間に化学的結合を生じさせる官能基を、ドナー分子層を構成するドナー分子及びアクセプター分子層を構成するアクセプター分子が有している電界効果型トランジスタ。 - (ドナー分子層を構成するドナー分子の有する官能基)/(アクセプター分子層を構成するアクセプター分子の有する官能基)の組合せは、(−C=O−O−C=O−)/(−NH2)、(−COOH)/(−NH2)、(−COOH)/(−OH)、(−COCl)/(−OH)である請求項1に記載の電界効果型トランジスタ。
- ゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とする請求項1に記載の電界効果型トランジスタ。
- 前記ゲート電極と対向した第2のゲート電極が、第2のゲート絶縁膜を介して前記チャネル形成領域層に対向して設けられている請求項1に記載の電界効果型トランジスタ。
- ゲート電極及び第2のゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とする請求項4に記載の電界効果型トランジスタ。
- ドナー分子層及びアクセプター分子層は、それぞれ、エピタキシャル成長法若しくは自己組織化法にて形成されている請求項1に記載の電界効果型トランジスタ。
- ドナー分子層を構成するドナー分子のイオン化ポテンシャルをID、アクセプター分子層を構成するアクセプター分子の電子親和力をEAとしたとき、(ID−EA)=0.3±0.1(V)を満足する請求項1に記載の電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355819A JP4892810B2 (ja) | 2003-10-16 | 2003-10-16 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355819A JP4892810B2 (ja) | 2003-10-16 | 2003-10-16 | 電界効果型トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123354A JP2005123354A (ja) | 2005-05-12 |
JP4892810B2 true JP4892810B2 (ja) | 2012-03-07 |
Family
ID=34613248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355819A Expired - Fee Related JP4892810B2 (ja) | 2003-10-16 | 2003-10-16 | 電界効果型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892810B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115986A (ja) * | 2005-10-21 | 2007-05-10 | Sharp Corp | 薄膜デバイス及びその製造方法 |
JP5057423B2 (ja) * | 2006-05-11 | 2012-10-24 | 独立行政法人産業技術総合研究所 | 有機半導体装置の製造方法 |
JP5194401B2 (ja) * | 2006-08-02 | 2013-05-08 | ソニー株式会社 | 電荷移動錯体薄膜、及び、電界効果型トランジスタ |
JP5039391B2 (ja) * | 2007-02-02 | 2012-10-03 | シャープ株式会社 | 有機デバイスとその製造方法 |
JP2009266865A (ja) * | 2008-04-22 | 2009-11-12 | Sumitomo Chemical Co Ltd | 有機薄膜トランジスタ及びその製造方法 |
KR20110090955A (ko) | 2008-10-29 | 2011-08-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 발광을 위한 듀얼 게이트 전계-효과 트랜지스터 및 발광을 위한 듀얼 게이트 전계-효과 트랜지스터를 생성하는 방법 |
JP5493637B2 (ja) * | 2009-09-18 | 2014-05-14 | 富士電機株式会社 | グラフェン薄膜の製造方法とグラフェン薄膜 |
JP6263450B2 (ja) * | 2014-07-24 | 2018-01-17 | 東京エレクトロン株式会社 | 有機単分子膜形成方法 |
CN104795496A (zh) * | 2015-04-08 | 2015-07-22 | 深圳市华星光电技术有限公司 | 双栅极器件以及双栅极器件的制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2862005B2 (ja) * | 1987-12-23 | 1999-02-24 | 富士通株式会社 | 有機膜の作製方法 |
JP2719359B2 (ja) * | 1988-09-14 | 1998-02-25 | 三菱化学株式会社 | 非線形電気伝導素子 |
US5238526A (en) * | 1989-09-26 | 1993-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming charge transfer complexes |
JPH0695185A (ja) * | 1992-09-11 | 1994-04-08 | Sumitomo Electric Ind Ltd | 有機非線形光学材料 |
-
2003
- 2003-10-16 JP JP2003355819A patent/JP4892810B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005123354A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164614B1 (ko) | 금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법 | |
JP5109223B2 (ja) | 電界効果型トランジスタ | |
CN102024846B (zh) | 3端子电子器件和2端子电子器件 | |
JP4884120B2 (ja) | 平板表示装置及びその製造方法 | |
JP2009152355A (ja) | 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ | |
JP4951878B2 (ja) | 電界効果型トランジスタの製造方法 | |
US7151275B2 (en) | Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles | |
JP2008171978A (ja) | 有機薄膜トランジスタ | |
TW201244199A (en) | Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus | |
JP2010161312A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
JP4892810B2 (ja) | 電界効果型トランジスタ | |
JP4547864B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
WO2014050457A1 (ja) | 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法 | |
JP4826074B2 (ja) | 電界効果型トランジスタ | |
JP2008060117A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP2012238753A (ja) | 薄膜素子組立体 | |
JP4569207B2 (ja) | 電界効果型トランジスタの製造方法 | |
WO2011148699A1 (ja) | 有機半導体装置およびその製造方法 | |
JP2005093633A (ja) | 電界効果型トランジスタ | |
JP2008172059A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP2006278692A (ja) | 有機電界効果型トランジスタ | |
JP5158010B2 (ja) | 電界効果型トランジスタの製造方法 | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
JP5194401B2 (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ | |
JP2008300419A (ja) | 有機薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |