JP2000114534A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2000114534A JP2000114534A JP10281244A JP28124498A JP2000114534A JP 2000114534 A JP2000114534 A JP 2000114534A JP 10281244 A JP10281244 A JP 10281244A JP 28124498 A JP28124498 A JP 28124498A JP 2000114534 A JP2000114534 A JP 2000114534A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conductive layer
- conversion device
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 感度低下を起こさずに容易に駆動速度を向上
させることができ動画速度の向上が可能な光電変換装置
を提供する。 【解決手段】 光電変換素子１１とスイッチ薄膜トラン
ジスタ１２とを含んでなる画素が複数配列されている光
電変換装置において、スイッチ薄膜トランジスタ１２の
ゲート電極１０２１は第１の導電層により形成されてお
り、ゲート電極１０２１に接続されたゲート配線１０２
２は第１の導電層とは異なる第２の導電層により形成さ
れている。ゲート電極１０２１とゲート配線１０２２と
は、これらの間に介在する層間絶縁膜１０３１，１０３
２に形成されたコンタクトホールにおいて互いに接続さ
れている。ゲート電極１０２１を薄くし且つゲート配線
１０２２を厚くすることができる。第１の導電層と第２
の導電層とは互いに異なる材料を用いて形成することが
できる。
させることができ動画速度の向上が可能な光電変換装置
を提供する。 【解決手段】 光電変換素子１１とスイッチ薄膜トラン
ジスタ１２とを含んでなる画素が複数配列されている光
電変換装置において、スイッチ薄膜トランジスタ１２の
ゲート電極１０２１は第１の導電層により形成されてお
り、ゲート電極１０２１に接続されたゲート配線１０２
２は第１の導電層とは異なる第２の導電層により形成さ
れている。ゲート電極１０２１とゲート配線１０２２と
は、これらの間に介在する層間絶縁膜１０３１，１０３
２に形成されたコンタクトホールにおいて互いに接続さ
れている。ゲート電極１０２１を薄くし且つゲート配線
１０２２を厚くすることができる。第１の導電層と第２
の導電層とは互いに異なる材料を用いて形成することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は光電変換装置、詳し
くはスキャナーやＸ線撮像装置において用いられ、光電
変換素子とスイッチ素子とを含んでなる画素を１次元的
あるいは２次元的に配列してなる光電変換装置に関する
ものである。
くはスキャナーやＸ線撮像装置において用いられ、光電
変換素子とスイッチ素子とを含んでなる画素を１次元的
あるいは２次元的に配列してなる光電変換装置に関する
ものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
スキャナーやデジタル複写機やＸ線撮像装置における画
像読み取りのための装置として、大面積の基板上に水素
化アモルファスシリコン（ａ−Ｓｉ）に代表される半導
体材料を用いて光電変換素子及び信号処理部を形成して
なる１次元あるいは２次元のセンサー（光電変換装置）
が実用化されている。特に、ａ−Ｓｉは大面積基板に均
一に且つ低温で形成できるため、安価なガラス基板を使
用できるという利点があり、光電変換装置を構成する半
導体材料として広く応用されている。
スキャナーやデジタル複写機やＸ線撮像装置における画
像読み取りのための装置として、大面積の基板上に水素
化アモルファスシリコン（ａ−Ｓｉ）に代表される半導
体材料を用いて光電変換素子及び信号処理部を形成して
なる１次元あるいは２次元のセンサー（光電変換装置）
が実用化されている。特に、ａ−Ｓｉは大面積基板に均
一に且つ低温で形成できるため、安価なガラス基板を使
用できるという利点があり、光電変換装置を構成する半
導体材料として広く応用されている。
【０００３】従来、この種の光電変換装置は、光電変換
素子としてＰＩＮ型フォトダイオードを用い、スイッチ
素子として薄膜トランジスタ（ＴＦＴ）を用いて構成さ
れているのが一般的である。
素子としてＰＩＮ型フォトダイオードを用い、スイッチ
素子として薄膜トランジスタ（ＴＦＴ）を用いて構成さ
れているのが一般的である。
【０００４】例えば、９４′ＳＰＩＥ Ｖｏｌ．２１２
７，Ｐ１４４〜Ｐ１５１には、この種の装置は微弱な光
に感度がありダイナミックレンジ（ＤＲ）１０4 〜１０
5 が達成されたと記載されている。但し、ＤＲはランダ
ムノイズや熱ノイズ等のノイズにより大きく影響を受け
ると指摘されている。
７，Ｐ１４４〜Ｐ１５１には、この種の装置は微弱な光
に感度がありダイナミックレンジ（ＤＲ）１０4 〜１０
5 が達成されたと記載されている。但し、ＤＲはランダ
ムノイズや熱ノイズ等のノイズにより大きく影響を受け
ると指摘されている。
【０００５】更に、９７′ＳＰＩＥ Ｖｏｌ．３０３
２，Ｐ２〜Ｐ１３には、この種の光電変換装置のＸ線デ
ジタル検出器への応用例が示されている。
２，Ｐ２〜Ｐ１３には、この種の光電変換装置のＸ線デ
ジタル検出器への応用例が示されている。
【０００６】図７は、上述の検出器等で応用されている
光電変換装置の基本的な等価回路図である。同図におい
て、ＴＦＴ：Ｔ１のゲート電極は共通のゲート線Ｌ１に
接続されており、ゲート線Ｌ１はＴＦＴ：Ｔ１のＯＮ−
ＯＦＦを制御するゲートドライバーＧ１に接続されてい
る。また、図示するように各ＴＦＴ：Ｔ１のソースまた
はドレイン電極は共通の信号線Ｌ２に接続されており、
信号線Ｌ２はアンプＩＣ：Ａ１に接続されている。信号
線Ｌ２はＴＦＴ：Ｔ１及びゲート線Ｌ１とのクロス部に
より信号線容量Ｃ２を形成し、信号線Ｌ２の出力はフォ
トダイオードＤ１の容量Ｃ１と信号線容量Ｃ２とにより
決定される。即ち、入射光により光電変換素子にて発生
せしめられ蓄積された電荷は、ＴＦＴ：Ｔ１によりＣ１
及びＣ２に分配され、その信号線電位をアンプＩＣ：Ａ
１により読み出すことで画像情報を得ている。
光電変換装置の基本的な等価回路図である。同図におい
て、ＴＦＴ：Ｔ１のゲート電極は共通のゲート線Ｌ１に
接続されており、ゲート線Ｌ１はＴＦＴ：Ｔ１のＯＮ−
ＯＦＦを制御するゲートドライバーＧ１に接続されてい
る。また、図示するように各ＴＦＴ：Ｔ１のソースまた
はドレイン電極は共通の信号線Ｌ２に接続されており、
信号線Ｌ２はアンプＩＣ：Ａ１に接続されている。信号
線Ｌ２はＴＦＴ：Ｔ１及びゲート線Ｌ１とのクロス部に
より信号線容量Ｃ２を形成し、信号線Ｌ２の出力はフォ
トダイオードＤ１の容量Ｃ１と信号線容量Ｃ２とにより
決定される。即ち、入射光により光電変換素子にて発生
せしめられ蓄積された電荷は、ＴＦＴ：Ｔ１によりＣ１
及びＣ２に分配され、その信号線電位をアンプＩＣ：Ａ
１により読み出すことで画像情報を得ている。
【０００７】図８に上述の光電変換装置の１画素分の模
式的平面図を示し、また、図９にその模式的断面図を示
す。図８において、１１はＰＩＮ型センサー部（センサ
ー上電極及び光電変換部など）、１２はスイッチＴＦＴ
部、１０２はゲート電極及びゲート配線、１０６はソー
ス・ドレイン及びセンサー下電極及び信号線、１１１は
センサー駆動配線である。また、図９において、１０１
は絶縁基板、１０２は第１の導電層により形成されるゲ
ート電極及びゲート配線であり、１０３，１０４，１０
５はそれぞれゲート絶縁膜、半導体層、オーミックコン
タクト層である。また、１０６は第２の導電層により形
成されるスイッチＴＦＴのソース・ドレイン電極及びセ
ンサー下電極及び信号線である。１０７，１０８，１０
９はそれぞれセンサー部のＰ型、Ｉ型、Ｎ型の半導体層
である。１１０はセンサー部の透明電極、１１１は第３
の導電層により形成されるセンサー駆動配線である。入
射光１２０は図中矢印の方向から入射する。
式的平面図を示し、また、図９にその模式的断面図を示
す。図８において、１１はＰＩＮ型センサー部（センサ
ー上電極及び光電変換部など）、１２はスイッチＴＦＴ
部、１０２はゲート電極及びゲート配線、１０６はソー
ス・ドレイン及びセンサー下電極及び信号線、１１１は
センサー駆動配線である。また、図９において、１０１
は絶縁基板、１０２は第１の導電層により形成されるゲ
ート電極及びゲート配線であり、１０３，１０４，１０
５はそれぞれゲート絶縁膜、半導体層、オーミックコン
タクト層である。また、１０６は第２の導電層により形
成されるスイッチＴＦＴのソース・ドレイン電極及びセ
ンサー下電極及び信号線である。１０７，１０８，１０
９はそれぞれセンサー部のＰ型、Ｉ型、Ｎ型の半導体層
である。１１０はセンサー部の透明電極、１１１は第３
の導電層により形成されるセンサー駆動配線である。入
射光１２０は図中矢印の方向から入射する。
【０００８】しかしながら、上記の如き従来例では３０
ｆｐｓの様な動画読み取りが困難であるという問題があ
る。特に、ＴＦＴの駆動速度の問題が大きい。この問題
は、ゲート配線を厚膜化して低抵抗化することで、解決
することができる。
ｆｐｓの様な動画読み取りが困難であるという問題があ
る。特に、ＴＦＴの駆動速度の問題が大きい。この問題
は、ゲート配線を厚膜化して低抵抗化することで、解決
することができる。
【０００９】しかしながら、一方で、ＴＦＴの転送能力
及び信頼性を考慮した場合、ゲート絶縁膜を出来る限り
薄膜化する必要があるが、ゲート絶縁膜の薄膜化を進め
るとゲート電極に対する段差被覆性が低下し上下の電極
間のリークを引き起こすことになる。この段差被覆性は
ゲート配線と同一の導電層で形成されるゲート電極の厚
さが厚くなるほど低下する。
及び信頼性を考慮した場合、ゲート絶縁膜を出来る限り
薄膜化する必要があるが、ゲート絶縁膜の薄膜化を進め
るとゲート電極に対する段差被覆性が低下し上下の電極
間のリークを引き起こすことになる。この段差被覆性は
ゲート配線と同一の導電層で形成されるゲート電極の厚
さが厚くなるほど低下する。
【００１０】このように、従来の光電変換装置では、ゲ
ート絶縁膜の薄膜化とゲート配線の厚膜化とはトレード
オフの関係にあり、双方を同時に実現することはできな
い。
ート絶縁膜の薄膜化とゲート配線の厚膜化とはトレード
オフの関係にあり、双方を同時に実現することはできな
い。
【００１１】そこで、ゲート配線の低抵抗化のためにゲ
ート配線の幅広化を行おうとすると、画素における開口
率の低下や信号線とゲート配線とのクロス部面積の増大
による信号線容量Ｃ２の増加を来し、これらに基づき感
度低下を引き起こすという重大な問題が生ずる。
ート配線の幅広化を行おうとすると、画素における開口
率の低下や信号線とゲート配線とのクロス部面積の増大
による信号線容量Ｃ２の増加を来し、これらに基づき感
度低下を引き起こすという重大な問題が生ずる。
【００１２】以上述べた様に、従来の光電変換装置で
は、感度低下を起こさずに動画速度を向上させることが
困難であった。
は、感度低下を起こさずに動画速度を向上させることが
困難であった。
【００１３】そこで、本発明の目的は、感度低下を起こ
さずに容易に駆動速度を向上させることができ動画速度
の向上が可能な光電変換装置を提供することにある。
さずに容易に駆動速度を向上させることができ動画速度
の向上が可能な光電変換装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、光電変換素子とスイッ
チ薄膜トランジスタとを含んでなる画素が複数配列され
ている光電変換装置において、前記スイッチ薄膜トラン
ジスタのゲート電極は第１の導電層により形成されてお
り、前記ゲート電極に接続されたゲート配線は前記第１
の導電層とは異なる第２の導電層により形成されている
ことを特徴とする光電変換装置、が提供される。
如き目的を達成するものとして、光電変換素子とスイッ
チ薄膜トランジスタとを含んでなる画素が複数配列され
ている光電変換装置において、前記スイッチ薄膜トラン
ジスタのゲート電極は第１の導電層により形成されてお
り、前記ゲート電極に接続されたゲート配線は前記第１
の導電層とは異なる第２の導電層により形成されている
ことを特徴とする光電変換装置、が提供される。
【００１５】本発明の一態様においては、前記第１の導
電層と前記第２の導電層とは互いに異なる材料からな
る。
電層と前記第２の導電層とは互いに異なる材料からな
る。
【００１６】本発明の一態様においては、前記第１の導
電層は前記第２の導電層より薄い。
電層は前記第２の導電層より薄い。
【００１７】本発明の一態様においては、前記ゲート電
極と前記ゲート配線とは、これらの間に介在する絶縁膜
に形成されたコンタクトホールにおいて互いに接続され
ている。
極と前記ゲート配線とは、これらの間に介在する絶縁膜
に形成されたコンタクトホールにおいて互いに接続され
ている。
【００１８】本発明の一態様においては、前記光電変換
素子に接続された駆動配線を有しており、該駆動配線は
前記第２の導電層とは異なる第３の導電層により形成さ
れており且つ前記ゲート配線を横切るように延びてお
り、且つ、前記スイッチ薄膜トランジスタに接続された
信号線を有しており、該信号線は前記第２の導電層とは
異なる第４の導電層により形成されており且つ前記ゲー
ト配線を横切るように延びている。
素子に接続された駆動配線を有しており、該駆動配線は
前記第２の導電層とは異なる第３の導電層により形成さ
れており且つ前記ゲート配線を横切るように延びてお
り、且つ、前記スイッチ薄膜トランジスタに接続された
信号線を有しており、該信号線は前記第２の導電層とは
異なる第４の導電層により形成されており且つ前記ゲー
ト配線を横切るように延びている。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００２０】（実施形態１）図１は本発明の光電変換装
置の第１の実施形態における１画素分の構成を示す図で
あり、図１（ａ）は模式的平面図であり、図１（ｂ）は
その模式的断面図である。
置の第１の実施形態における１画素分の構成を示す図で
あり、図１（ａ）は模式的平面図であり、図１（ｂ）は
その模式的断面図である。
【００２１】図１（ａ）において、１１はＰＩＮ型セン
サー部（センサー上電極及び光電変換部など）、１２は
スイッチＴＦＴ部、１０２１はゲート電極、１０２２は
ゲート配線、１０６はソース・ドレイン及びセンサー下
電極及び信号線、１１１はセンサー駆動配線である。ま
た、図１（ｂ）において、１０１は絶縁基板、１０２１
は第１の導電層により形成されるゲート電極、１０２２
は第２の導電層により形成されるゲート配線であり、１
０３，１０４，１０５はそれぞれゲート絶縁膜、半導体
層、オーミックコンタクト層である。１０３１，１０３
２はそれぞれ第１及び第２の層間絶縁膜である。また、
１０６は第４の導電層により形成されるスイッチＴＦＴ
のソース・ドレイン電極及びセンサー下電極及び信号線
である。１０７，１０８，１０９はそれぞれセンサー部
のＰ型、Ｉ型、Ｎ型の半導体層である。１１０はセンサ
ー部の透明電極、１１１は第３の導電層により形成され
るセンサー駆動配線である。光は図中上方から入射す
る。
サー部（センサー上電極及び光電変換部など）、１２は
スイッチＴＦＴ部、１０２１はゲート電極、１０２２は
ゲート配線、１０６はソース・ドレイン及びセンサー下
電極及び信号線、１１１はセンサー駆動配線である。ま
た、図１（ｂ）において、１０１は絶縁基板、１０２１
は第１の導電層により形成されるゲート電極、１０２２
は第２の導電層により形成されるゲート配線であり、１
０３，１０４，１０５はそれぞれゲート絶縁膜、半導体
層、オーミックコンタクト層である。１０３１，１０３
２はそれぞれ第１及び第２の層間絶縁膜である。また、
１０６は第４の導電層により形成されるスイッチＴＦＴ
のソース・ドレイン電極及びセンサー下電極及び信号線
である。１０７，１０８，１０９はそれぞれセンサー部
のＰ型、Ｉ型、Ｎ型の半導体層である。１１０はセンサ
ー部の透明電極、１１１は第３の導電層により形成され
るセンサー駆動配線である。光は図中上方から入射す
る。
【００２２】図２は本実施形態の光電変換装置の作成工
程を説明するための模式的平面図であり、図３及び図４
は本実施形態の光電変換装置の作成工程を説明するため
の模式的断面図である。
程を説明するための模式的平面図であり、図３及び図４
は本実施形態の光電変換装置の作成工程を説明するため
の模式的断面図である。
【００２３】本実施形態の光電変換装置は、以下のよう
にして作成される。
にして作成される。
【００２４】１．絶縁基板１０１上に、ＴＦＴゲート電
極のためのＣｒ膜たとえば３００Åをスパッターにより
成膜する。その上に、所望のＴＦＴゲート電極に対応す
る形状のフォトマスク１００１を形成する［図２
（ａ）］。
極のためのＣｒ膜たとえば３００Åをスパッターにより
成膜する。その上に、所望のＴＦＴゲート電極に対応す
る形状のフォトマスク１００１を形成する［図２
（ａ）］。
【００２５】２．フォトマスク１００１を用いてＣｒ膜
をパターニングし、ゲート電極１０２１を形成する［図
３（ａ）］。
をパターニングし、ゲート電極１０２１を形成する［図
３（ａ）］。
【００２６】３．その上に、ＴＦＴのゲート絶縁膜、半
導体層及びオーミックコンタクト層のためのＳｉＮ層た
とえば１５００Å、ｉ型ａ−Ｓｉ層たとえば５００Å及
びｎ + 型ａ−Ｓｉ層たとえば３００ÅをＣＶＤにより成
膜する。その上に、所望の半導体層に対応する形状のフ
ォトマスク１００２を形成する［図２（ｂ）］。
導体層及びオーミックコンタクト層のためのＳｉＮ層た
とえば１５００Å、ｉ型ａ−Ｓｉ層たとえば５００Å及
びｎ + 型ａ−Ｓｉ層たとえば３００ÅをＣＶＤにより成
膜する。その上に、所望の半導体層に対応する形状のフ
ォトマスク１００２を形成する［図２（ｂ）］。
【００２７】４．フォトマスク１００２を用いてＲＩＥ
でｉ型ａ−Ｓｉ層及びｎ+ 型ａ−Ｓｉ層をパターニング
する［図３（ｂ）］。
でｉ型ａ−Ｓｉ層及びｎ+ 型ａ−Ｓｉ層をパターニング
する［図３（ｂ）］。
【００２８】５．ＴＦＴのソース・ドレイン（ＳＤ）電
極、センサー部の下電極、及び信号線のためのアルミニ
ウム（Ａｌ）膜たとえば５０００Åを成膜する。その上
に、所望のＳＤ電極、下電極及び信号線に対応する形状
のフォトマスク１００３を形成する［図２（ｃ）］。
６．フォトマスク１００３を用いてＡｌ膜をパターニン
グし、ＳＤ電極、センサー下電極及び信号線のパターン
１０６を形成し、引き続きＲＩＥでＴＦＴギャップ部形
成のためにｎ+ 層の露出部を除去する［図３（ｃ）］。
極、センサー部の下電極、及び信号線のためのアルミニ
ウム（Ａｌ）膜たとえば５０００Åを成膜する。その上
に、所望のＳＤ電極、下電極及び信号線に対応する形状
のフォトマスク１００３を形成する［図２（ｃ）］。
６．フォトマスク１００３を用いてＡｌ膜をパターニン
グし、ＳＤ電極、センサー下電極及び信号線のパターン
１０６を形成し、引き続きＲＩＥでＴＦＴギャップ部形
成のためにｎ+ 層の露出部を除去する［図３（ｃ）］。
【００２９】７．第１の層間絶縁膜１０３１としてＳｉ
Ｎ膜たとえば１μをＣＶＤにより成膜する。その上に、
所望のコンタクトホールに対応する開口形状のフォトマ
スク１００４を形成する［図２（ｄ）］。 ８．フォトマスク１００４を用いてＣＤＥによりＳｉＮ
膜をパターニングし、コンタクトホール１００を形成す
る［図３（ｃ）］。
Ｎ膜たとえば１μをＣＶＤにより成膜する。その上に、
所望のコンタクトホールに対応する開口形状のフォトマ
スク１００４を形成する［図２（ｄ）］。 ８．フォトマスク１００４を用いてＣＤＥによりＳｉＮ
膜をパターニングし、コンタクトホール１００を形成す
る［図３（ｃ）］。
【００３０】９．ゲート配線のためのＡｌ膜たとえば５
０００Åをスパッターにより成膜する。その上に、所望
のゲート配線に対応する形状のフォトマスク１００５を
形成する［図２（ｅ）］ １０．フォトマスク１００５を用いてＡｌ膜をパターニ
ングし、ゲート配線１０２２を形成する［図４
（ｅ）］。
０００Åをスパッターにより成膜する。その上に、所望
のゲート配線に対応する形状のフォトマスク１００５を
形成する［図２（ｅ）］ １０．フォトマスク１００５を用いてＡｌ膜をパターニ
ングし、ゲート配線１０２２を形成する［図４
（ｅ）］。
【００３１】１１．第２の層間絶縁膜１０３２としてＳ
ｉＮ膜たとえば１μをＣＶＤにより成膜する。その上
に、所望のセンサー下電極に対応する開口形状のフォト
マスク１００６を形成する［図２（ｆ）］。
ｉＮ膜たとえば１μをＣＶＤにより成膜する。その上
に、所望のセンサー下電極に対応する開口形状のフォト
マスク１００６を形成する［図２（ｆ）］。
【００３２】１２．フォトマスク１００６を用いてＲＩ
ＥによりＳｉＮ膜をパターニングし、センサー下電極を
形成すべき領域の層間絶縁膜１０３１，１０３２を除去
する［図４（ｆ）］。
ＥによりＳｉＮ膜をパターニングし、センサー下電極を
形成すべき領域の層間絶縁膜１０３１，１０３２を除去
する［図４（ｆ）］。
【００３３】１３．ＰＩＮ型センサーのＰ層、Ｉ層及び
Ｎ層のためのｐ型ａ−Ｓｉ層１０７’、ｉ型ａ−Ｓｉ層
１０８’及びｎ型ａ−Ｓｉ層１０９’を順次ＣＶＤによ
り成膜する。続いて、センサー上電極のためのＩＴＯ膜
１１０’をスパッターにより成膜する［図４（ｇ）］。
続いて、センサー駆動配線のためのＡｌ膜をスパッター
により成膜する。その上に、所望のセンサー駆動配線に
対応する形状のフォトマスク１００７を形成する［図２
（ｇ）］。
Ｎ層のためのｐ型ａ−Ｓｉ層１０７’、ｉ型ａ−Ｓｉ層
１０８’及びｎ型ａ−Ｓｉ層１０９’を順次ＣＶＤによ
り成膜する。続いて、センサー上電極のためのＩＴＯ膜
１１０’をスパッターにより成膜する［図４（ｇ）］。
続いて、センサー駆動配線のためのＡｌ膜をスパッター
により成膜する。その上に、所望のセンサー駆動配線に
対応する形状のフォトマスク１００７を形成する［図２
（ｇ）］。
【００３４】１４．フォトマスク１００７を用いてＡｌ
膜をパターニングし、センサー駆動配線１１１を形成す
る。その上に、所望のセンサーの上電極、Ｎ層、Ｉ層及
びＰ層（更にセンサー駆動配線）に対応する形状のフォ
トマスク１００８を形成する［図２（ｈ）］。
膜をパターニングし、センサー駆動配線１１１を形成す
る。その上に、所望のセンサーの上電極、Ｎ層、Ｉ層及
びＰ層（更にセンサー駆動配線）に対応する形状のフォ
トマスク１００８を形成する［図２（ｈ）］。
【００３５】１５．フォトマスク１００８を用いてパタ
ーニングし、ＩＴＯ透明電極１１０、Ｎ層１０９、Ｉ層
１０８、Ｐ層１０７を形成し、素子間分離する。
ーニングし、ＩＴＯ透明電極１１０、Ｎ層１０９、Ｉ層
１０８、Ｐ層１０７を形成し、素子間分離する。
【００３６】以上により、図１に示される構造の光電変
換装置が得られる。尚、必要に応じてその上に不図示の
保護膜を積層することができ、また、蛍光体含有層を積
層することにより、該蛍光体含有層に入射するＸ線画像
を対応する光画像に変換し、該蛍光体含有層から発せら
れる光画像をセンサー部で光電変換するＸ線撮像装置を
構成することができる。
換装置が得られる。尚、必要に応じてその上に不図示の
保護膜を積層することができ、また、蛍光体含有層を積
層することにより、該蛍光体含有層に入射するＸ線画像
を対応する光画像に変換し、該蛍光体含有層から発せら
れる光画像をセンサー部で光電変換するＸ線撮像装置を
構成することができる。
【００３７】以上のような本実施形態の光電変換装置に
おいては、ゲート電極１０２１とゲート配線１０２２と
を別々の導電層により形成しているため、ゲート電極を
十分に薄膜化することができ、これに伴い段差被覆性を
損なうことなしにゲート絶縁膜の薄膜化を達成すること
ができ、高信頼性及び高機能のＴＦＴが実現されると同
時に、ゲート配線を幅広化しなくとも厚膜化することで
低抵抗化することが可能となり、これにより高速駆動が
実現され動画速度の向上が可能になるとともに、信号線
とゲート配線とのクロス部の容量を低減でき感度向上も
可能となる。
おいては、ゲート電極１０２１とゲート配線１０２２と
を別々の導電層により形成しているため、ゲート電極を
十分に薄膜化することができ、これに伴い段差被覆性を
損なうことなしにゲート絶縁膜の薄膜化を達成すること
ができ、高信頼性及び高機能のＴＦＴが実現されると同
時に、ゲート配線を幅広化しなくとも厚膜化することで
低抵抗化することが可能となり、これにより高速駆動が
実現され動画速度の向上が可能になるとともに、信号線
とゲート配線とのクロス部の容量を低減でき感度向上も
可能となる。
【００３８】また、ゲート電極１０２１とゲート配線１
０２２とを別々の導電層で形成するので、それぞれの材
料を適宜選択することができ、たとえばゲート配線１０
２２として低抵抗材料を使用することが可能であり、こ
の点からも、駆動速度の向上が実現される。
０２２とを別々の導電層で形成するので、それぞれの材
料を適宜選択することができ、たとえばゲート配線１０
２２として低抵抗材料を使用することが可能であり、こ
の点からも、駆動速度の向上が実現される。
【００３９】（実施形態２）図５は本発明の光電変換装
置の第２の実施形態における１画素分の構成を示す模式
的断面図である。
置の第２の実施形態における１画素分の構成を示す模式
的断面図である。
【００４０】図６は本実施形態の光電変換装置の作成工
程を説明するための模式的断面図である。
程を説明するための模式的断面図である。
【００４１】本実施形態は、センサー部において非晶質
セレン（ａ−Ｓｅ）をＸ線感応層として用いたＸ線撮像
装置である。
セレン（ａ−Ｓｅ）をＸ線感応層として用いたＸ線撮像
装置である。
【００４２】図５において、１０１は絶縁基板、１０２
１は第１の導電層により形成されるゲート電極、１０２
３は第１の導電層により形成されるコンデンサ第１電極
であり、１０３，１０４，１０５はそれぞれゲート絶縁
膜、半導体層、オーミックコンタクト層である。１０３
１，１０３２はそれぞれ第１及び第２の層間絶縁膜であ
る。また、１０６は第２の導電層により形成されるスイ
ッチＴＦＴのソース・ドレイン電極及びコンデンサ第２
電極及び信号線である。１１２，１１３，１１４，１１
５はそれぞれセンサー部の下電極、Ｘ線感応ａ−Ｓｅ
層、誘電体層、上電極（センサー駆動配線）である。Ｘ
線は図中上方から入射し、バイアス電圧印加下のａ−Ｓ
ｅ層１１３で入射Ｘ線量に対応した量の電荷が発生し、
この電荷は第１電極１０２３及び第２電極１０６からな
るコンデンサに蓄積され、スイッチＴＦＴを介して読み
出される。
１は第１の導電層により形成されるゲート電極、１０２
３は第１の導電層により形成されるコンデンサ第１電極
であり、１０３，１０４，１０５はそれぞれゲート絶縁
膜、半導体層、オーミックコンタクト層である。１０３
１，１０３２はそれぞれ第１及び第２の層間絶縁膜であ
る。また、１０６は第２の導電層により形成されるスイ
ッチＴＦＴのソース・ドレイン電極及びコンデンサ第２
電極及び信号線である。１１２，１１３，１１４，１１
５はそれぞれセンサー部の下電極、Ｘ線感応ａ−Ｓｅ
層、誘電体層、上電極（センサー駆動配線）である。Ｘ
線は図中上方から入射し、バイアス電圧印加下のａ−Ｓ
ｅ層１１３で入射Ｘ線量に対応した量の電荷が発生し、
この電荷は第１電極１０２３及び第２電極１０６からな
るコンデンサに蓄積され、スイッチＴＦＴを介して読み
出される。
【００４３】まず、絶縁基板１０１上に、ＴＦＴゲート
電極及びコンデンサ第１電極のためのＣｒ膜たとえば３
００Åをスパッターにより成膜する。その上に、所望の
ＴＦＴゲート電極及びコンデンサ第１電極に対応する形
状のフォトマスクを形成し、これを用いてＣｒ膜をパタ
ーニングし、ゲート電極１０２１及びコンデンサ第１電
極１０２３を形成する［図６（ａ）］。
電極及びコンデンサ第１電極のためのＣｒ膜たとえば３
００Åをスパッターにより成膜する。その上に、所望の
ＴＦＴゲート電極及びコンデンサ第１電極に対応する形
状のフォトマスクを形成し、これを用いてＣｒ膜をパタ
ーニングし、ゲート電極１０２１及びコンデンサ第１電
極１０２３を形成する［図６（ａ）］。
【００４４】以下、上記実施形態１での工程３〜１２と
同様な工程を実行する。これにより、図６（ｂ）で示さ
れる形態が得られる。
同様な工程を実行する。これにより、図６（ｂ）で示さ
れる形態が得られる。
【００４５】次に、Ａｌをスパッターにより成膜し、得
られたＡｌ膜をパターニングすることでセンサー部の下
電極１１２を形成する。そして、ａ−ＳｅをＣＶＤによ
り成膜してセンサー部のＸ線感応層１１３を形成し、Ｓ
ｉＯ2 をスパッターにより成膜してセンサー部の誘電体
層１１４を形成する。そして、Ａｌをスパッターにより
成膜してセンサー上電極及びセンサー駆動配線１１５を
形成する。
られたＡｌ膜をパターニングすることでセンサー部の下
電極１１２を形成する。そして、ａ−ＳｅをＣＶＤによ
り成膜してセンサー部のＸ線感応層１１３を形成し、Ｓ
ｉＯ2 をスパッターにより成膜してセンサー部の誘電体
層１１４を形成する。そして、Ａｌをスパッターにより
成膜してセンサー上電極及びセンサー駆動配線１１５を
形成する。
【００４６】以上により、図５に示されている構造の光
電変換装置（Ｘ線撮像装置）が得られる。尚、必要に応
じてその上に不図示の保護膜を積層することができる。
図５に示されているように、センサー部の下電極１１２
はＴＦＴの上方にまで延びており、これによりＸ線感応
層１１３に印加される高電圧の影響がＴＦＴに及ぶのを
防止している。尚、下電極１１２は画素ごとに分離され
ている。
電変換装置（Ｘ線撮像装置）が得られる。尚、必要に応
じてその上に不図示の保護膜を積層することができる。
図５に示されているように、センサー部の下電極１１２
はＴＦＴの上方にまで延びており、これによりＸ線感応
層１１３に印加される高電圧の影響がＴＦＴに及ぶのを
防止している。尚、下電極１１２は画素ごとに分離され
ている。
【００４７】本実施形態においても、上記第１の実施形
態と同様な作用効果が奏される。
態と同様な作用効果が奏される。
【００４８】以上のように、本発明でいう光電変換装置
には、Ｘ線を検知して直接電気信号に変換するＸ線撮像
装置も含まれる。
には、Ｘ線を検知して直接電気信号に変換するＸ線撮像
装置も含まれる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ゲート電極とゲート配線とを別々の導電層により構成し
ているため、ゲート電極を十分に薄膜化することがで
き、これに伴い段差被覆性を損なうことなしにゲート絶
縁膜の薄膜化を達成することができ、高信頼性及び高機
能のＴＦＴが実現される。更に、ゲート配線を幅広化し
なくとも厚膜化することで低抵抗化することが可能とな
る。これにより、高速駆動が実現され動画速度の向上が
可能になるとともに、信号線とゲート配線とのクロス部
の容量を低減でき感度向上も可能となる。
ゲート電極とゲート配線とを別々の導電層により構成し
ているため、ゲート電極を十分に薄膜化することがで
き、これに伴い段差被覆性を損なうことなしにゲート絶
縁膜の薄膜化を達成することができ、高信頼性及び高機
能のＴＦＴが実現される。更に、ゲート配線を幅広化し
なくとも厚膜化することで低抵抗化することが可能とな
る。これにより、高速駆動が実現され動画速度の向上が
可能になるとともに、信号線とゲート配線とのクロス部
の容量を低減でき感度向上も可能となる。
【図１】本発明の光電変換装置の第１の実施形態におけ
る１画素分の構成を示す図である。
る１画素分の構成を示す図である。
【図２】本発明の光電変換装置の第１の実施形態の光電
変換装置の作成工程を説明するための模式的平面図であ
る。
変換装置の作成工程を説明するための模式的平面図であ
る。
【図３】本発明の光電変換装置の第１の実施形態の光電
変換装置の作成工程を説明するための模式的断面図であ
る。
変換装置の作成工程を説明するための模式的断面図であ
る。
【図４】本発明の光電変換装置の第１の実施形態の光電
変換装置の作成工程を説明するための模式的断面図であ
る。
変換装置の作成工程を説明するための模式的断面図であ
る。
【図５】本発明の光電変換装置の第２の実施形態におけ
る１画素分の構成を示す模式的断面図である。
る１画素分の構成を示す模式的断面図である。
【図６】本発明の光電変換装置の第２の実施形態の光電
変換装置の作成工程を説明するための模式的断面図であ
る。
変換装置の作成工程を説明するための模式的断面図であ
る。
【図７】従来の検出器で応用されている光電変換装置の
基本的な等価回路図である。
基本的な等価回路図である。
【図８】従来の光電変換装置の１画素分の模式的平面図
である。
である。
【図９】従来の光電変換装置の１画素分の模式的断面図
である。
である。
１１ ＰＩＮ型センサー部 １２ スイッチＴＦＴ部 １０１ 絶縁基板 １０２ ゲート電極及びゲート配線 １０３ ゲート絶縁膜 １０４ 半導体層 １０５ オーミックコンタクトｎ+ 層 １０６ ソース・ドレイン及びセンサー下電極及び信
号線 １０７ Ｐ型半導体層 １０８ 真性半導体層 １０９ Ｎ型半導体層 １１０ ＩＴＯ（透明電極） １１１ センサー駆動配線 １１２ センサー下電極 １１３ ａ−Ｓｅ層 １１４ 誘電体層 １１５ センサー上電極及びセンサー駆動配線 １２０ 入射光 １０２１ ゲート電極 １０２２ ゲート配線 １０３１ 層間絶縁膜 １０３２ 層間絶縁膜 Ａ１ アンプＩＣ Ｇ１ ゲートドライバ Ｄ１ フォトダイオード Ｔ１ ＴＦＴ Ｌ１ ゲート線 Ｌ２ 信号線 Ｌ３ センサー駆動線
号線 １０７ Ｐ型半導体層 １０８ 真性半導体層 １０９ Ｎ型半導体層 １１０ ＩＴＯ（透明電極） １１１ センサー駆動配線 １１２ センサー下電極 １１３ ａ−Ｓｅ層 １１４ 誘電体層 １１５ センサー上電極及びセンサー駆動配線 １２０ 入射光 １０２１ ゲート電極 １０２２ ゲート配線 １０３１ 層間絶縁膜 １０３２ 層間絶縁膜 Ａ１ アンプＩＣ Ｇ１ ゲートドライバ Ｄ１ フォトダイオード Ｔ１ ＴＦＴ Ｌ１ ゲート線 Ｌ２ 信号線 Ｌ３ センサー駆動線
Claims (5)
- 【請求項１】 光電変換素子とスイッチ薄膜トランジス
タとを含んでなる画素が複数配列されている光電変換装
置において、前記スイッチ薄膜トランジスタのゲート電
極は第１の導電層により形成されており、前記ゲート電
極に接続されたゲート配線は前記第１の導電層とは異な
る第２の導電層により形成されていることを特徴とする
光電変換装置。 - 【請求項２】 前記第１の導電層と前記第２の導電層と
は互いに異なる材料からなることを特徴とする、請求項
１に記載の光電変換装置。 - 【請求項３】 前記第１の導電層は前記第２の導電層よ
り薄いことを特徴とする、請求項１〜２のいずれかに記
載の光電変換装置。 - 【請求項４】 前記ゲート電極と前記ゲート配線とは、
これらの間に介在する絶縁膜に形成されたコンタクトホ
ールにおいて互いに接続されていることを特徴とする、
請求項１〜３のいずれかに記載の光電変換装置。 - 【請求項５】 前記光電変換素子に接続された駆動配線
を有しており、該駆動配線は前記第２の導電層とは異な
る第３の導電層により形成されており且つ前記ゲート配
線を横切るように延びており、且つ、前記スイッチ薄膜
トランジスタに接続された信号線を有しており、該信号
線は前記第２の導電層とは異なる第４の導電層により形
成されており且つ前記ゲート配線を横切るように延びて
いることを特徴とする、請求項１〜４のいずれかに記載
の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10281244A JP2000114534A (ja) | 1998-10-02 | 1998-10-02 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10281244A JP2000114534A (ja) | 1998-10-02 | 1998-10-02 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114534A true JP2000114534A (ja) | 2000-04-21 |
| JP2000114534A5 JP2000114534A5 (ja) | 2009-09-03 |
Family
ID=17636377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10281244A Pending JP2000114534A (ja) | 1998-10-02 | 1998-10-02 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02157729A (ja) * | 1988-12-09 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
| JPH0572561A (ja) * | 1991-09-17 | 1993-03-26 | Sharp Corp | アクテイブマトリクス基板 |
| JPH06151800A (ja) * | 1992-06-10 | 1994-05-31 | Nec Corp | 密着型イメージセンサ |
| JPH10117009A (ja) * | 1996-09-27 | 1998-05-06 | Xerox Corp | 回路の形成方法 |
| JPH10144900A (ja) * | 1996-11-07 | 1998-05-29 | Canon Inc | 光検出装置の製造方法 |
-
1998
- 1998-10-02 JP JP10281244A patent/JP2000114534A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02157729A (ja) * | 1988-12-09 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
| JPH0572561A (ja) * | 1991-09-17 | 1993-03-26 | Sharp Corp | アクテイブマトリクス基板 |
| JPH06151800A (ja) * | 1992-06-10 | 1994-05-31 | Nec Corp | 密着型イメージセンサ |
| JPH10117009A (ja) * | 1996-09-27 | 1998-05-06 | Xerox Corp | 回路の形成方法 |
| JPH10144900A (ja) * | 1996-11-07 | 1998-05-29 | Canon Inc | 光検出装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
| JP4710224B2 (ja) * | 2003-12-24 | 2011-06-29 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388139B2 (ja) | イメージ検出器 | |
| JP3916823B2 (ja) | アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ | |
| JP4323827B2 (ja) | 固体撮像装置及び放射線撮像装置 | |
| KR101389641B1 (ko) | 광센서 어레이 | |
| JP3607305B2 (ja) | 大領域能動マトリックス配列を製造する方法 | |
| US7498189B2 (en) | Method of producing a radiation detector with a polysilicon converting layer | |
| JPH06209097A (ja) | Ｘ線画像検出器 | |
| JP2002026300A (ja) | 電磁波検出器及び画像検出器 | |
| US20030038241A1 (en) | X-ray detector and method of fabricating the same | |
| US7804071B2 (en) | Image detection device | |
| JPH10511817A (ja) | 有機及び無機パシベーション層からなる画像センサ | |
| JP2004096079A (ja) | 光電変換装置、画像読取装置および光電変換装置の製造方法 | |
| US7233003B2 (en) | Radiation detector | |
| JP3588053B2 (ja) | 電磁波検出器 | |
| JP3436196B2 (ja) | ２次元アレイ型検出装置 | |
| JP2000156522A (ja) | 光電変換装置 | |
| US6600157B2 (en) | Semiconductor device, and radiation detection device and radiation detection system having same | |
| JP2004296654A (ja) | 放射線撮像装置 | |
| JPH11121783A (ja) | 光検出装置およびその製造方法 | |
| JP3581502B2 (ja) | 光検出装置の製造方法 | |
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| JP2002111008A (ja) | 薄膜トランジスタアレー | |
| EP0523784A1 (en) | An image detector and a method of manufacturing such an image detector | |
| JP2009272452A (ja) | 固体撮像装置 | |
| JP2001320039A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100531 |