KR101389641B1 - 광센서 어레이 - Google Patents

광센서 어레이 Download PDF

Info

Publication number
KR101389641B1
KR101389641B1 KR1020097005228A KR20097005228A KR101389641B1 KR 101389641 B1 KR101389641 B1 KR 101389641B1 KR 1020097005228 A KR1020097005228 A KR 1020097005228A KR 20097005228 A KR20097005228 A KR 20097005228A KR 101389641 B1 KR101389641 B1 KR 101389641B1
Authority
KR
South Korea
Prior art keywords
electrode
sensor array
terminal
layer
formed over
Prior art date
Application number
KR1020097005228A
Other languages
English (en)
Other versions
KR20090057385A (ko
Inventor
그레고리 엔 헤일러
티모시 존 트레드웰
마크 디 베드지크
로저 에스 케르
유리 비그라넨코
데니스 스트리아크레브
용택 홍
잭슨 씨 라이
아로키아 나탄
Original Assignee
케어스트림 헬스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케어스트림 헬스 인코포레이티드 filed Critical 케어스트림 헬스 인코포레이티드
Publication of KR20090057385A publication Critical patent/KR20090057385A/ko
Application granted granted Critical
Publication of KR101389641B1 publication Critical patent/KR101389641B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

광센서 어레이는 데이터 및 스캔 라인(124, 148), 기판(102)의 후면판(110)에 형성된 각 데이터 라인/스캔 라인 쌍의 회로를 포함한다. 제 1 전극 스캔 라인(148) 상에서 스위칭 소자(112)는 스캔 신호에 응답하여 제 1 단자(106)를 제 2 단자(108)에 접속시킨다. 전면판(120)은 수신된 자극의 측정치를 나타내고 전하 수집 전극(130)을 포함하는 감지 소자(122)를 구비한다. 후면판(110)과 전면판(120) 사이에 배치된 절연층(140)은 후면판(110)의 스위칭 소자(112)의 제 1 단자(106)를 전면판(120)의 감지 소자(122)의 전하 수집 전극(130)에 접속시키는 적어도 제 1 비아(136)를 포함한다. 제 2 비아(126)는 스위칭 소자(112)의 제 2 단자(108)와 데이터 라인(124) 사이를 접속시킨다.

Description

광센서 어레이{HIGH FILL-FACTOR SENSOR WITH REDUCED COUPLING}
본 발명은 일반적으로 디지털 방사선촬영 이미징에 관한 것으로, 보다 구체적으로는 향상된 필 팩터(fill factor) 및 데이터 전극들 간의 감소된 용량성 커플링 및 도전성 구조를 구비하는 이미징 어레이에 관한 것이다.
디지털 방사선촬영 이미징 패널은, 각 센서가 이미지 데이터의 단일 픽셀을 제공하도록 행×열 매트릭스로 배열된 개별적인 센서들의 어레이를 사용하는 발광 매체(scintillating medium)로부터 이미지 데이터를 획득한다.
이러한 디바이스에 있어서, 수소화된 비정질의 실리콘(a-Si:H)이 일반적으로 광다이오드 및 박막 트랜지스터(TFT) 스위치를 형성하는 데에 사용된다. 도 1a는 종래 기술의 s-Si:H 기반의 평판 이미저 내의 단일 이미징 픽셀(10)의 단면을 도시한다(실제 축적대로 도시되지는 않음). 각 이미징 픽셀(10)은 도 1b에 도시된 바와 같이 광다이오드(70) 및 TFT 스위치(71)를 구비한다.
도 1에 도시된 X선 컨버터 재료의 층(예로서, 발광성 인광 스크린(12))이 광다이오드-TFT 어레이에 연결된다. 광다이오드(70)는, 패시베이션 층(14), 인듐 주 석 산화물 층(16), p-도핑된 Si 층(18), 진성 a-Si:H 층(20), n-도핑된 Si 층(22), 금속층(24), 유전층(26) 및 유리 기판(28)을 포함한다. X선 광자 경로(30) 및 가시광선 광자 경로(32) 또한 도 1a에 도시되었다. 단일의 X선이 인광체에 의해 흡수되었을 때, 다수의 광자가 등방성으로 방출된다. 방출된 광 중 오직 일부분만이 광다이오드에 도달하여 검출된다.
도 1b는 평판 이미저(80)의 블록도를 도시한다. 평판 이미저(80)는 디지털 이미지 데이터를 원하는 속도로 스트리밍-아웃하기 위해, a-Si:H n-i-p 광다이오드(70) 및 TFT(71)의 매트릭스와, 게이트 라인(83)의 블록에 접속된 게이트 드라이버 칩(82) 및 데이터 라인(84)과 바이어스 라인(85)의 블록에 접속된 (도시되지 않은) 판독 칩을 포함하는 센서 어레이(81)로 구성되며, 전하 증폭기(86), 노이즈 감소를 돕기 위해 프로그램가능한 필터링을 사용하는 (도시되지 않은) 선택적인 이중 보정 샘플링 회로, 아날로그 멀티플렉서(87) 및 아날로그-디지털 컨버터(ADC)(88)를 구비한다. a-Si:H 기반의 간접 평판 이미저의 동작은 당업자에게 알려져 있으며, 따라서 본 명세서에서는 간략한 설명만이 주어졌다.
입사하는 X선 광자는 인광 스크린(12) 내에서 가시광선 광자로 변환되고, 이러한 가시광선 광자는 후속하여 a-Si:H n-i-p 광다이오드(70) 내에서 전자-홀 쌍으로 변환된다. 일반적으로, 광다이오드 양단에 전기장을 생성하고(그에 따라 공핍 영역을 생성하며) 전하 수집 효율을 개선하기 위해 역 바이어스 전압이 바이어스 라인(85)에 인가된다. 광다이오드의 픽셀 전하 용량은 바이어스 전압과 광다이오드 커패시턴스의 곱에 의해 결정된다. 이미지 신호는 광다이오드에 의해 집적되는 반면 관련된 TFT(71)는 비전도성("오프") 상태로 유지된다. 이것은 게이트 라인(83)을 음의 전압으로 유지시킴으로써 획득된다. 어레이는 TFT(71)의 행들을 TFT 게이트 제어 회로를 통해 전도성 상태로 순차적으로 스위칭함으로써 판독된다. 하나의 픽셀들의 행이 상응하는 게이트 라인(83)에 양의 전압을 인가함으로써 전도성("온") 상태로 스위칭되었을 때, 이들 픽셀로부터의 전하는 데이터 라인(84)을 따라 전달되어 외부 전하-민감성 증폭기(86)에 의해 집적된다. 그 다음 이 행은 다시 비전도성 상태로 스위칭되고, 프로세스는 전체 어레이가 판독될 때까지 각각의 행에 대해 반복된다. 외부 전하-민감성 증폭기(86)로부터의 신호 출력은 병렬-직렬 멀티플렉서(87)에 의해 아날로그-디지털 컨버터(ADC)(88)로 전달되어, 후속하여 디지털 이미지를 산출해낸다. 평판 이미저는 싱글-샷(single-shot)(방사선촬영) 및 연속적인(형광투시법) 이미지 획득법 모두가 가능하다.
센서 디바이스의 스케일 및 다른 전극들 및 전도성 구성요소에 대한 데이터 라인의 근접도로 인해, 용량성 커플링의 문제는 특히 디지털 방사선학 센서와 관련된다. 일부 정정 작용이 취해지지 않으면, 용량성 커플링은 신호 측정 및 데이터 정확도 모두에 대한 감지 어레이의 기능을 열화시킬 수 있다. 이러한 문제에 대응하는 다수의 제안된 솔루션들이 존재한다. 예를 들어, 미국 특허 제 5,770,871 호(Weisfield)는 전하 수집 전극과 데이터 라인 사이에 끼워진 절연성 커플링-방지 층의 사용을 기술한다. 유사하게, 미국 특허 제 6,858,868 호(Nagata 외 다수)는 데이터와 아날로그 신호 전극 사이에 제공된 중간층 절연성 필름을 기술한다. 미국 특허 제 6,124,606 호(den Boer 외 다수)는 기생 커패시턴스를 감소시키기 위해 낮은 유전 상수를 갖고 콜렉터 전극이 스위칭 디바이스와 오버랩되는 절연층의 사용을 기술한다. 미국 특허 제 6,734,414 호(Street)는 픽셀들의 열에 대한 판독 제어 신호 라인에 대한 특정한 라우팅 패턴을 통해 신호 커플링을 감소시키는 방법을 기술한다.
종래의 다양한 유형의 감지 디바이스에 있어서, 전형적으로 광다이오드 또는 PIN 다이오드인 광센서 디바이스 자신은 오직 표면 영역의 일부분만을 차지한다. 광센서 구성요소를 판독 디바이스로 스위칭하는 데에 사용되는 스위칭 디바이스는 각 픽셀의 영역 중에 상당한 부분을 차지한다. 그 결과, 센서 디바이스는 비교적 열악한 필-팩터로부터 문제를 갖게 되고 인광 스크린으로부터 방출되는 광의 오직 일부분만을 사용할 수 있다. 일례로서, 미국 특허 제 5,516,712 호(Wei 외 다수)는 사이드-바이-사이드(side-by-side) 광센서 및 스위칭 박막 트랜지스터(TFT) 소자를 갖는 픽셀을 기술한다. 보다 최근에, 자신의 스위칭 구성요소 위에 적층된 광센서를 사용하는 설계가 사용되어, 다소 향상된 방법의 효율을 제공한다. 예를 들어, 미국 특허 제 6,707,066 호(Morishita)는 스위칭 TFT 디바이스 위에 위치되어, 이미징 디바이스 내의 신틸레이션 재료에 보다 근접한 광다이오드를 구비하는 광검출 장치를 기술한다. 미국 특허 제 5,619,033 호(Weisfield)는 조명 경로와 관련하여 자신의 TFT 구성요소 위의 광다이오드를 갖는 적층된 구성을 기술한다.
조밀하게 적층된 광센서 및 TFT 구성요소를 사용하는 것은 감지 어레이의 효율적인 필 팩터를 증가시키는 장점을 갖는다. 그러나, 보다 조밀한 패키징은 데이터와 스위칭 전극 사이의 증가된 신호 커플링 및 존슨 노이즈 효과로 인한 증가된 열적 또는 "다크 상태(dark state)" 노이즈의 복잡화를 가져온다. 용량성 커플링 문제는 이미징 어레이가 도전성 스테인리스 스틸 기판 상에 형성될 때 보다 명확해진다. 스테인리스 스틸 및 유사한 금속은 우수한 가요성 및 비교적 우수한 내구성 및 가벼운 무게와 같은 특성을 갖는다. 스테인리스 스틸 기판의 사용은 방사선촬영 이미징을 위한 얇은 이미징 플레이트의 제조를 가능케 한다. 그러나, 용량성 커플링 효과는 스테인리스 스틸 기판 상에 형성된 플레이트의 전반적인 성능을 위태롭게할 수 있다.
열적 노이즈를 감소시키는 하나의 방법은 데이터 트레이스(trace)의 전도성을 증가시키고 그에 따라 저항을 감소시키는 것이다. 이것은 도전체 두께를 증가시키고 도전성 재료를 적절하게 선택함으로써 구현될 수 있다. 통상적으로 어레이 감지 전극에 대한 접속부를 제조하는 데에 사용되던 전도성 재료들은 이상적인 전도체가 아니며 반드시 어느 정도 한정된 재료들의 그룹으로부터 선택되어야 했다. 예로서, 전형적으로 크로뮴이 도핑된 실리콘 구성요소에 대한 접속부로서 사용되었다. 보다 우수한 전도체임에도 불구하고, 알루미늄은 실리콘 내부로 확산되고 고온에서 힐록- 및 위스커-형 결함을 형성하는 경향을 나타내어 이것이 다수의 반도체 설계에서의 대안으로서 부적절하게 하였다.
용량성 커플링 효과를 감소시키는 기술은 전도성 표면 사이의 분리 거리를 증가시키고 스위칭과 신호 전극 사이의 절연체의 유효 유전 상수를 감소시키는 것을 포함한다. 그러나, 현재의 제조 기술은 전형적으로 이러한 금속 전극 구조체를 전형적으로 오직 수백 나노미터의 두께를 갖는 얇은 a-SiN:H 유전체 분리층을 갖는 후면판 상에 형성하여, 일반적으로 보다 높은 커플링과 보다 높은 크로스토크 레벨을 갖게 한다. 이것은 또한 중간층 단락 제조 결함의 가능성을 증가시키는 결과를 가져올 수 있다.
따라서, 향상된 효율성을 위한 높은 필 팩터를 제공하고 동시에 어레이 디바이스 내의 제어 및 신호 라인 사이의 용량성 커플링 및 크로스토크를 감소시키는 장치가 요구된다.
본 발명의 목적은 데이터 라인과 스캔 라인 및 각각의 데이터 라인/스캔 라인 쌍마다 셀 회로를 포함하는 어레이 회로를 구비하는 광센서 어레이를 제공하는 것으로, 각 데이터 라인/스캔 라인 쌍의 셀 회로는,
a) 후면판으로서,
(ⅰ) 기판과,
(ⅱ) 기판 위에 배치된 제 1 전극 스캔 라인과,
(ⅲ) 제 1 단자를 제 2 단자에 전기적으로 접속시킴으로써 제 1 단자와 제 2 단자 사이에서 통과하는 제 1 전기 신호를 제공하여 스캔 라인으로부터의 스캔 신호에 응답하는 스위칭 소자를 포함하는 후면판과,
b) 전면판으로서,
(ⅰ) 자극을 수신하고 수신된 자극의 측정치를 나타내는 제 2 전기 신호를 제공하며 전하 수집 전극을 포함하는 감지 소자와,
(ⅱ) 상기 전기 신호를 판독하는 데이터 라인을 포함하는 전면판과,
c) 후면판과 전면판 사이에 배치되어 적어도 약 2 마이크론의 두께를 갖는 절연층으로서, 적어도,
(ⅰ) 후면판의 스위칭 소자의 제 1 단자와 전면판의 감지 소자의 전하 수집 전극 사이의 전기적 접속을 형성하는 제 1 비아와,
(ⅱ) 스위칭 소자의 제 2 단자와 데이터 라인 사이의 전기적 접속을 형성하는 제 2 비아를 포함하는 절연층을 포함한다.
본 발명의 장점은 높은 필 팩터와 감소된 열적 노이즈 및 용량성 커플링을 갖는 광센서 어레이를 제공한다는 것이다.
본 발명의 특징은 향상된 데이터의 분리, 게이트 스위칭 및 바이어스 전극을 제공하는 것이다. 본 발명의 구성은 도전성 기판을 사용하였을 때 뚜렷하게 감소된 커플링을 제공한다. 본 발명의 장치는 향상된 도전성에 대해 보다 낮은 저항을 갖는 데이터 라인의 사용을 가능케 하여, 감소된 열적 노이즈를 나타낸다. 전면 및 후면판과 게이트 유전층 사이의 두꺼운 절연체는 도전성 층들 간의 단락의 가능성의 최소화를 도울 뿐 아니라, 용량성 커플링과 크로스토크의 감소를 돕는다.
전술된 본 발명의 측면, 특징 및 장점과 그외의 측면, 특징 및 장점들이 첨부된 도면에 도시된 바와 같은 본 발명의 실시예에 대한 아래의 보다 구체적인 설명으로부터 명백해질 것이다.
도 1a는 평판 이미저 내의 이미징 픽셀을 도시한 단면도,
도 1b는 평판 이미저의 구성요소를 도시한 개략도,
도 2는 본 발명의 실시예에 따른 픽셀 감지 회로의 개략적인 단면도,
도 3은 일 실시예의 데이터 및 신호 전극의 대표적인 위치를 도시한 픽셀 감지 회로의 평면도,
도 4는 기생 용량성 커플링의 소스를 도시한 개략도,
도 5a는 픽셀의 TFT 스위칭 소자를 도시한 개략적인 단면도,
도 5b는 도 5a의 TFT 디바이스에 대해 레이어드된(layered) 구조를 도시한 평면도,
도 6a는 후속하는 제조 단계에서 절연성 분리 층을 갖는 TFT 형성을 도시하는 개략적인 단면도,
도 6b는 도 6a의 절연성 분리 층으로 에칭된 비아들의 위치를 도시하는 상면도,
도 7a는 후속하는 제조 단계에서 TFT 디바이스 위에 증착된 광다이오드를 도시하는 개략적인 단면도,
도 7b는 도 7a에 도시된 단계에 대한 광다이오드 레이아웃을 도시한 상면도,
도 8a는 후속하는 제조 단계에서의 비아 및 바이어스 라인 형성을 도시하는 개략적인 단면도,
도 8b는 도 8a의 완성된 픽셀 감지 회로를 도시한 평면도.
도면의 각 부분의 명칭
10: 픽셀 12 : 인광 스크린
14 : 패시베이션 층 16 : 인듐 주석 산화물 층
18 : Si 층 20 : a-Si:H 층
22 : Si 층 24 : 금속층
26 : 유전층 28 : 유리 기판
30 : X선 광자 경로 32 : 가시광선 광자 경로
70 : 광다이오드 71 : TFT 스위치
80 : 평판 이미저 81 : 센서 어레이
82 : 드라이버 칩 83 : 게이트 라인
84 : 데이터 라인 85 : 바이어스 라인
86 : 증폭기 87 : 멀티플렉서
88 : A-D 컨버터 100 : 픽셀 감지 회로
102 : 기판 104 : 층
106 : 단자 108 : 단자
110 : 후면판 112 : 스위칭 소자
114 : 게이트 전극 116 : 채널
120 : 전면판 122 : 광센서
124 : 데이터 전극 126 : 비아
128 : 바이어스 라인 130 : 바닥 전극
132 : 박막 반도체 구조 134 : 상단 전극
136 : 비아 140 : 절연층
142 : 층 144 : 도핑된 영역
146 : 도핑된 영역 148 : 게이트 라인
본 명세서가 본 발명의 청구 대상을 구체적으로 지시하고 명백하게 청구하는 청구항들을 포함하지만, 본 발명은 첨부된 도면을 참조하여 아래의 설명으로부터 보다 쉽게 이해될 수 있을 것이다.
아래의 설명은 특히 본 발명에 따른 장치의 일부를 형성하는 소자, 또는 보다 직접적으로 본 발명에 따른 장치와 결합하는 소자에 관한 것이다. 특별하게 도시되거나 기술되지 않은 소자는 당업자에게 잘 알려진 다양한 형태를 취할 수 있음을 이해할 것이다.
도 2를 참조하면, 본 발명의 실시예에 따른 픽셀 감지 회로(100)의 단면도가 도시되었다. 회로(100)가 형성되는 기판(102)은 유리, 플라스틱, 또는 무기 필름, 폴리이미드, 아크릴 레진, 벤조시클로부틴(BCB) 등 또는 예로서 BCB나 스핀-온(spin-on) 글라스같은 유전체로 코팅된 스테인리스스틸를 포함하는 일부 다른 금속일 수 있다. 전자적 구성요소 및 센서는 후면판(110) 또는 전면판(120)의 일부로서 제조된다. 절연층(140)은 후면판(110)을 전면판(120)으로부터 분리시킨다. 절연층(140)은, 예로서 벤조시클로부틴(BCB), 폴리이미드, 솔-겔, 아크릴, 또는 적 당히 낮은 유전율을 갖는 일부 다른 적절한 재료일 수 있다(예로서, SiO2, SiNx 및 SiON).
후면판(110)은 전형적으로 박막 트랜지스터(TFT) 또는 유사한 구성요소인 스위칭 소자(112)를 구비한다. 스캔 라인에 접속된 게이트 전극(114)은 스위칭 소자(112)를 인에이블시키고, 채널(116)을 통해 단자(106)와 단자(108) 사이의 차단된 전기 회로를 형성한다. 도핑된 영역(144, 146)은 도시된 바와 같이 채널(116) 위에 제공된다. 후면판(110)은 종래의 TFT 증착 및 에칭 기술을 사용하여 형성될 수 있고, 기판(102) 상에 스위칭 소자(112)의 어레이를 축적한다. 게이트 유전층(142)은 게이트 전극(114)을 절연시킨다.
전면판(120)은 전형적으로 a-Si:H PIN 다이오드 또는 투과성의(transparent) 전도성 재료로 제조된 상단 전극(134)과 전하 수집을 위한 바닥 전극(130)을 구비하는 다른 박막 반도체 구조(132)인 광센서(122)를 포함한다. 광센서(122)는 이것이 수신하는 적절한 파장의 복사 레벨에 따라 신호를 제공한다. 바이어스 라인(128)은 광센서(122)를 위한 전압 바이어스를 제공한다. 제 1 비아(126)는 전면판(120)의 표면 상의 데이터 전극(124)을 후면판(110) 상의 스위칭 소자(112) 상의 단자(106)과 접속시키도록 형성된다. 바닥 전극(130)의 일부는 광센서(122)를 후면판(110) 상의 단자(108)와 접속시키는 다른 비아(136)를 형성한다. 전면판(120)은 패시베이션 층(104)을 구비할 수 있다. 광학적 반사방지 재료가 사용될 수도 있다.
도 2의 구조가 기판(102)의 평면에 대해 스위칭 소자(112)의 상단 상의 광센서(122)의 적층을 가능케 하는 것을 볼 수 있다. 이것은 조밀한 구조를 제공할 뿐 아니라, 각 픽셀에 대한 필 팩터를 증가시키도록 돕는다. 실리콘 기판 및 구성요소를 사용하는 앞선 실시예들과는 달리, 본 발명의 장치는 예로서 크로뮴과 같이 통상적으로 사용되는 보다 낮은 전도성의 금속보다는, 알루미늄과 같이 보다 높은 도전성의 금속을 사용할 수 있다. 예로서, 비아(126)를 사용하는 것은 데이터 라인(124)이 알루미늄으로 형성되는 것을 가능케 한다. 금속 원자가 스위칭 소자(112)의 기본 재료로 이동하는 것으로 인한 구성요소 열화와 관련된 문제점이 최소화된다. 이는 데이터 전극이 실리콘과 접촉하는 종래의 설계에서는 문제일 수 있다. 게다가, 본 발명을 방법을 사용하면, 데이터 라인이 전형적으로 제조 프로세스의 말미에서 형성되어 후속하는 고온 단계가 존재하지 않는다. 이것은 전기 단락의 원인으로 알려진 알루미늄 층에서의 힐록(hillock-)의 형성 및 위스커-형(whisker-type) 결함과 같은 고온과 관련된 잠재적인 신뢰성 문제를 제거한다. 또한, 약 1 마이크론 이상의 두께의 두꺼운 알루미늄 층이 이러한 구성에서 사용될 수 있다. 이것은 데이터 라인의 전기 저항을 추가로 감소시킬 수 있고 그에 따라 데이터 라인 열적 노이즈를 감소시킨다.
도 3은 일 실시예에서의 대표적인 데이터 및 신호 전극의 위치를 나타내는 픽셀 감지 회로의 평면도이다. 바이어스 라인(128), 게이트 라인(148) 및 데이터 라인(124)의 근접은 전형적으로 기생 용량성 커플링 문제를 나타낸다. 전형적으로, 게이트 및 데이터 라인은 약 200 내지 300nm보다 크지 않은 실리콘 질화물에 의해 분리된다. 이것은 도 4에 도시된 바와 같은 원치 않는 용량성 커플링을 발생시킬 수 있다. 그러나, 도 2에 도시된 바와 같은 본 발명의 구성을 사용할 때, 게이트 라인(148)은 후면판(110) 상에 배치되어, 전면판(120) 상에 형성된 바이어스 라인(128) 및 데이터 라인(124)으로부터 분리시킨다. 전형적인 분리 거리는 적어도 약 2 마이크론보다 크고, 본 발명에서 보다 바람직하게는 3 마이크론보다 크며, 절연층(140) 내의 BCB와 같은 보다 낮은 유전 상수를 갖는 재료를 사용한다. 이것은 커플링을 감소시키고 제조 산출량의 본질적인 향상을 제공한다.
도 4의 단면도를 참조하면, 기생 커패시턴스의 보다 중요한 퍼텐셜 소스 중 일부가 도시되었다. 데이터 라인(124)과 광센서(122)의 바닥 전극(130) 사이에는 커패시턴스(C1)가 존재한다. 데이터 라인(124)과 광센서(122)의 어노드(134) 사이에는 다른 기생 커패시턴스(C2)가 존재한다. 특히, 주로 데이터 라인(124)과 기판(102) 사이에 배치된 절연층(140)의 폭으로 인해, 데이터 라인(124)과 기판(102) 사이의 기생 커패시턴스는, 만약 기판이 도전성이라면, 이 실시예에서 최소화될 것이다. 또한 데이터 라인(124)과 게이트 라인(148) 또는 바이어스 라인(128) 및 게이트 라인(148)의 "교차점"에서 기생 커패시턴스가 존재한다. 이러한 효과는 데이터 라인(124)과 바이어스 라인(128) 사이의 분리를 증가시키는 본 발명의 설계에 의해 완화된다. 추가로, 기판(102)이 도전성인 실시예에 있어서, 기생 커패시턴스의 다른 소스가 단자(106)와 기판(102) 사이에 존재한다.
도 5a 내지 8b는 픽셀 감지 회로(100)의 제조를 위한 다양한 단계들을 도시한다. 도 5a는 후면판(110)의 제조 단계에서의 TFT 형성을 도시하는 측면도이다. 도 5b는 도 5a 내의 TFT 디바이스에 대한 적층된 구조를 도시하는 상면도이다. 이러한 단계에서, 오직 게이트 라인(148)과 그것의 연장하는 게이트 전극(114)만이 후면판(110)의 구성요소로서 기판(102) 상에 형성됨을 인지해야 한다. 앞서 인지된 바와 같이, 다른 신호 라인들이 전면판(120)의 구성요소로서 형성되었다.
스위칭 소자(112)는 게이트 유전층(142)을 게이트 전극(114) 상에 증착한 다음, 채널(116) 및 도핑된 영역(144, 146)을 증착함으로써 TFT로서 형성된다. 금속 또는 다른 적절한 금속성 재료일 수 있는 전극(106, 108)은 후면판(110)의 제조에서 최종 단계로서 증착된다. 전자 디바이스 제조 분야의 업자들에 의해 이해될 수 있는 바와 같이, TFT 구조를 위한 다른 배열 및 다른 제조 시퀀스가 가능하다.
도 6a의 측면도 및 6b의 상면도는 절연층(140)의 제조를 도시한다. 절연층(140)을 형성하기 위해, 재료가 증착된 다음, 비아(136, 126)가 각각 후면판(110)과 전면판(120) 사이에서 전자 통신을 제공하도록 접속될 전극(106, 108)을 노출시키도록 에칭된다. 이와 달리, 광-아크릴 등과 같은 광민감성 유전체 재료가 유전층(140)으로서 사용될 수 있다. 이러한 경우, 비아(126, 136)가 광리소그래피와 유사한 프로세스를 사용하여 형성될 수 있다.
도 7a의 단면도 및 도 7b의 상면도는 전면판(120) 구성요소의 제조를 도시한다. 광센서(22)의 구성요소 층들이 광센서(122)의 전하 수집 전극으로서의 캐소드(130)와 함께 증착되어, 비아(136)를 통해 스위칭 소자(112)의 단자(108)에 대한 하나의 접속부를 형성한다. 비아(126)는 스위칭 소자(112)의 단자(106)에 대한 전기적인 접속을 형성하는 금속 또는 다른 전도성 재료를 사용하여 형성된다. 광센 서(122)가 광다이오드일 때, 이것은 캐소드(130) 위에 형성된 n+ 도핑된 층, n+ 도핑된 층 위에 형성된 비정질의 실리콘층 및 비정질의 실리콘층 위에 형성된 p+ 도핑된 층을 사용하여 제조될 수 있다. 그 다음 어노드(134)가 p+ 도핑된 층 위에 형성될 수 있다.
도 8a의 단면도 및 도 8b의 상면도는 이 실시예에서 픽셀 감지 회로(100)의 전면판(120) 제조의 최종 단계를 도시한다. 비아(126)는 픽셀 또는 센서 어레이의 동일한 열 내에서 복수의 픽셀 감지 회로(100)까지 연장하는 데이터 전극(124)에 결합한다. 데이터 전극(124)은 일 실시예에서 약 1 마이크론 또는 그 이상의 비교적 두꺼운 알루미늄 층일 수 있으며, 또는 0.5 마이크론과 같은 얇은 두께의 구리일 수 있다. 선택적으로, 데이터 전극(124)은 예로서 알루미늄 또는 구리층을 포함하는 금속 층들의 적층을 사용하여 형성될 수 있다. 바이어스 라인(128)은 광센서(122)의 어노드(134)에 바이어스 신호를 제공하도록 추가된다.
하나의 장점으로서, 본 발명의 방법은 100-200℃의 범위 내의 온도를 포함하는 저온에서의 센서 어레이(81)의 제조를 가능케 하여 제조를 단순화한다. 이것은 또한 사용될 내부 층 유전체의 다양성을 확장시켜, 표준 프로세스를 사용하여 평판 이미징 장치를 제조하는 것을 보다 쉽게 한다. 예를 들어, 내부 층 유전체로서 아크릴을 사용하는 것이 디스플레이 LCD 제조에서의 표준 실시예이지만, 온도로 인해 이미징 패널용으로 이러한 유형의 재료를 사용하는 것이 제한되어왔다.
본 발명은 바람직한 일부 실시예들을 참조하여 자세히 서술되었으나, 위에 서술된 그리고 첨부한 청구항에 기재된 바처럼 본 발명의 범주 내에서 당업자에 의 하여 본 발명의 범주를 벗어나지 않는 변경 및 수정이 이루어질 수 있다. 예를 들어, 도 2 등에서 PIN 다이오드로서 도시된 광센서(122)는 센서 구성요소 또는 금속 절연체 반도체(MIS) 광센서의 일부 다른 유형일 수도 있다. MIS 광센서는 전하 수집 전극 위에 형성된 게이트 유전체, 게이트 유전체 위에 형성된 비정질의 실리콘층, 비정질 실리콘층 위에 형성된 n+ 층 및 바이어스 전극을 구비할 수 있다.
따라서, 향상된 필 팩터, 감소된 데이터 라인 용량성 커플링 및 낮은 저항의 데이터 라인 금속화물을 갖는 이미징 어레이가 제공되고, 그에 따라 감소된 노이즈 및 향상된 신호대 노이즈 비율이 제공된다.

Claims (16)

  1. 복수의 픽셀 감지 회로를 포함하는 센서 어레이에 있어서,
    각각의 픽셀 감지 회로는,
    a) 후면판과,
    b) 전면판과,
    c) 상기 후면판과 상기 전면판을 분리시키는 절연층을 포함하되,
    상기 후면판은,
    (ⅰ) 기판과,
    (ⅱ) 제 1 전극, 제 1 단자 및 제 2 단자를 포함하는 스위칭 소자 - 상기 제 1 전극은 상기 기판 상에 배치된 스캔 라인에 연결되고, 상기 제 1 전극은 상기 스캔 라인으로부터의 스캔 신호에 응답하여 상기 제 1 단자를 상기 제 2 단자에 전기적으로 접속시켜 상기 제 1 단자와 상기 제 2 단자 사이에서 통과하는 제 1 전기 신호를 제공함 -
    를 포함하며,
    상기 전면판은,
    (ⅰ) 자극을 수신하고 상기 수신된 자극의 측정치를 나타내는 제 2 전기 신호를 제공하는 하나 이상의 감지 소자 - 각각의 감지 소자는 전하 수집 전극을 포함함 - 와,
    (ⅱ) 상기 제2 전기 신호를 판독하는 데이터 라인의 일부 - 상기 전면판의 데이터 라인은 복수의 픽셀 감지 회로에 공통임 -
    을 포함하며,
    상기 절연층은,
    (ⅰ) 제 1 비아 - 상기 후면판의 상기 스위칭 소자의 상기 제 1 단자와 상기 전면판의 상기 감지 소자의 상기 전하 수집 전극 사이의 전기적 접속이 상기 제 1 비아를 통해 형성됨 - 와,
    (ⅱ) 상기 후면판의 상기 스위칭 소자의 상기 제 2 단자와 상기 전면판의 상기 데이터 라인을 연결하기 위해 형성된 제 2 비아
    의 일부를 적어도 포함하는
    센서 어레이.
  2. 제 1 항에 있어서,
    상기 스위칭 소자는 박막 트랜지스터(TFT)이고,
    상기 박막 트랜지스터는,
    a) 상기 스캔 라인에 전기적으로 접속된 게이트 전극과,
    b) 상기 게이트 전극 위에 형성된 절연체와,
    c) 상기 절연체 위에 형성된 비정질 실리콘층과,
    d) 상기 비정질 실리콘층 위에 형성된 두 개 이상의 n+ 도핑된 영역과,
    e) 상기 제 1 단자 및 상기 제 2 단자를 형성하는 상기 n+ 도핑된 영역에 접촉하는 금속 전극을 포함하는
    센서 어레이.
  3. 제 1 항에 있어서,
    상기 감지 소자는 광다이오드이고,
    상기 광다이오드는,
    a) 상기 전하 수집 전극 위에 형성된 n+ 층과,
    b) 상기 n+ 층 위에 형성된 비정질 실리콘층과,
    c) 상기 비정질 실리콘층 위에 형성된 p+ 층과,
    d) 상기 p+ 층 위에 형성된 도전성 층을 포함하는
    센서 어레이.
  4. 제 1 항에 있어서,
    상기 감지 소자는 광다이오드이고,
    상기 광다이오드는,
    a) 바이어스 전극과,
    b) 상기 바이어스 전극 위에 형성된 p+ 층과,
    c) 상기 p+ 층 위에 형성된 비정질 실리콘층과,
    d) 상기 비정질 실리콘층 위에 형성된 n+ 층을 포함하되,
    e) 상기 전하 수집 전극은 상기 n+ 층 위에 형성되는
    센서 어레이.
  5. 제 1 항에 있어서,
    상기 감지 소자는 금속-절연체-반도체(MIS) 광센서이고,
    상기 금속-절연체-반도체(MIS) 광센서는,
    a) 상기 전하 수집 전극 위에 형성된 유전체와,
    b) 상기 유전체 위에 형성된 비정질 실리콘층과,
    c) 상기 비정질 실리콘층 위에 형성된 n+ 층과,
    d) 바이어스 전극을 포함하는
    센서 어레이.
  6. 제 1 항에 있어서,
    상기 감지 소자는 금속-절연체-반도체(MIS) 광센서이고,
    상기 금속-절연체-반도체(MIS) 광센서는,
    a) 바이어스 전극과,
    b) 상기 바이어스 전극 위에 형성된 게이트 유전체와,
    c) 상기 게이트 유전체 위에 형성된 비정질 실리콘층과,
    d) 상기 비정질 실리콘층 위에 형성된 n+ 층과,
    e) 전하 수집 전극을 포함하는
    센서 어레이.
  7. 제 1 항에 있어서,
    상기 절연층은 벤조-사이클로-부탄으로 이루어지는
    센서 어레이.
  8. 제 1 항에 있어서,
    상기 절연층은 폴리이미드로 이루어지는
    센서 어레이.
  9. 제 1 항에 있어서,
    상기 절연층의 두께는 적어도 2 마이크론인
    센서 어레이.
  10. 제 1 항에 있어서,
    상기 데이터 라인은 적어도 0.5 마이크론 두께의 알루미늄으로 이루어지는
    센서 어레이.
  11. 제 1 항에 있어서,
    상기 데이터 라인은 적층된 금속 층들로 이루어지며, 상기 적층된 금속 층들 중 적어도 하나는 적어도 0.5 마이크론의 두께를 갖는 알루미늄인
    센서 어레이.
  12. 제 1 항에 있어서,
    상기 데이터 라인은 0.5 마이크론 두께의 구리로 이루어지는
    센서 어레이.
  13. 제 1 항에 있어서,
    상기 데이터 라인은 적층된 금속 층들로 이루어지며, 상기 적층된 금속 층들 중 적어도 하나는 적어도 0.5 마이크론의 두께를 갖는 구리인
    센서 어레이.
  14. 삭제
  15. 삭제
  16. 제 1 항에 있어서,
    상기 절연층은 아크릴인
    센서 어레이.
KR1020097005228A 2006-09-14 2007-09-10 광센서 어레이 KR101389641B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/531,707 2006-09-14
US11/531,707 US7615731B2 (en) 2006-09-14 2006-09-14 High fill-factor sensor with reduced coupling
PCT/US2007/019640 WO2008033294A2 (en) 2006-09-14 2007-09-10 High fill-factor sensor with reduced coupling

Publications (2)

Publication Number Publication Date
KR20090057385A KR20090057385A (ko) 2009-06-05
KR101389641B1 true KR101389641B1 (ko) 2014-04-29

Family

ID=39144410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005228A KR101389641B1 (ko) 2006-09-14 2007-09-10 광센서 어레이

Country Status (7)

Country Link
US (1) US7615731B2 (ko)
EP (1) EP2070121B1 (ko)
KR (1) KR101389641B1 (ko)
CN (1) CN101529593B (ko)
HK (1) HK1133325A1 (ko)
TW (1) TWI459545B (ko)
WO (1) WO2008033294A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI324832B (en) * 2007-10-23 2010-05-11 Au Optronics Corp Photo sensor and fabrication method thereof
JP5253799B2 (ja) * 2007-12-17 2013-07-31 三菱電機株式会社 フォトセンサー、及びフォトセンサーの製造方法
JP2009252835A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
JP5185019B2 (ja) * 2008-08-25 2013-04-17 パナソニック株式会社 半導体装置及びそれを用いた電子機器
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp X射線感測器及其製作方法
US8129810B2 (en) 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位x光探測面板及其製作方法
US7902512B1 (en) * 2009-12-04 2011-03-08 Carestream Health, Inc. Coplanar high fill factor pixel architecture
KR101736321B1 (ko) 2010-12-22 2017-05-17 삼성디스플레이 주식회사 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 엑스레이 검출기
KR20120075971A (ko) * 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 적층형 포토다이오드 및 그 제조방법
JP2012157690A (ja) * 2011-01-14 2012-08-23 Fujifilm Corp 放射線画像撮影装置および放射線画像検出器
CN102790063B (zh) * 2012-07-26 2017-10-17 北京京东方光电科技有限公司 一种传感器及其制造方法
CN102790069B (zh) * 2012-07-26 2014-09-10 北京京东方光电科技有限公司 一种传感器及其制造方法
EP2909613B1 (en) 2012-10-17 2020-09-02 Bio-rad Laboratories, Inc. Image capture for large analyte arrays
TWI496277B (zh) * 2012-12-03 2015-08-11 Innocom Tech Shenzhen Co Ltd X光偵測裝置
CN103887316B (zh) * 2012-12-21 2017-04-12 上海天马微电子有限公司 一种图像传感器
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
CN103681717B (zh) * 2013-09-24 2017-04-26 徐廷贵 α‑IGZO薄膜传感阵列的影像传感器及其制备方法
US10468450B2 (en) * 2014-04-04 2019-11-05 Dose Smart Imaging Apparatus for radiation detection in a radiography imaging system
CN105093256B (zh) * 2015-06-29 2017-12-01 京东方科技集团股份有限公司 一种射线检测基板及其制造方法和射线探测器
CA2992575C (en) 2015-07-14 2019-12-03 Dose Smart Imaging Apparatus for radiation detection in a digital imaging system
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
US9698193B1 (en) 2016-09-15 2017-07-04 Ka Imaging Inc. Multi-sensor pixel architecture for use in a digital imaging system
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
US10797110B2 (en) * 2017-07-10 2020-10-06 General Electric Company Organic photodiode pixel for image detectors
KR102630173B1 (ko) * 2017-12-27 2024-01-26 엘지디스플레이 주식회사 엑스레이검출장치
KR102582641B1 (ko) 2018-11-30 2023-09-26 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
JP7181462B2 (ja) * 2019-01-17 2022-12-01 日本電信電話株式会社 光検出器
JP2022518352A (ja) * 2019-02-05 2022-03-15 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニー ハイブリッドtftベースのマイクロディスプレイプロジェクタに関するプロセスフロー
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
KR20200121400A (ko) 2019-04-15 2020-10-26 삼성디스플레이 주식회사 전자 장치
KR20210070459A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619033A (en) * 1995-06-07 1997-04-08 Xerox Corporation Layered solid state photodiode sensor array
US20020180902A1 (en) * 2001-06-05 2002-12-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and detector

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033342B2 (ja) * 1979-06-04 1985-08-02 株式会社日立製作所 固体撮像装置
JPS5670673A (en) * 1979-11-14 1981-06-12 Hitachi Ltd Photoelectric converter
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5399884A (en) * 1993-11-10 1995-03-21 General Electric Company Radiation imager with single passivation dielectric for transistor and diode
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
US6124606A (en) * 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
US5693567A (en) * 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
US5770871A (en) * 1996-06-20 1998-06-23 Xerox Corporation Sensor array with anticoupling layer between data lines and charge collection electrodes
US5831258A (en) * 1996-08-20 1998-11-03 Xerox Corporation Pixel circuit with integrated amplifer
US6137151A (en) * 1996-11-19 2000-10-24 Xerox Corporation Amorphous silicon sensor array with reduced number of address lines
US5789737A (en) * 1997-01-22 1998-08-04 Xerox Corporation High dynamic range segmented pixel sensor array
JPH11121783A (ja) * 1997-10-09 1999-04-30 Canon Inc 光検出装置およびその製造方法
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6060714A (en) * 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
US6005238A (en) * 1998-04-28 1999-12-21 Xerox Corporation Hybrid sensor pixel architecture with linearization circuit
JP3847494B2 (ja) * 1998-12-14 2006-11-22 シャープ株式会社 二次元画像検出器の製造方法
KR100310179B1 (ko) * 1999-04-01 2001-10-29 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
US6593557B1 (en) * 1999-10-28 2003-07-15 Xerox Corporation Reduction of line noise appearance in large area image sensors
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6300648B1 (en) * 1999-12-28 2001-10-09 Xerox Corporation Continuous amorphous silicon layer sensors using sealed metal back contact
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
JP3581073B2 (ja) * 2000-03-07 2004-10-27 シャープ株式会社 イメージセンサおよびその製造方法
JP2002148342A (ja) * 2000-11-07 2002-05-22 Canon Inc 放射線撮像装置
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4376522B2 (ja) * 2003-01-24 2009-12-02 シャープ株式会社 電磁波検出器
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6852566B2 (en) * 2003-03-12 2005-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned rear electrode for diode array element
US20050133879A1 (en) * 2003-04-07 2005-06-23 Takumi Yamaguti Solid-state imaging device, signal processing device, camera, and spectral device
KR101039024B1 (ko) * 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7208810B2 (en) * 2004-07-01 2007-04-24 Varian Medical Technologies, Inc. Integrated MIS photosensitive device using continuous films
US7193664B2 (en) * 2004-10-08 2007-03-20 Chunghwa Picture Tubes, Ltd. Pixel structure and method of repairing the same
KR101208724B1 (ko) * 2005-01-03 2012-12-06 삼성디스플레이 주식회사 어레이 기판 및 이를 구비한 표시 패널
JP5159065B2 (ja) 2005-08-31 2013-03-06 キヤノン株式会社 放射線検出装置、放射線撮像装置および放射線撮像システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619033A (en) * 1995-06-07 1997-04-08 Xerox Corporation Layered solid state photodiode sensor array
US20020180902A1 (en) * 2001-06-05 2002-12-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and detector

Also Published As

Publication number Publication date
HK1133325A1 (en) 2010-03-19
US7615731B2 (en) 2009-11-10
EP2070121B1 (en) 2013-12-11
TW200832689A (en) 2008-08-01
WO2008033294A2 (en) 2008-03-20
KR20090057385A (ko) 2009-06-05
US20080067324A1 (en) 2008-03-20
WO2008033294A3 (en) 2008-05-22
CN101529593B (zh) 2012-05-16
TWI459545B (zh) 2014-11-01
EP2070121A2 (en) 2009-06-17
CN101529593A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
KR101389641B1 (ko) 광센서 어레이
US7902512B1 (en) Coplanar high fill factor pixel architecture
US8791419B2 (en) High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
US7948017B2 (en) Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US6259085B1 (en) Fully depleted back illuminated CCD
KR100764977B1 (ko) 고체촬상장치 및 방사선촬상장치
KR101511388B1 (ko) 광 감지 어레이 및 그 작동 방법
US7208810B2 (en) Integrated MIS photosensitive device using continuous films
US6034725A (en) Semiconductor image sensor with an insulating barrier layer
US7804071B2 (en) Image detection device
WO2009133791A1 (en) Photosensitive structure and apparatus including such a structure
US4907054A (en) Matrix of photosensitive elements combining a phototransistor with a storage capacitor
US9293506B2 (en) Detection apparatus, detection system, and method for manufacturing detection apparatus
JPH05167056A (ja) 積層型固体撮像装置
KR102517726B1 (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
EP0523784A1 (en) An image detector and a method of manufacturing such an image detector
US7265327B1 (en) Photodetecting sensor array
JP2002111008A (ja) 薄膜トランジスタアレー
US6617561B1 (en) Low noise and high yield data line structure for imager
JP2000208750A (ja) 光電変換装置とその製造方法
JP2000114534A (ja) 光電変換装置
JP2003273340A (ja) 放射線検出装置
KR20190062790A (ko) 백사이드 신틸레이터가 적용된 디지털 엑스레이 검출기용 기판, 디지털 엑스레이 검출기 및 이의 제조 방법
JPH01192166A (ja) 受光素子
Holland Fully depleted back illuminated CCD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6