JPH10144900A - 光検出装置の製造方法 - Google Patents
光検出装置の製造方法Info
- Publication number
- JPH10144900A JPH10144900A JP8294949A JP29494996A JPH10144900A JP H10144900 A JPH10144900 A JP H10144900A JP 8294949 A JP8294949 A JP 8294949A JP 29494996 A JP29494996 A JP 29494996A JP H10144900 A JPH10144900 A JP H10144900A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- mask
- semiconductor layer
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000002513 implantation Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 30
- 238000000206 photolithography Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
(57)【要約】
【課題】 光電変換素子とＴＦＴとを同一基板上に有す
る光検出装置において、同一プロセスで、アライメント
ずれがなく、特性が安定する製造方法を得る。 【解決手段】 絶縁基板上に、第１の電極層、絶縁層、
光電変換半導体層、該半導体層へのキャリア注入阻止
層、第２の電極層とから構成されるＭＩＳ型光電変換素
子と、第１の電極層、絶縁層、半導体層、該半導体層へ
のオーミックコンタクト層、第２の電極層とから構成さ
れるＴＦＴと、を有し、前記ＴＦＴのソース・ドレイン
電極２７の形成と、チャネル部の少なくともオーミック
コンタクト層２６の除去とを、同一のマスクで行なう工
程（ｄ）と、他のマスクにより上記光電変換素子の上部
電極２８を形成する工程（ｅ）と、を有することを特徴
とする光検出装置の製造方法。
る光検出装置において、同一プロセスで、アライメント
ずれがなく、特性が安定する製造方法を得る。 【解決手段】 絶縁基板上に、第１の電極層、絶縁層、
光電変換半導体層、該半導体層へのキャリア注入阻止
層、第２の電極層とから構成されるＭＩＳ型光電変換素
子と、第１の電極層、絶縁層、半導体層、該半導体層へ
のオーミックコンタクト層、第２の電極層とから構成さ
れるＴＦＴと、を有し、前記ＴＦＴのソース・ドレイン
電極２７の形成と、チャネル部の少なくともオーミック
コンタクト層２６の除去とを、同一のマスクで行なう工
程（ｄ）と、他のマスクにより上記光電変換素子の上部
電極２８を形成する工程（ｅ）と、を有することを特徴
とする光検出装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換素子と薄
膜トランジスタを同一基板上に形成する光検出装置の製
造方法に関し、特に、ファクシミリ、デジタル複写機、
スキャナーなどに利用される１次元及び２次元の画像読
取装置、更には、Ｘ線やγ線などの放射線を蛍光板によ
り可視光等に変換し、この変換光を読み取る光検出装置
の製造方法に関する。
膜トランジスタを同一基板上に形成する光検出装置の製
造方法に関し、特に、ファクシミリ、デジタル複写機、
スキャナーなどに利用される１次元及び２次元の画像読
取装置、更には、Ｘ線やγ線などの放射線を蛍光板によ
り可視光等に変換し、この変換光を読み取る光検出装置
の製造方法に関する。
【０００２】
【従来の技術】従来、ファクシミリ、デジタル複写機、
或いは、放射線検出装置などの読み取り系としては縮小
光学系とＣＣＤ型センサーを用いた読み取り系が用いら
れている。しかしながら、近年、非晶質シリコン（以
下、ａ−Ｓｉ膜と略記）に代表される光電変換半導体材
料の開発により、光電変換素子を大面積基板に形成し、
情報源と等倍の光学系で読み取る密着型センサーの開発
が進み実用化されつつある。
或いは、放射線検出装置などの読み取り系としては縮小
光学系とＣＣＤ型センサーを用いた読み取り系が用いら
れている。しかしながら、近年、非晶質シリコン（以
下、ａ−Ｓｉ膜と略記）に代表される光電変換半導体材
料の開発により、光電変換素子を大面積基板に形成し、
情報源と等倍の光学系で読み取る密着型センサーの開発
が進み実用化されつつある。
【０００３】特に、ａ−Ｓｉ膜は光電変換材料としてで
なく、スイッチＴＦＴの半導体材料としても用いること
が出来るので光電変換素子の半導体層とスイッチＴＦＴ
の半導体層とを同時に形成できる利点がある。
なく、スイッチＴＦＴの半導体材料としても用いること
が出来るので光電変換素子の半導体層とスイッチＴＦＴ
の半導体層とを同時に形成できる利点がある。
【０００４】従来のａ−Ｓｉ膜を用いた光センサーの代
表的な例として、ＰＩＮ型光センサーの模式的断面図を
図７に示す。図７において、１０１はガラス基板、１０
２は下部電極、１０３はｐ型半導体層（以下ｐ層と略
記）、１０４は真性半導体層（以下ｉ層と略記）、１０
５はｎ型半導体層（以下ｎ層と略記）、１０６は透明電
極である。
表的な例として、ＰＩＮ型光センサーの模式的断面図を
図７に示す。図７において、１０１はガラス基板、１０
２は下部電極、１０３はｐ型半導体層（以下ｐ層と略
記）、１０４は真性半導体層（以下ｉ層と略記）、１０
５はｎ型半導体層（以下ｎ層と略記）、１０６は透明電
極である。
【０００５】次に、本光センサーの概略回路図を図８に
示す。図８において、１１０はＰＩＮ型光センサー、１
１１は電源、１１２は電流アンプなどの検出器を示して
いる。光センサー１１０において、Ｃで示された方向は
図８の透明電極１０６側であり、Ａで示された方向は下
部電極１０２側である。電源１１１はＡ側に対してＣ側
に正の電圧が加わる様に設定されている。
示す。図８において、１１０はＰＩＮ型光センサー、１
１１は電源、１１２は電流アンプなどの検出器を示して
いる。光センサー１１０において、Ｃで示された方向は
図８の透明電極１０６側であり、Ａで示された方向は下
部電極１０２側である。電源１１１はＡ側に対してＣ側
に正の電圧が加わる様に設定されている。
【０００６】以下に、本ＰＩＮ型光センサーの基本動作
を図７及び図８を用いて概説する。
を図７及び図８を用いて概説する。
【０００７】図７に示される様に、矢印で示された方向
から光が入射すると、ｉ層１０４において、入射光は光
電変換され、電子とホールを生成する。ｉ層１０４には
電源１１１により電界が印加されているため、電子はＣ
側、即ち、ｎ層１０５を通過して透明電極１０６に移動
し、ホールはＡ側、即ち、下部電極１０２に移動する。
つまり、光センサー１１０に光電流が流れたことにな
る。
から光が入射すると、ｉ層１０４において、入射光は光
電変換され、電子とホールを生成する。ｉ層１０４には
電源１１１により電界が印加されているため、電子はＣ
側、即ち、ｎ層１０５を通過して透明電極１０６に移動
し、ホールはＡ側、即ち、下部電極１０２に移動する。
つまり、光センサー１１０に光電流が流れたことにな
る。
【０００８】また、光入射がない場合は、ｉ層１０４で
は、電子もホールも発生せず、また、透明電極１０６内
のホールはｎ層１０５がホールの注入阻止層として働
き、下部電極１０２内の電子はｐ層１０３が電子の阻止
層として機能する。その結果、電子・ホール共に移動で
きず電流は流れない。この様に、光入射の有無で回路を
流れる電流が変化する。これを図８の検出器１１２で検
出すれば光センサーとして動作する。
は、電子もホールも発生せず、また、透明電極１０６内
のホールはｎ層１０５がホールの注入阻止層として働
き、下部電極１０２内の電子はｐ層１０３が電子の阻止
層として機能する。その結果、電子・ホール共に移動で
きず電流は流れない。この様に、光入射の有無で回路を
流れる電流が変化する。これを図８の検出器１１２で検
出すれば光センサーとして動作する。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のＰＩＮ型光センサーでは高Ｓ／Ｎ比、低コストの光
検出装置を実現するのは困難である。以下、その理由に
ついて説明する。
来のＰＩＮ型光センサーでは高Ｓ／Ｎ比、低コストの光
検出装置を実現するのは困難である。以下、その理由に
ついて説明する。
【００１０】第１の理由は、ＰＩＮ型光センサーでは、
ｐ層及びｎ層の注入阻止層が必要なところにある。
ｐ層及びｎ層の注入阻止層が必要なところにある。
【００１１】図７のＰＩＮ型光センサーでは、注入阻止
層であるｎ層１０５は電子を透明電極１０６に導くと同
時にホールがｉ層１０４に注入するのを阻止する特性が
必要である。どちらかの特性を逸すれば光電流が低下し
たり、光入射が無い場合の電流（以下暗電流と記す）が
発生、増加することになりＳ／Ｎ比の低下の原因にな
る。
層であるｎ層１０５は電子を透明電極１０６に導くと同
時にホールがｉ層１０４に注入するのを阻止する特性が
必要である。どちらかの特性を逸すれば光電流が低下し
たり、光入射が無い場合の電流（以下暗電流と記す）が
発生、増加することになりＳ／Ｎ比の低下の原因にな
る。
【００１２】通常、この特性を向上させるため、ｉ層１
０４やｎ層１０５の膜質、即ち、成膜条件や、特に、作
成後の熱処理条件などの諸条件の最適化を図る必要があ
る。
０４やｎ層１０５の膜質、即ち、成膜条件や、特に、作
成後の熱処理条件などの諸条件の最適化を図る必要があ
る。
【００１３】一方、ｐ層１０３においても、電子、ホー
ルは逆ではあるが、ホールを下部電極１０２に導くと同
時に、電子がｉ層１０４に注入するのを阻止する特性が
必要であり、ｎ層１０５と同様にｉ層１０４やｐ層１０
３の各条件の最適化が必要である。言い換えれば、一般
には、ｎ層の最適化とｐ層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは不可能である。
ルは逆ではあるが、ホールを下部電極１０２に導くと同
時に、電子がｉ層１０４に注入するのを阻止する特性が
必要であり、ｎ層１０５と同様にｉ層１０４やｐ層１０
３の各条件の最適化が必要である。言い換えれば、一般
には、ｎ層の最適化とｐ層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは不可能である。
【００１４】つまり、同一光センサー内にｐ層及びｎ層
の注入阻止層が必要なことは高Ｓ／Ｎ比の光センサーの
形成を困難にする、と言い換えられる。
の注入阻止層が必要なことは高Ｓ／Ｎ比の光センサーの
形成を困難にする、と言い換えられる。
【００１５】第２の理由を図９を用いて説明する。図９
はスイッチＴＦＴの模式的断面図である。このＴＦＴは
光検出装置を形成する上で制御部の一部として利用され
る。図中、１０１はガラス基板、１０２は下部電極、１
０７は絶縁膜、１０４はｉ層、１０５はｎ層、１６０は
上部電極である。
はスイッチＴＦＴの模式的断面図である。このＴＦＴは
光検出装置を形成する上で制御部の一部として利用され
る。図中、１０１はガラス基板、１０２は下部電極、１
０７は絶縁膜、１０４はｉ層、１０５はｎ層、１６０は
上部電極である。
【００１６】次に、作成法を順を追って説明する。本ス
イッチＴＦＴは、ガラス基板１０１上にゲート電極Ｇと
して機能する下部電極１０２、ゲート絶縁膜１０７、ｉ
層１０４、ｎ層１０５、ソース・ドレイン電極（以下Ｓ
・Ｄと略記）として機能する上部電極１６０を順次成膜
し、上部電極１６０をエッチングしてソース・ドレイン
電極を形成し、その後、ｎ層１０５を除去してチャネル
部１７０を構成したものである。スイッチＴＦＴの特性
は、ゲート絶縁膜１０７とｉ層１０４の界面状態に敏感
であるため、通常、作製法上は真空を破らず連続成膜す
るのが常識である。
イッチＴＦＴは、ガラス基板１０１上にゲート電極Ｇと
して機能する下部電極１０２、ゲート絶縁膜１０７、ｉ
層１０４、ｎ層１０５、ソース・ドレイン電極（以下Ｓ
・Ｄと略記）として機能する上部電極１６０を順次成膜
し、上部電極１６０をエッチングしてソース・ドレイン
電極を形成し、その後、ｎ層１０５を除去してチャネル
部１７０を構成したものである。スイッチＴＦＴの特性
は、ゲート絶縁膜１０７とｉ層１０４の界面状態に敏感
であるため、通常、作製法上は真空を破らず連続成膜す
るのが常識である。
【００１７】ここで、従来のＰＩＮ型光センサーをこの
スイッチＴＦＴと同一基板に作成する場合、この層構成
がコストアップや特性の低下を引き起こす。この理由
は、図７に示した従来の光センサーの構成が、基板側か
ら、電極、ｐ層、ｉ層、ｎ層、電極という構成に対し
て、図９に示したように、スイッチＴＦＴは、基板側か
ら、電極、絶縁層、ｉ層、ｎ層、電極という構成であ
り、両者の層構成が異なるからである。つまり、これは
同一プロセスで光センサー、スイッチＴＦＴを同時に作
成できないことを示している。即ち、必要な領域に必要
な層を形成するため、成膜・フォトリソ工程などが繰り
返される複雑なプロセスとなるため、歩留りの低下、コ
ストアップと言った問題を生じる結果になる。
スイッチＴＦＴと同一基板に作成する場合、この層構成
がコストアップや特性の低下を引き起こす。この理由
は、図７に示した従来の光センサーの構成が、基板側か
ら、電極、ｐ層、ｉ層、ｎ層、電極という構成に対し
て、図９に示したように、スイッチＴＦＴは、基板側か
ら、電極、絶縁層、ｉ層、ｎ層、電極という構成であ
り、両者の層構成が異なるからである。つまり、これは
同一プロセスで光センサー、スイッチＴＦＴを同時に作
成できないことを示している。即ち、必要な領域に必要
な層を形成するため、成膜・フォトリソ工程などが繰り
返される複雑なプロセスとなるため、歩留りの低下、コ
ストアップと言った問題を生じる結果になる。
【００１８】例えば、製造プロセスを簡略化するため
に、ＰＩＮ型光センサーとスイッチＴＦＴのｉ層、ｎ層
を共通化する場合、少なくとも、ゲート絶縁層及びｐ層
を連続して成膜し、スイッチＴＦＴ部のｐ層を除去し、
その後、ｉ層、ｎ層を連続成膜することが可能である。
しかし、スイッチＴＦＴの重要なゲート絶縁膜とｉ層の
界面、また、ＰＩＮ型光センサーのｐ層とｉ層の界面
が、そのために汚染され、特性の劣化やＳ／Ｎ比の低下
を引き起こす結果となる。
に、ＰＩＮ型光センサーとスイッチＴＦＴのｉ層、ｎ層
を共通化する場合、少なくとも、ゲート絶縁層及びｐ層
を連続して成膜し、スイッチＴＦＴ部のｐ層を除去し、
その後、ｉ層、ｎ層を連続成膜することが可能である。
しかし、スイッチＴＦＴの重要なゲート絶縁膜とｉ層の
界面、また、ＰＩＮ型光センサーのｐ層とｉ層の界面
が、そのために汚染され、特性の劣化やＳ／Ｎ比の低下
を引き起こす結果となる。
【００１９】また、ＰＩＮ型光センサーより生成された
電荷や電流の積分値を得るのに必要となる容量素子（以
下コンデンサーと記す）を従来の光センサーと同一の構
成でリークの少ない良好な特性のものを作成するのは困
難である。コンデンサーは２枚の電極間に電荷を蓄積す
るため電極間の中間層には必ず電子とホールの移動を阻
止する層が必要であるのに対し、従来のＰＩＮ型光セン
サーの層構成では、電極間に半導体層のみ利用している
ため、リークの少ない良好なコンデンサーを作製できな
い欠点がある。
電荷や電流の積分値を得るのに必要となる容量素子（以
下コンデンサーと記す）を従来の光センサーと同一の構
成でリークの少ない良好な特性のものを作成するのは困
難である。コンデンサーは２枚の電極間に電荷を蓄積す
るため電極間の中間層には必ず電子とホールの移動を阻
止する層が必要であるのに対し、従来のＰＩＮ型光セン
サーの層構成では、電極間に半導体層のみ利用している
ため、リークの少ない良好なコンデンサーを作製できな
い欠点がある。
【００２０】この様に、光検出装置を構成する上で重要
な素子であるスイッチＴＦＴやコンデンサーを製造する
上で、プロセス的に、又は、特性的に整合性がとれない
ことは、必然的に工程が複雑となり、歩留まりの低下と
なる。
な素子であるスイッチＴＦＴやコンデンサーを製造する
上で、プロセス的に、又は、特性的に整合性がとれない
ことは、必然的に工程が複雑となり、歩留まりの低下と
なる。
【００２１】特に、複数の光センサーを１次元、若しく
は、２次元に多数配置し、この光信号を順次検出する光
検出装置を、低コスト、高性能多機能な装置として実現
するには重大な問題となる。
は、２次元に多数配置し、この光信号を順次検出する光
検出装置を、低コスト、高性能多機能な装置として実現
するには重大な問題となる。
【００２２】［発明の目的］本発明の課題（目的）は、
Ｓ／Ｎ比が高く、特性が安定している光電変換素子とス
イッチＴＦＴとを同一プロセスで形成することが可能な
光検出装置の製造方法を提供することにある。
Ｓ／Ｎ比が高く、特性が安定している光電変換素子とス
イッチＴＦＴとを同一プロセスで形成することが可能な
光検出装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段及び作用】本発明は、上記
課題を解決するための手段として、絶縁基板上に、第１
の電極層、絶縁層、光電変換半導体層、該半導体層への
キャリア注入阻止層、第２の電極層とから構成されるＭ
ＩＳ型光電変換素子とし、また、第１の電極層、絶縁
層、半導体層、該半導体層へのオーミックコンタクト
層、第２の電極層とから構成されるスイッチＴＦＴとか
ら成る光検出器の簡略化された製造方法を提供すること
により、高Ｓ／Ｎ比、低価格の光検出装置を実現するこ
とができる。
課題を解決するための手段として、絶縁基板上に、第１
の電極層、絶縁層、光電変換半導体層、該半導体層への
キャリア注入阻止層、第２の電極層とから構成されるＭ
ＩＳ型光電変換素子とし、また、第１の電極層、絶縁
層、半導体層、該半導体層へのオーミックコンタクト
層、第２の電極層とから構成されるスイッチＴＦＴとか
ら成る光検出器の簡略化された製造方法を提供すること
により、高Ｓ／Ｎ比、低価格の光検出装置を実現するこ
とができる。
【００２４】また、上述のような上部電極を有する光電
変換素子と、ソース・ドレイン電極を有する薄膜トラン
ジスタを、同一基板上に一体的に形成する光検出装置の
製造方法において、前記薄膜トランジスタのソース・ド
レイン電極の形成と、チャネル部の少なくともオーミッ
クコンタクト層の除去とを、同一のマスクを用いたフォ
ト工程と、他のマスクを用いたフォト工程により、上記
光電変換素子の上部電極を形成する工程と、を有するこ
とを特徴とする光検出装置の製造方法により、従来、光
電変換素子の上部電極及びＴＦＴのソース・ドレイン電
極の第２の電極層のマスクパターンとＴＦＴチャネル部
を含めたオーミックコンタクト層除去部のマスクパター
ンとが異なるため、上述の第２の電極層のパターニング
に次いで、ＴＦＴチャネル部のオーミックコンタクト層
除去部のパターニングを行なう従来の方法に比べて、ソ
ース・ドレイン電極を形成するためのマスクと、そのチ
ャネル部のオーミックコンタクト層を除去するためのマ
スクとが、同じマスクパターンであるため、アライメン
トずれを考慮して、特にＴＦＴ部のソース・ドレイン電
極の幅のマージンが不要になり、ＴＦＴの小型化、開口
率の向上も可能になる。
変換素子と、ソース・ドレイン電極を有する薄膜トラン
ジスタを、同一基板上に一体的に形成する光検出装置の
製造方法において、前記薄膜トランジスタのソース・ド
レイン電極の形成と、チャネル部の少なくともオーミッ
クコンタクト層の除去とを、同一のマスクを用いたフォ
ト工程と、他のマスクを用いたフォト工程により、上記
光電変換素子の上部電極を形成する工程と、を有するこ
とを特徴とする光検出装置の製造方法により、従来、光
電変換素子の上部電極及びＴＦＴのソース・ドレイン電
極の第２の電極層のマスクパターンとＴＦＴチャネル部
を含めたオーミックコンタクト層除去部のマスクパター
ンとが異なるため、上述の第２の電極層のパターニング
に次いで、ＴＦＴチャネル部のオーミックコンタクト層
除去部のパターニングを行なう従来の方法に比べて、ソ
ース・ドレイン電極を形成するためのマスクと、そのチ
ャネル部のオーミックコンタクト層を除去するためのマ
スクとが、同じマスクパターンであるため、アライメン
トずれを考慮して、特にＴＦＴ部のソース・ドレイン電
極の幅のマージンが不要になり、ＴＦＴの小型化、開口
率の向上も可能になる。
【００２５】
［実施例１］本実施例では、２次元光検出装置の第１の
作成方法について工程順に説明する。図１（ａ）〜図１
（ｇ）に各工程で作成される模式的断面図を示し、ま
た、図２（ａ）〜図２（ｅ）に各工程で使用されるマス
クパターンを示す。
作成方法について工程順に説明する。図１（ａ）〜図１
（ｇ）に各工程で作成される模式的断面図を示し、ま
た、図２（ａ）〜図２（ｅ）に各工程で使用されるマス
クパターンを示す。
【００２６】第１工程では、図１（ａ）に示す如く、ガ
ラス基板２１上（日本電気硝子製ＯＡ−２）にＣｒ薄膜
１０００Åをスパッタリング法により成膜し、その後、
フォトリソグラフィー法により、図２（ａ）に示した第
１のマスクを用いて、スイッチＴＦＴのゲート電極２２
及び光センサーの下部電極２３を形成する。
ラス基板２１上（日本電気硝子製ＯＡ−２）にＣｒ薄膜
１０００Åをスパッタリング法により成膜し、その後、
フォトリソグラフィー法により、図２（ａ）に示した第
１のマスクを用いて、スイッチＴＦＴのゲート電極２２
及び光センサーの下部電極２３を形成する。
【００２７】第２工程では、図１（ｂ）に示す如く、プ
ラズマＣＶＤ法によりスイッチＴＦＴのゲート絶縁膜と
してＳｉＮ膜２４を３０００Å、光センサーの光電変換
層及びスイッチＴＦＴの半導体層としてａ−Ｓｉ膜２５
を５０００Å、光センサーのキャリア注入阻止層及びス
イッチＴＦＴのオーミックコンタクト層としてｎ+ 膜２
６を１０００Å連続成膜する。
ラズマＣＶＤ法によりスイッチＴＦＴのゲート絶縁膜と
してＳｉＮ膜２４を３０００Å、光センサーの光電変換
層及びスイッチＴＦＴの半導体層としてａ−Ｓｉ膜２５
を５０００Å、光センサーのキャリア注入阻止層及びス
イッチＴＦＴのオーミックコンタクト層としてｎ+ 膜２
６を１０００Å連続成膜する。
【００２８】第３工程では、図１（ｃ）に示す如く、コ
ンタクトホールを形成する。フォトリソグラフィー法に
より、図２（ｂ）に示した第２のマスクを用いて、所定
のパターンを形成し、ＣＤＥ法により加工する。
ンタクトホールを形成する。フォトリソグラフィー法に
より、図２（ｂ）に示した第２のマスクを用いて、所定
のパターンを形成し、ＣＤＥ法により加工する。
【００２９】第４工程では、図１（ｄ）に示す如く、Ａ
ｌ薄膜２７を１μ、スパッタリング法により成膜する。
その後、フォトリソグラフィー法により、図２（ｃ）に
示した第３のマスクを用いて、スイッチＴＦＴのソース
・ドレイン電極２７を形成する。その後、引き続き、同
一マスクで、ＲＩＥ法により、スイッチＴＦＴチャネル
部のｎ+ 膜２６を１０００Åとａ−Ｓｉ膜２５を２００
Å程度エッチングする。
ｌ薄膜２７を１μ、スパッタリング法により成膜する。
その後、フォトリソグラフィー法により、図２（ｃ）に
示した第３のマスクを用いて、スイッチＴＦＴのソース
・ドレイン電極２７を形成する。その後、引き続き、同
一マスクで、ＲＩＥ法により、スイッチＴＦＴチャネル
部のｎ+ 膜２６を１０００Åとａ−Ｓｉ膜２５を２００
Å程度エッチングする。
【００３０】第５工程では、図１（ｅ）に示す如くフォ
トリソグラフィー法により、図２（ｄ）に示した第４の
マスクを用いて、光センサーの上部電極２８を形成す
る。
トリソグラフィー法により、図２（ｄ）に示した第４の
マスクを用いて、光センサーの上部電極２８を形成す
る。
【００３１】第６工程では、図１（ｆ）に示す如く、フ
ォトリソグラフィー法により、図２（ｅ）に示した第５
のマスクを用いて、所定のパターンを形成し、ＲＩＥ法
によりｎ+ 膜２６、ａ−Ｓｉ膜２５、ＳｉＮ膜２４を同
時にエッチングし、素子間分離する。
ォトリソグラフィー法により、図２（ｅ）に示した第５
のマスクを用いて、所定のパターンを形成し、ＲＩＥ法
によりｎ+ 膜２６、ａ−Ｓｉ膜２５、ＳｉＮ膜２４を同
時にエッチングし、素子間分離する。
【００３２】第７工程では、図１（ｇ）に示す如く、パ
ッシベーション膜２９としてＳｉＮ膜をプラズマＣＶＤ
法により成膜した後、第６のマスク（不図示）を用い
て、所定のパターンに形成し、配線引出し部（不図示）
などの不必要な部分をＲＩＥ法によりエッチングする。
ッシベーション膜２９としてＳｉＮ膜をプラズマＣＶＤ
法により成膜した後、第６のマスク（不図示）を用い
て、所定のパターンに形成し、配線引出し部（不図示）
などの不必要な部分をＲＩＥ法によりエッチングする。
【００３３】この様にして作成された光検出器の模式的
平面図を図３に示す。図３において、１１はＭＩＳ型セ
ンサー部、１２はスイッチＴＦＴ部、１３は信号配線、
１４はゲート配線、１５はセンサー上部電極配線であ
る。
平面図を図３に示す。図３において、１１はＭＩＳ型セ
ンサー部、１２はスイッチＴＦＴ部、１３は信号配線、
１４はゲート配線、１５はセンサー上部電極配線であ
る。
【００３４】［実施例２］第２の実施例では、本光検出
装置と、Ｘ線などの放射線を可視光へ変換する蛍光板な
どとを用いたＸ線検出装置の製造方法について説明す
る。
装置と、Ｘ線などの放射線を可視光へ変換する蛍光板な
どとを用いたＸ線検出装置の製造方法について説明す
る。
【００３５】第１工程から第６工程までは、実施例１と
同様である。以下に、第７工程以降の製造方法について
述べる。
同様である。以下に、第７工程以降の製造方法について
述べる。
【００３６】第７工程では、図４（ａ）に示す如く、パ
ッシベーション膜としてＳｉＮ膜２９をプラズマＣＶＤ
法により成膜した後、遮光膜として赤色フィルター３０
を図５に示した第６のマスクを用いて、スイッチＴＦＴ
部等の所定のパターンに形成する。
ッシベーション膜としてＳｉＮ膜２９をプラズマＣＶＤ
法により成膜した後、遮光膜として赤色フィルター３０
を図５に示した第６のマスクを用いて、スイッチＴＦＴ
部等の所定のパターンに形成する。
【００３７】第８工程では、配線引出し部（不図示）な
どの不必要な部分をマスキングし、保護膜として、ポリ
イミド樹脂（不図示）を塗布、形成し、このポリイミド
樹脂をマスクにしてＲＩＥ法によりＳｉＮ膜２９をエッ
チングする。
どの不必要な部分をマスキングし、保護膜として、ポリ
イミド樹脂（不図示）を塗布、形成し、このポリイミド
樹脂をマスクにしてＲＩＥ法によりＳｉＮ膜２９をエッ
チングする。
【００３８】第９工程では、図４（ｂ）に示す如く、エ
ポキシなどの接着剤３２を介して、蛍光板３３を貼り合
わせる。
ポキシなどの接着剤３２を介して、蛍光板３３を貼り合
わせる。
【００３９】［実施例３］第３の実施例は、実施例１に
おける第４工程と第５工程の順序を入れ替えた製造方法
である。
おける第４工程と第５工程の順序を入れ替えた製造方法
である。
【００４０】第４工程では、図６（ａ）に示す如く、Ａ
ｌ薄膜１μをスパッタリング法により成膜する。その
後、フォトリソグラフィー法により、実施例１における
第４のマスクを用いて、光センサーの上部電極２８を形
成する。
ｌ薄膜１μをスパッタリング法により成膜する。その
後、フォトリソグラフィー法により、実施例１における
第４のマスクを用いて、光センサーの上部電極２８を形
成する。
【００４１】第５工程では、図６（ｂ）に示す如くフォ
トリソグラフィー法により、実施例１における第３のマ
スクを用いて、スイッチＴＦＴのソース・ドレイン電極
２７を形成する。その後、引き続き、同一のマスクで、
ＲＩＥ法により、スイッチＴＦＴチャネル部のｎ+ 膜２
６を１０００Åとａ−Ｓｉ膜２５を２００Å程度エッチ
ングする。
トリソグラフィー法により、実施例１における第３のマ
スクを用いて、スイッチＴＦＴのソース・ドレイン電極
２７を形成する。その後、引き続き、同一のマスクで、
ＲＩＥ法により、スイッチＴＦＴチャネル部のｎ+ 膜２
６を１０００Åとａ−Ｓｉ膜２５を２００Å程度エッチ
ングする。
【００４２】
【発明の効果】以上説明した様に、本発明によれば、光
電変換素子とスイッチＴＦＴとからなる光検出装置にお
いて、光電変換素子を第１の電極層、絶縁層、光電変換
半導体層、該半導体層へのキャリア注入阻止層、第２の
電極層とから構成することにより、スイッチＴＦＴと同
一、簡略なプロセスで製造可能となり、Ｓ／Ｎ比の高
い、低コストの光検出装置を実現することが可能とな
る。
電変換素子とスイッチＴＦＴとからなる光検出装置にお
いて、光電変換素子を第１の電極層、絶縁層、光電変換
半導体層、該半導体層へのキャリア注入阻止層、第２の
電極層とから構成することにより、スイッチＴＦＴと同
一、簡略なプロセスで製造可能となり、Ｓ／Ｎ比の高
い、低コストの光検出装置を実現することが可能とな
る。
【００４３】また、ＴＦＴのソース・ドレイン電極を形
成するためのマスクと、そのチャネル部のオーミックコ
ンタクト層を除去するためのマスクとが、同じマスクで
あり、マスクを交換する必要がないため、アライメント
ずれが出ない。このため、特性の優れたトランジスタ
を、小型に、寸法精度良く実現することができ、かつ、
高開口率の光検出装置を製造することができる。
成するためのマスクと、そのチャネル部のオーミックコ
ンタクト層を除去するためのマスクとが、同じマスクで
あり、マスクを交換する必要がないため、アライメント
ずれが出ない。このため、特性の優れたトランジスタ
を、小型に、寸法精度良く実現することができ、かつ、
高開口率の光検出装置を製造することができる。
【図１】（ａ）〜（ｇ）は、本発明の実施例１の各工程
での模式的断面図。
での模式的断面図。
【図２】（ａ）〜（ｅ）は、本発明の実施例１の各工程
で用いるマスクの平面図。
で用いるマスクの平面図。
【図３】本発明の実施例１の模式的平面図。
【図４】（ａ）〜（ｂ）は、本発明の実施例２の各工程
での模式的断面図。
での模式的断面図。
【図５】本発明の実施例２に用いるマスクの平面図。
【図６】（ａ）〜（ｂ）は、本発明の実施例３の各工程
での模式的断面図。
での模式的断面図。
【図７】従来例のＰＩＮ型光センサの構造を示す模式断
面図。
面図。
【図８】光センサの概略回路図。
【図９】スイッチＴＦＴの模式断面図。
１１ ＭＩＳ型光センサー １２ スイッチＴＦＴ １３ 信号配線 １４ ゲート配線 １５ センサー上部配線 ２１，１０１ ガラス基板 ２２，２３，１０２ 下部電極 ２４，２９，１０７ 絶縁膜 ２５，１０４ 真性半導体層 ２６，１０５ ｎ型半導体層 ２７，１６０ ソース・ドレイン電極 ２８ ＭＩＳ型光センサー上部電極 ３０ 赤色フィルター ３２ 接着剤 ３３ 蛍光板 １０３ ｐ型半導体層 １０６ 透明電極 １７０ スイッチＴＦＴチャネル部 １１０ ＰＩＮ型光センサー １１１ 電源 １１２ 検出器
Claims (7)
- 【請求項１】 上部電極を有する光電変換素子と、ソー
ス・ドレイン電極を有する薄膜トランジスタを、同一基
板上に一体的に形成する光検出装置の製造方法におい
て、 前記薄膜トランジスタのソース・ドレイン電極の形成
と、チャネル部の少なくともオーミックコンタクト層の
除去とを、同一のマスクで行なう工程と、 他のマスクにより、上記光電変換素子の上部電極を形成
する工程と、を有することを特徴とする光検出装置の製
造方法。 - 【請求項２】 少なくとも、光電変換素子とスイッチＴ
ＦＴとを一体的に構成する光検出装置において、（１）
第１のマスクにより、第１の電極層を形成する第１の工
程と、（２）絶縁層及び半導体層及びｎ+ 型半導体層を
順次積層する第２の工程と、（３）第２のマスクによ
り、第２の電極層を接続するためのコンタクトホールを
形成する第３の工程と、（４）第３のマスクにより、少
なくとも前記スイッチＴＦＴのソース・ドレイン電極と
なる第２の電極層を形成し、同一マスクにより、前記ｎ
+ 型半導体層を除去する第４の工程と、（５）第４のマ
スクにより、前記スイッチＴＦＴのソース・ドレイン電
極以外の第２の電極層を形成する第５の工程と、（６）
第５のマスクにより、素子間分離を行う第６の工程と、
を有することを特徴とした光検出装置の製造方法。 - 【請求項３】 前記光電変換素子は、第１の電極層と第
１の絶縁層と第１の半導体層と該半導体層へのキャリア
注入阻止層と第２の電極層とから構成されたＭＩＳ型光
電変換素子であり、 前記スイッチＴＦＴは、第３の電極と第２絶縁層と第２
半導体層と該半導体層へのオーミックコンタクト層と第
４の電極層とから構成されていることを特徴とする請求
項２記載の光検出装置の製造方法。 - 【請求項４】 前記第１半導体層と前記第２半導体層
は、同時に形成され、非晶質シリコン膜であることを特
徴とする請求項３記載の光検出装置の製造方法。 - 【請求項５】 前記第１絶縁層と前記第２絶縁層は、同
時に形成され、非晶質シリコン窒化膜であることを特徴
とする請求項３記載の光検出装置の製造方法。 - 【請求項６】 前記キャリア注入阻止層と前記オーミッ
クコンタクト層は、同時に形成され、ｎ+ 型非晶質シリ
コン膜であることを特徴とする請求項３記載の光検出装
置の製造方法。 - 【請求項７】 上記第４の工程の後、上記第３の工程を
行なうことを特徴とする請求項２記載の光検出装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29494996A JP3581502B2 (ja) | 1996-11-07 | 1996-11-07 | 光検出装置の製造方法 |
| US08/964,797 US6682960B1 (en) | 1996-11-07 | 1997-11-05 | Method of producing semiconductor device with a thin film transistor and a photoelectric conversion element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29494996A JP3581502B2 (ja) | 1996-11-07 | 1996-11-07 | 光検出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144900A true JPH10144900A (ja) | 1998-05-29 |
| JP3581502B2 JP3581502B2 (ja) | 2004-10-27 |
Family
ID=17814380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29494996A Expired - Fee Related JP3581502B2 (ja) | 1996-11-07 | 1996-11-07 | 光検出装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6682960B1 (ja) |
| JP (1) | JP3581502B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114534A (ja) * | 1998-10-02 | 2000-04-21 | Canon Inc | 光電変換装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956216B2 (en) * | 2000-06-15 | 2005-10-18 | Canon Kabushiki Kaisha | Semiconductor device, radiation detection device, and radiation detection system |
| KR20040021758A (ko) * | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| US8067813B2 (en) | 2004-07-01 | 2011-11-29 | Varian Medical Systems Technologies, Inc. | Integrated MIS photosensitive device using continuous films |
| JP2012195509A (ja) | 2011-03-17 | 2012-10-11 | Canon Inc | 半導体装置及びその製造方法 |
| JP2012227263A (ja) * | 2011-04-18 | 2012-11-15 | Canon Inc | 検出装置の製造方法、その製造方法で製造された検出装置を用いた放射線検出装置、及び、検出システム |
| US9515106B2 (en) | 2014-08-15 | 2016-12-06 | Perkinelmer Holdings, Inc. | Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor |
| US10302979B2 (en) * | 2017-05-12 | 2019-05-28 | HKC Corporation Limited | Display panel, method of manufacturing display panel, and display device |
| CN107300812B (zh) * | 2017-05-12 | 2021-08-06 | 惠科股份有限公司 | 一种显示面板、显示面板的制程方法和显示装置 |
| KR102561102B1 (ko) | 2018-02-13 | 2023-07-28 | 삼성전자주식회사 | 2차원 절연체를 포함하는 근적외선 센서 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591963A (en) | 1994-08-22 | 1997-01-07 | Canon Kabushiki Kaisha | Photoelectric conversion device with dual insulating layer |
| JPH09152486A (ja) * | 1995-09-28 | 1997-06-10 | Canon Inc | 撮像装置 |
| JP3957803B2 (ja) * | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
-
1996
- 1996-11-07 JP JP29494996A patent/JP3581502B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-05 US US08/964,797 patent/US6682960B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114534A (ja) * | 1998-10-02 | 2000-04-21 | Canon Inc | 光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3581502B2 (ja) | 2004-10-27 |
| US6682960B1 (en) | 2004-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
| US11888003B2 (en) | Photodetector | |
| JP4127416B2 (ja) | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ | |
| EP1532686A2 (en) | Photodetector circuits | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| EP2932534B1 (en) | Pixelated imager with motft and process | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| JPH11112006A (ja) | 光電変換装置と密着型イメージセンサ | |
| JP3581502B2 (ja) | 光検出装置の製造方法 | |
| US6459132B1 (en) | Image sensing device and production process thereof | |
| CN112331684A (zh) | 图像传感器及其形成方法 | |
| US4213137A (en) | Monolithic variable size detector | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| JPH09232556A (ja) | 半導体装置 | |
| CN111508987A (zh) | 一种传感器及其制作方法以及光电转换装置 | |
| US5040041A (en) | Semiconductor device and signal processing device having said device provided therein | |
| JPH09232621A (ja) | 半導体装置 | |
| US8513753B1 (en) | Photodiode having a buried well region | |
| US11810938B2 (en) | Back-lit image sensor based on heterojunction and preparation thereof | |
| JP2002026372A (ja) | 光検出装置及びその製造方法 | |
| JPS6213066A (ja) | 光電変換装置 | |
| JP2002110956A (ja) | 光検出装置の製造方法 | |
| WO2023281857A1 (ja) | 受光素子およびｘ線撮像素子ならびに電子機器 | |
| JP2000208750A (ja) | 光電変換装置とその製造方法 | |
| JPS6242447A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |