JPH09153552A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09153552A JPH09153552A JP7333903A JP33390395A JPH09153552A JP H09153552 A JPH09153552 A JP H09153552A JP 7333903 A JP7333903 A JP 7333903A JP 33390395 A JP33390395 A JP 33390395A JP H09153552 A JPH09153552 A JP H09153552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- opening
- fuse
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 耐湿性を向上させ、レーザによるヒューズブ
ローが容易となりかつヒューズ周辺の設計基準の改善を
も可能となる半導体装置とその製造方法を提供する。 【解決手段】 ヒューズ層１を覆うように層間絶縁層２
が形成される。ヒューズ層１の直上に位置する層間絶縁
層２の表面には凹部２ａが形成される。そして、パシベ
ーション層となる窒化物層４は、凹部２ａの側壁上にま
で延在する。
ローが容易となりかつヒューズ周辺の設計基準の改善を
も可能となる半導体装置とその製造方法を提供する。 【解決手段】 ヒューズ層１を覆うように層間絶縁層２
が形成される。ヒューズ層１の直上に位置する層間絶縁
層２の表面には凹部２ａが形成される。そして、パシベ
ーション層となる窒化物層４は、凹部２ａの側壁上にま
で延在する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、冗長回路に接続されるヒ
ューズを有する半導体装置およびその製造方法に関する
ものである。
びその製造方法に関し、特に、冗長回路に接続されるヒ
ューズを有する半導体装置およびその製造方法に関する
ものである。
【０００２】
【従来の技術】従来から、半導体装置の欠陥救済のため
に設けられる冗長回路は知られている。そして、一般
に、この冗長回路とともにヒューズが形成され、このヒ
ューズを適宜切断することにより欠陥回路を冗長回路に
切換える。
に設けられる冗長回路は知られている。そして、一般
に、この冗長回路とともにヒューズが形成され、このヒ
ューズを適宜切断することにより欠陥回路を冗長回路に
切換える。
【０００３】図１３には、冗長回路を有するＤＲＡＭ
（Dynamic Random Access Memory）の一例の概略構成が
示されている。図１３を参照して、メモリセルアレイ２
０には、各ロウデコーダ２１からワードドライバ２２を
介在して複数本のワード線ＷＬが行方向に延びている。
また、各コラムデコーダ２３から複数本のビット線ＢＬ
が列方向に延びている。これらのワード線ＷＬとビット
線ＢＬとが互いに交差するように配置されている。そし
て、その交差点にはメモリセルＭＣが設けられている。
（Dynamic Random Access Memory）の一例の概略構成が
示されている。図１３を参照して、メモリセルアレイ２
０には、各ロウデコーダ２１からワードドライバ２２を
介在して複数本のワード線ＷＬが行方向に延びている。
また、各コラムデコーダ２３から複数本のビット線ＢＬ
が列方向に延びている。これらのワード線ＷＬとビット
線ＢＬとが互いに交差するように配置されている。そし
て、その交差点にはメモリセルＭＣが設けられている。
【０００４】上記のワード線ＷＬの外側には、スペアデ
コーダ２４からスペアワードドライバ２５を介してスペ
アワード線ＳＷＬが行方向に延びている。また、スペア
ワード線ＳＷＬと各ビット線ＢＬとの交差点にはスペア
メモリセルＳＭＣが設けられている。
コーダ２４からスペアワードドライバ２５を介してスペ
アワード線ＳＷＬが行方向に延びている。また、スペア
ワード線ＳＷＬと各ビット線ＢＬとの交差点にはスペア
メモリセルＳＭＣが設けられている。
【０００５】このスペアワード線ＳＷＬ，スペアデコー
ダ２４およびスペアワードドライバ２５が、いわゆる冗
長回路を構成している。そして、スペアデコーダ２４に
は、不良アドレス比較回路２６が接続され、この不良ア
ドレス比較回路２６内にヒューズが形成される。また、
不良アドレス比較回路２６には、図１３に示されるよう
に、ロウアドレスが入力される。
ダ２４およびスペアワードドライバ２５が、いわゆる冗
長回路を構成している。そして、スペアデコーダ２４に
は、不良アドレス比較回路２６が接続され、この不良ア
ドレス比較回路２６内にヒューズが形成される。また、
不良アドレス比較回路２６には、図１３に示されるよう
に、ロウアドレスが入力される。
【０００６】上記のような構成を有するＤＲＡＭのヒュ
ーズ部分およびその近傍ならびにボンディングパッド部
分とその近傍とが図１４に示されている。図１４を参照
して、基板（図示せず）上に形成された層間絶縁層２内
にヒューズ層１が形成されている。層間絶縁層２の表面
上には金属配線層３，３と、ボンディングパッド層３ａ
とが形成される。ボンディングパッド層３ａは、外部の
機器と上記の基板上に形成された回路素子とを電気的に
接続するための外部接続電極としての機能を有する。金
属配線層３とボンディングパッド層３ａとを覆うよう
に、パシベーション層として機能する窒化物層４が形成
される。この窒化物層４には、ヒューズ層１の直上に位
置する部分に開口４ａが設けられ、ボンディングパッド
層３ａ上に位置する部分に開口４ｂが設けられている。
ーズ部分およびその近傍ならびにボンディングパッド部
分とその近傍とが図１４に示されている。図１４を参照
して、基板（図示せず）上に形成された層間絶縁層２内
にヒューズ層１が形成されている。層間絶縁層２の表面
上には金属配線層３，３と、ボンディングパッド層３ａ
とが形成される。ボンディングパッド層３ａは、外部の
機器と上記の基板上に形成された回路素子とを電気的に
接続するための外部接続電極としての機能を有する。金
属配線層３とボンディングパッド層３ａとを覆うよう
に、パシベーション層として機能する窒化物層４が形成
される。この窒化物層４には、ヒューズ層１の直上に位
置する部分に開口４ａが設けられ、ボンディングパッド
層３ａ上に位置する部分に開口４ｂが設けられている。
【０００７】次に、上記のようなヒューズ層１を溶断す
る方法とその処理が行なわれる時期について説明する。
従来では、ウェハプロセス終了前にライン内で半導体装
置（チップ）を救済するためのテストが行なわれ、欠陥
のある場所に対応するヒューズ層１をレーザでブローし
て救済（Laser Triming : LT）し、その後パシベーショ
ン層を形成してウェハプロセスが終了していた。そし
て、ウェハ状態でラフなテスト（Water Test : WT ）を
行ない、テストするチップ数をある程度スクリーニング
する。その後、本格的なテスト（Final Test : FT ）を
行ない出荷する手続がとられていた。
る方法とその処理が行なわれる時期について説明する。
従来では、ウェハプロセス終了前にライン内で半導体装
置（チップ）を救済するためのテストが行なわれ、欠陥
のある場所に対応するヒューズ層１をレーザでブローし
て救済（Laser Triming : LT）し、その後パシベーショ
ン層を形成してウェハプロセスが終了していた。そし
て、ウェハ状態でラフなテスト（Water Test : WT ）を
行ない、テストするチップ数をある程度スクリーニング
する。その後、本格的なテスト（Final Test : FT ）を
行ない出荷する手続がとられていた。
【０００８】しかしながら、最近では、上記のＬＴ処理
とＷＴ処理とを同時に行なうことによりテスト時間の短
縮を図っている。この場合には、ヒューズ層１上のパシ
ベーション層を選択的に除去し、ラインの外でチップを
救済するためのテストが行なわれる。つまり、図１４に
示される状態で救済のためのテストが行なわれる。そし
て、欠陥のある場所に対応するヒューズ層１をレーザで
ブローする。
とＷＴ処理とを同時に行なうことによりテスト時間の短
縮を図っている。この場合には、ヒューズ層１上のパシ
ベーション層を選択的に除去し、ラインの外でチップを
救済するためのテストが行なわれる。つまり、図１４に
示される状態で救済のためのテストが行なわれる。そし
て、欠陥のある場所に対応するヒューズ層１をレーザで
ブローする。
【０００９】図１４では、矢印５に従ってレーザが照射
され、所定のヒューズ層１がブローされることとなる。
このように、レーザでヒューズをブローする際には、ヒ
ューズ層１上に位置する層間絶縁層２の厚みｄの大きさ
が問題となってくる。つまり、厚みｄの大きさが大きい
場合には、レーザによるヒューズブローが困難となる。
そのため、ヒューズまわりのレイヤの幅Ｗを大きくする
必要が生じ、高集積化に不利となってしまう。
され、所定のヒューズ層１がブローされることとなる。
このように、レーザでヒューズをブローする際には、ヒ
ューズ層１上に位置する層間絶縁層２の厚みｄの大きさ
が問題となってくる。つまり、厚みｄの大きさが大きい
場合には、レーザによるヒューズブローが困難となる。
そのため、ヒューズまわりのレイヤの幅Ｗを大きくする
必要が生じ、高集積化に不利となってしまう。
【００１０】このような問題を回避するため、図１５に
示されるような手法が提案されている。すなわち、ヒュ
ーズ層１の直上に位置する層間絶縁層２の表面に凹部２
ａを形成することにより、ヒューズ層１上に位置する層
間絶縁層２の厚みｄを小さくする。それにより、レーザ
によるヒューズブローが容易に行なえる。このようにし
てヒューズをブローした後、さらにラフなテストを行な
い、上記のＦＴ処理前の大まかなスクリーニングを実行
することとなる。
示されるような手法が提案されている。すなわち、ヒュ
ーズ層１の直上に位置する層間絶縁層２の表面に凹部２
ａを形成することにより、ヒューズ層１上に位置する層
間絶縁層２の厚みｄを小さくする。それにより、レーザ
によるヒューズブローが容易に行なえる。このようにし
てヒューズをブローした後、さらにラフなテストを行な
い、上記のＦＴ処理前の大まかなスクリーニングを実行
することとなる。
【００１１】
【発明が解決しようとする課題】しかしながら、図１５
に示される改良例においても、次に説明するような問題
点があった。図１５に示されるように、ヒューズ層１の
直上に位置する窒化物層４が選択的に除去されることに
より、窒化物層４と層間絶縁層２との界面６が露出して
しまう。そして、この界面６の延長上には、たとえばＡ
ｌを含む材質からなる金属配線層３が形成される。その
ため、上記の界面６から水分が浸入し、金属配線層３が
腐食する可能性が高くなる。その結果、デバイスの信頼
性を低下させるという問題点が生じる。この問題点は、
図１４に示される場合でも同様に生じ得る。
に示される改良例においても、次に説明するような問題
点があった。図１５に示されるように、ヒューズ層１の
直上に位置する窒化物層４が選択的に除去されることに
より、窒化物層４と層間絶縁層２との界面６が露出して
しまう。そして、この界面６の延長上には、たとえばＡ
ｌを含む材質からなる金属配線層３が形成される。その
ため、上記の界面６から水分が浸入し、金属配線層３が
腐食する可能性が高くなる。その結果、デバイスの信頼
性を低下させるという問題点が生じる。この問題点は、
図１４に示される場合でも同様に生じ得る。
【００１２】また、上記のような耐湿性に関する問題点
は、酸化物層と窒化物層との積層構造によってパシベー
ション層を構成した場合に、ボンディングパッド層３ａ
近傍においても生じうる問題点である。より具体的に
は、酸化物層上に窒化物層を形成した２層構造のパシベ
ーション層を形成した場合、酸化物層と窒化物層の界面
が、ボンディングパッド層３ａ上で露出する場合があ
る。この場合には、この酸化物層と窒化物層との界面か
ら水分が浸入する可能性が高くなり、デバイスの信頼性
を低下させることが考えられる。
は、酸化物層と窒化物層との積層構造によってパシベー
ション層を構成した場合に、ボンディングパッド層３ａ
近傍においても生じうる問題点である。より具体的に
は、酸化物層上に窒化物層を形成した２層構造のパシベ
ーション層を形成した場合、酸化物層と窒化物層の界面
が、ボンディングパッド層３ａ上で露出する場合があ
る。この場合には、この酸化物層と窒化物層との界面か
ら水分が浸入する可能性が高くなり、デバイスの信頼性
を低下させることが考えられる。
【００１３】この発明は、上記のような耐湿性に関する
問題を解消するためになされたものである。この発明の
１つの目的は、耐湿性を向上させることによりデバイス
の信頼性を高めることが可能となる半導体装置およびそ
の製造方法を提供することになる。
問題を解消するためになされたものである。この発明の
１つの目的は、耐湿性を向上させることによりデバイス
の信頼性を高めることが可能となる半導体装置およびそ
の製造方法を提供することになる。
【００１４】この発明の他の目的は、デバイスの信頼性
を向上させることができ、かつレーザブローが容易とな
り、回路素子の高集積化およびヒューズ周辺の設計基準
の改善をも可能となる半導体装置およびその製造方法を
提供することにある。
を向上させることができ、かつレーザブローが容易とな
り、回路素子の高集積化およびヒューズ周辺の設計基準
の改善をも可能となる半導体装置およびその製造方法を
提供することにある。
【００１５】
【課題を解決するための手段】この発明に係る半導体装
置は、１つの局面では、冗長回路と、この冗長回路に接
続されるヒューズ層と、層間絶縁層と、パシベーション
層とを備える。層間絶縁層は、ヒューズ層を覆うように
形成され、このヒューズ層の直上に位置する表面に、ヒ
ューズ層の平面幅以上の大きさの第１の開口幅を有する
凹部が設けられる。パシベーション層は、層間絶縁層を
覆うように形成され、上記のヒューズ層の直上に位置す
る凹部の底面を露出させ第１の開口幅よりも小さい第２
の開口幅を有する第１の開口が設けられる。
置は、１つの局面では、冗長回路と、この冗長回路に接
続されるヒューズ層と、層間絶縁層と、パシベーション
層とを備える。層間絶縁層は、ヒューズ層を覆うように
形成され、このヒューズ層の直上に位置する表面に、ヒ
ューズ層の平面幅以上の大きさの第１の開口幅を有する
凹部が設けられる。パシベーション層は、層間絶縁層を
覆うように形成され、上記のヒューズ層の直上に位置す
る凹部の底面を露出させ第１の開口幅よりも小さい第２
の開口幅を有する第１の開口が設けられる。
【００１６】上述のように、パシベーション層には、層
間絶縁層に設けられる凹部の開口幅よりも小さい開口幅
の第１の開口が設けられる。それにより、凹部の側壁上
に延在するようにパシベーション層を形成することが可
能となり、パシベーション層によって凹部の周囲に位置
する層間絶縁層の表面とパシベーション層との界面を覆
うことが可能となる。それにより、従来例よりも耐湿性
を向上させることが可能となる。また、凹部を形成する
ことによりレーザによるヒューズ層のブローは容易なも
のとなる。さらに、上記のように耐湿性を向上させるこ
とができるので、ヒューズ層の周囲の領域の幅を拡大す
る必要がなくなる。それにより、回路素子の高集積化お
よびヒューズ層の周辺の設計基準の改善をも行なえる。
間絶縁層に設けられる凹部の開口幅よりも小さい開口幅
の第１の開口が設けられる。それにより、凹部の側壁上
に延在するようにパシベーション層を形成することが可
能となり、パシベーション層によって凹部の周囲に位置
する層間絶縁層の表面とパシベーション層との界面を覆
うことが可能となる。それにより、従来例よりも耐湿性
を向上させることが可能となる。また、凹部を形成する
ことによりレーザによるヒューズ層のブローは容易なも
のとなる。さらに、上記のように耐湿性を向上させるこ
とができるので、ヒューズ層の周囲の領域の幅を拡大す
る必要がなくなる。それにより、回路素子の高集積化お
よびヒューズ層の周辺の設計基準の改善をも行なえる。
【００１７】この発明に係る半導体装置は、他の局面で
は、冗長回路と、この冗長回路に接続されるヒューズ層
と、層間絶縁層と、パシベーション層とを備える。層間
絶縁層は、ヒューズ層を覆うように形成され、このヒュ
ーズ層の直上に、ヒューズ層の平面幅以上の大きさの開
口幅を有する凹部が形成される。パシベーション層は、
層間絶縁層を覆い、上記の凹部の底面の周縁部に達する
ように凹部の側壁上に延在し、ヒューズ層の直上に位置
する凹部の底面を露出させる。
は、冗長回路と、この冗長回路に接続されるヒューズ層
と、層間絶縁層と、パシベーション層とを備える。層間
絶縁層は、ヒューズ層を覆うように形成され、このヒュ
ーズ層の直上に、ヒューズ層の平面幅以上の大きさの開
口幅を有する凹部が形成される。パシベーション層は、
層間絶縁層を覆い、上記の凹部の底面の周縁部に達する
ように凹部の側壁上に延在し、ヒューズ層の直上に位置
する凹部の底面を露出させる。
【００１８】上述のように、他の局面では、パシベーシ
ョン層が、凹部の底面の周縁部に達するように凹部の側
壁上に延在している。この場合も、上記の１つの局面の
場合と同様に、従来例よりも耐湿性を向上させることが
可能となる。また、凹部の側壁を覆いかつ凹部の底面の
周縁部に達するようにパシベーション層が形成されてい
るので、ヒューズ層をレーザによってブローすることに
よりヒューズ層上の層間絶縁層が飛散した場合でも、凹
部の周囲の層間絶縁層の表面とパシベーション層との界
面が露出するのを効果的に阻止することが可能となる。
それにより、ヒューズブロー後の信頼性をも確保するこ
とが可能となる。
ョン層が、凹部の底面の周縁部に達するように凹部の側
壁上に延在している。この場合も、上記の１つの局面の
場合と同様に、従来例よりも耐湿性を向上させることが
可能となる。また、凹部の側壁を覆いかつ凹部の底面の
周縁部に達するようにパシベーション層が形成されてい
るので、ヒューズ層をレーザによってブローすることに
よりヒューズ層上の層間絶縁層が飛散した場合でも、凹
部の周囲の層間絶縁層の表面とパシベーション層との界
面が露出するのを効果的に阻止することが可能となる。
それにより、ヒューズブロー後の信頼性をも確保するこ
とが可能となる。
【００１９】この発明に係る半導体装置は、さらに他の
局面では、基板上に形成された層間絶縁層と、ボンディ
ングパッド層と、第１の絶縁層と、第２の絶縁層とを備
える。ボンディングパッド層は、層間絶縁層の表面上に
形成される。第１の絶縁層は、層間絶縁層を覆い、上記
のボンディングパッド層の表面を露出させる第１の開口
が設けられ、第１の比誘電率を有する。第２の絶縁層
は、第１の絶縁層と第１の開口の側壁とを覆い、ボンデ
ィングパッド層の一部表面を露出させる第２の開口が設
けられ、上記の第１の比誘電率よりも高い第２の比誘電
率を有する。そして、上記の第１および第２の絶縁層に
よりパシベーション層が構成される。
局面では、基板上に形成された層間絶縁層と、ボンディ
ングパッド層と、第１の絶縁層と、第２の絶縁層とを備
える。ボンディングパッド層は、層間絶縁層の表面上に
形成される。第１の絶縁層は、層間絶縁層を覆い、上記
のボンディングパッド層の表面を露出させる第１の開口
が設けられ、第１の比誘電率を有する。第２の絶縁層
は、第１の絶縁層と第１の開口の側壁とを覆い、ボンデ
ィングパッド層の一部表面を露出させる第２の開口が設
けられ、上記の第１の比誘電率よりも高い第２の比誘電
率を有する。そして、上記の第１および第２の絶縁層に
よりパシベーション層が構成される。
【００２０】上述のように、さらに他の局面における半
導体装置では、第１の絶縁層の側壁を覆うように第２の
絶縁層が形成されている。この第２の絶縁層は、たとえ
ば窒化物層などのように耐湿性に優れた絶縁層により構
成されることが好ましく、このような性質を有する絶縁
層を選択することにより、ボンディングパッド層近傍の
耐湿性を向上させることが可能となる。また、この局面
では、パシベーション層の底部が、比誘電率の相対的に
低い第１の絶縁層（たとえば酸化膜など）により構成さ
れる。それにより、比誘電率の比較的高い窒化物層など
からなる第２の絶縁層のみによりパシベーション層が構
成される場合と比べ、配線容量を低減することが可能と
なる。
導体装置では、第１の絶縁層の側壁を覆うように第２の
絶縁層が形成されている。この第２の絶縁層は、たとえ
ば窒化物層などのように耐湿性に優れた絶縁層により構
成されることが好ましく、このような性質を有する絶縁
層を選択することにより、ボンディングパッド層近傍の
耐湿性を向上させることが可能となる。また、この局面
では、パシベーション層の底部が、比誘電率の相対的に
低い第１の絶縁層（たとえば酸化膜など）により構成さ
れる。それにより、比誘電率の比較的高い窒化物層など
からなる第２の絶縁層のみによりパシベーション層が構
成される場合と比べ、配線容量を低減することが可能と
なる。
【００２１】この発明に係る半導体装置の製造方法によ
れば、１つの局面では、まず、冗長回路に接続されるヒ
ューズ層を形成する。このヒューズ層を覆うように層間
絶縁層を形成する。そして、ヒューズ層の直上に位置す
る層間絶縁層の表面に、ヒューズ層の平面幅以上の大き
さの第１の開口幅を有する凹部を形成する。この凹部と
層間絶縁層とを覆うようにパシベーション層を形成す
る。このパシベーション層上に、上記の第１の開口幅よ
りも小さい第２の開口幅を有する第１の開口がヒューズ
層の直上に設けられたマスク層を形成する。このマスク
層をマスクとして用いてパシベーション層をエッチング
することにより、このパシベーション層に、ヒューズ層
の直上に位置する凹部の底面を露出させる第２の開口を
形成する。
れば、１つの局面では、まず、冗長回路に接続されるヒ
ューズ層を形成する。このヒューズ層を覆うように層間
絶縁層を形成する。そして、ヒューズ層の直上に位置す
る層間絶縁層の表面に、ヒューズ層の平面幅以上の大き
さの第１の開口幅を有する凹部を形成する。この凹部と
層間絶縁層とを覆うようにパシベーション層を形成す
る。このパシベーション層上に、上記の第１の開口幅よ
りも小さい第２の開口幅を有する第１の開口がヒューズ
層の直上に設けられたマスク層を形成する。このマスク
層をマスクとして用いてパシベーション層をエッチング
することにより、このパシベーション層に、ヒューズ層
の直上に位置する凹部の底面を露出させる第２の開口を
形成する。
【００２２】上述のように、この発明の１つの局面に係
る半導体装置の製造方法では、凹部の開口幅よりも小さ
い開口幅を有する開口が設けられたマスク層をマスクと
して用いてパシベーション層をエッチングしている。そ
れにより、ヒューズ層の直上に位置する凹部の底面を露
出させ、かつ凹部の側壁を覆うようにパシベーション層
を残余させることが可能となる。それにより、耐湿性を
向上させることが可能となる。また、上記のように、凹
部の側壁を覆うようにパシベーション層を残余させるこ
とができるので、ヒューズをレーザによってブローする
際に、パシベーション層によって凹部の側壁を保護する
ことが可能となる。それにより、ヒューズブロー後の半
導体装置の信頼性をも向上させることが可能となる。な
お、凹部がヒューズ層の直上に設けられているため、ヒ
ューズブローも容易に行なえる。そのため、ヒューズ層
の周囲の領域の幅を拡大する必要もなく、回路素子の高
集積化にも有利となる。
る半導体装置の製造方法では、凹部の開口幅よりも小さ
い開口幅を有する開口が設けられたマスク層をマスクと
して用いてパシベーション層をエッチングしている。そ
れにより、ヒューズ層の直上に位置する凹部の底面を露
出させ、かつ凹部の側壁を覆うようにパシベーション層
を残余させることが可能となる。それにより、耐湿性を
向上させることが可能となる。また、上記のように、凹
部の側壁を覆うようにパシベーション層を残余させるこ
とができるので、ヒューズをレーザによってブローする
際に、パシベーション層によって凹部の側壁を保護する
ことが可能となる。それにより、ヒューズブロー後の半
導体装置の信頼性をも向上させることが可能となる。な
お、凹部がヒューズ層の直上に設けられているため、ヒ
ューズブローも容易に行なえる。そのため、ヒューズ層
の周囲の領域の幅を拡大する必要もなく、回路素子の高
集積化にも有利となる。
【００２３】この発明の他の局面における半導体装置の
製造方法では、まず、冗長回路に接続されるヒューズ層
を形成する。このヒューズ層を覆うように層間絶縁層を
形成する。層間絶縁層の表面上に、上記のヒューズ層と
重ならないようにボンディングパッド層を形成する。こ
のボンディングパッド層と層間絶縁層とを覆うように、
第１の比誘電率を有しパシベーション層の一部となる第
１の絶縁層を形成する。そして、ヒューズ層の直上に位
置する第１の絶縁層を貫通し第１の開口幅を有する第１
の開口と、ボンディングパッド層の表面を選択的に露出
させるように第１の絶縁層を貫通する第２の開口とを第
１の絶縁層に形成するとともに、第１の開口の側壁と連
なる側壁を有し層間絶縁層内に底面を有する凹部を層間
絶縁層の表面に形成する。そして、第１および第２の開
口と凹部とを覆うように第１の絶縁層上に、第１の比誘
電率よりも高い第２の比誘電率を有しパシベーション層
の一部となる第２の絶縁層を形成する。この第２の絶縁
層上に、上記の第１の開口幅よりも小さい第２の開口幅
を有する第３の開口がヒューズ層の直上に設けられ、第
２の開口上に第４の開口が設けられたマスク層を形成す
る。このマスク層をマスクとして用いて第２の絶縁層を
エッチングすることにより、ヒューズ層の直上に位置す
る凹部の底面を露出させる第５の開口と、ボンディング
パッド層の表面を選択的に露出させる第６の開口とを形
成する。
製造方法では、まず、冗長回路に接続されるヒューズ層
を形成する。このヒューズ層を覆うように層間絶縁層を
形成する。層間絶縁層の表面上に、上記のヒューズ層と
重ならないようにボンディングパッド層を形成する。こ
のボンディングパッド層と層間絶縁層とを覆うように、
第１の比誘電率を有しパシベーション層の一部となる第
１の絶縁層を形成する。そして、ヒューズ層の直上に位
置する第１の絶縁層を貫通し第１の開口幅を有する第１
の開口と、ボンディングパッド層の表面を選択的に露出
させるように第１の絶縁層を貫通する第２の開口とを第
１の絶縁層に形成するとともに、第１の開口の側壁と連
なる側壁を有し層間絶縁層内に底面を有する凹部を層間
絶縁層の表面に形成する。そして、第１および第２の開
口と凹部とを覆うように第１の絶縁層上に、第１の比誘
電率よりも高い第２の比誘電率を有しパシベーション層
の一部となる第２の絶縁層を形成する。この第２の絶縁
層上に、上記の第１の開口幅よりも小さい第２の開口幅
を有する第３の開口がヒューズ層の直上に設けられ、第
２の開口上に第４の開口が設けられたマスク層を形成す
る。このマスク層をマスクとして用いて第２の絶縁層を
エッチングすることにより、ヒューズ層の直上に位置す
る凹部の底面を露出させる第５の開口と、ボンディング
パッド層の表面を選択的に露出させる第６の開口とを形
成する。
【００２４】上述のように、他の局面における半導体装
置の製造方法では、第１と第２の開口を形成した後に、
ボンディングパッド層をエッチングストッパとして用い
て、層間絶縁層の表面に凹部を形成することが可能とな
る。この凹部を形成することにより、レーザによるヒュ
ーズブローは容易となる。また、この凹部の第１の開口
幅よりも小さい第２の開口幅を有する第３の開口がヒュ
ーズ層の直上に設けられたマスク層を第２の絶縁層上に
形成している。そして、このマスク層をマスクとして用
いて第２の絶縁層をエッチングしている。それにより、
凹部の側壁を覆うように第２の絶縁層を残余させること
が可能となる。それにより、半導体装置の耐湿性を向上
させることが可能となる。また、この場合も、上記の１
つの局面の場合と同様に、ヒューズブロー後の半導体装
置の信頼性を向上させることが可能となる。
置の製造方法では、第１と第２の開口を形成した後に、
ボンディングパッド層をエッチングストッパとして用い
て、層間絶縁層の表面に凹部を形成することが可能とな
る。この凹部を形成することにより、レーザによるヒュ
ーズブローは容易となる。また、この凹部の第１の開口
幅よりも小さい第２の開口幅を有する第３の開口がヒュ
ーズ層の直上に設けられたマスク層を第２の絶縁層上に
形成している。そして、このマスク層をマスクとして用
いて第２の絶縁層をエッチングしている。それにより、
凹部の側壁を覆うように第２の絶縁層を残余させること
が可能となる。それにより、半導体装置の耐湿性を向上
させることが可能となる。また、この場合も、上記の１
つの局面の場合と同様に、ヒューズブロー後の半導体装
置の信頼性を向上させることが可能となる。
【００２５】この発明のさらに他の局面における半導体
装置の製造方法では、まず、基板上に層間絶縁層を形成
する。この層間絶縁層の表面上にボンディングパッド層
を形成する。このボンディングパッド層を覆うように第
１の比誘電率を有しパシベーション層の一部となる第１
の絶縁層を形成する。この第１の絶縁層を選択的にエッ
チングすることにより、ボンディングパッド層の表面を
露出させ第１の開口幅を有する第１の開口を第１の絶縁
層に形成する。そして、この第１の開口を覆うように第
１の絶縁層上に、第１の比誘電率よりも高い第２の比誘
電率を有しパシベーション層の一部となる第２の絶縁層
を形成する。この第２の絶縁層上に、上記の第１の開口
幅よりも小さい第２の開口幅を有する第２の開口が第１
の開口の直上に設けられたマスク層を形成する。このマ
スク層をマスクとして用いて第２の絶縁層をエッチング
することにより、ボンディングパッド層の一部表面を露
出させる第３の開口を形成するとともに第２の絶縁層に
よって第１の開口の側壁を覆う。
装置の製造方法では、まず、基板上に層間絶縁層を形成
する。この層間絶縁層の表面上にボンディングパッド層
を形成する。このボンディングパッド層を覆うように第
１の比誘電率を有しパシベーション層の一部となる第１
の絶縁層を形成する。この第１の絶縁層を選択的にエッ
チングすることにより、ボンディングパッド層の表面を
露出させ第１の開口幅を有する第１の開口を第１の絶縁
層に形成する。そして、この第１の開口を覆うように第
１の絶縁層上に、第１の比誘電率よりも高い第２の比誘
電率を有しパシベーション層の一部となる第２の絶縁層
を形成する。この第２の絶縁層上に、上記の第１の開口
幅よりも小さい第２の開口幅を有する第２の開口が第１
の開口の直上に設けられたマスク層を形成する。このマ
スク層をマスクとして用いて第２の絶縁層をエッチング
することにより、ボンディングパッド層の一部表面を露
出させる第３の開口を形成するとともに第２の絶縁層に
よって第１の開口の側壁を覆う。
【００２６】上述のように、さらに他の局面における半
導体装置の製造方法では、ボンディングパッド層上に位
置する第１の絶縁層に設けられた第１の開口の開口幅よ
りも小さい開口幅を有する第２の開口が設けられたマス
ク層をマスクとして用いて第２の絶縁層をエッチングし
ている。それにより、第１の開口の側壁を覆うように第
２の絶縁層を残余させることが可能となる。それによ
り、ボンディングパッド層の近傍の耐湿性を向上させる
ことが可能となる。
導体装置の製造方法では、ボンディングパッド層上に位
置する第１の絶縁層に設けられた第１の開口の開口幅よ
りも小さい開口幅を有する第２の開口が設けられたマス
ク層をマスクとして用いて第２の絶縁層をエッチングし
ている。それにより、第１の開口の側壁を覆うように第
２の絶縁層を残余させることが可能となる。それによ
り、ボンディングパッド層の近傍の耐湿性を向上させる
ことが可能となる。
【００２７】
【発明の実施の形態】以下、図１〜図１２を用いて、本
発明の実施の形態について説明する。
発明の実施の形態について説明する。
【００２８】（実施の形態１）まず、図１〜図５を用い
て、本発明の実施の形態１について説明する。図１は、
本発明の実施の形態１における半導体装置を示す断面図
である。
て、本発明の実施の形態１について説明する。図１は、
本発明の実施の形態１における半導体装置を示す断面図
である。
【００２９】図１を参照して、本発明に係る半導体装置
は、ヒューズ層１が形成されるヒューズ部分と、ボンデ
ィングパッド層３ａが形成されるボンディングパッド部
分とを備える。ヒューズ部分では、シリコン酸化物など
からなる層間絶縁層２が、導電材料からなるヒューズ層
１を覆うように形成されている。そして、ヒューズ層１
の直上に位置する層間絶縁層２の表面には、ヒューズ層
１の平面幅以上の大きさの開口幅Ｗ１を有する凹部２ａ
が形成されている。このように、凹部２ａが形成される
ことにより、ヒューズ層１上に位置する層間絶縁層２の
厚みｄを低減することが可能となり、レーザによるヒュ
ーズ層１のブローを容易に行なうことが可能となる。
は、ヒューズ層１が形成されるヒューズ部分と、ボンデ
ィングパッド層３ａが形成されるボンディングパッド部
分とを備える。ヒューズ部分では、シリコン酸化物など
からなる層間絶縁層２が、導電材料からなるヒューズ層
１を覆うように形成されている。そして、ヒューズ層１
の直上に位置する層間絶縁層２の表面には、ヒューズ層
１の平面幅以上の大きさの開口幅Ｗ１を有する凹部２ａ
が形成されている。このように、凹部２ａが形成される
ことにより、ヒューズ層１上に位置する層間絶縁層２の
厚みｄを低減することが可能となり、レーザによるヒュ
ーズ層１のブローを容易に行なうことが可能となる。
【００３０】上記の凹部２ａの周囲に位置する層間絶縁
層２の表面上には、たとえばＡｌを含む材質からなる金
属配線層３が形成される。そして、この金属配線層３を
覆うように、パシベーション層として機能する窒化物層
４が形成される。この窒化物層４は、好ましくは、図１
に示されるように、凹部２ａの側壁上に延在するように
形成される。それにより、凹部２ａの周囲に位置する層
間絶縁層２の表面と窒化物層４との界面６を、窒化物層
４によって覆うことが可能となる。それにより、この界
面６から水分が浸入することを効果的に抑制でき、金属
配線層３の腐食を効果的に抑制することが可能となる。
その結果、耐湿性を向上させることができ、デバイスの
信頼性を向上させることが可能となる。また、上記のよ
うに耐湿性を向上させることが可能となるので、ヒュー
ズ層１の周辺の領域の幅Ｗを広げる必要がなくなり、回
路素子の高集積化およびヒューズ層の周辺の設計基準の
改善が可能となる。
層２の表面上には、たとえばＡｌを含む材質からなる金
属配線層３が形成される。そして、この金属配線層３を
覆うように、パシベーション層として機能する窒化物層
４が形成される。この窒化物層４は、好ましくは、図１
に示されるように、凹部２ａの側壁上に延在するように
形成される。それにより、凹部２ａの周囲に位置する層
間絶縁層２の表面と窒化物層４との界面６を、窒化物層
４によって覆うことが可能となる。それにより、この界
面６から水分が浸入することを効果的に抑制でき、金属
配線層３の腐食を効果的に抑制することが可能となる。
その結果、耐湿性を向上させることができ、デバイスの
信頼性を向上させることが可能となる。また、上記のよ
うに耐湿性を向上させることが可能となるので、ヒュー
ズ層１の周辺の領域の幅Ｗを広げる必要がなくなり、回
路素子の高集積化およびヒューズ層の周辺の設計基準の
改善が可能となる。
【００３１】上記の窒化物層４には、図１に示されるよ
うに、凹部２ａの底面を露出させる開口４ａが設けられ
ている。この開口４ａの開口幅Ｗ２は、好ましくは、凹
部２ａの開口幅Ｗ１よりも小さいものである。このと
き、開口４ａは、ヒューズ層１の直上に設けられる。
うに、凹部２ａの底面を露出させる開口４ａが設けられ
ている。この開口４ａの開口幅Ｗ２は、好ましくは、凹
部２ａの開口幅Ｗ１よりも小さいものである。このと
き、開口４ａは、ヒューズ層１の直上に設けられる。
【００３２】一方、ボンディングパッド部分では、ボン
ディングパッド層３ａの直上に位置する部分に開口４ｂ
が設けられている。
ディングパッド層３ａの直上に位置する部分に開口４ｂ
が設けられている。
【００３３】上記のような構造を有する半導体装置にお
いて、ヒューズブローを行なう場合には、パシベーショ
ン層として機能する窒化物層４の堆積後に開口４ａ内
に、矢印５に従ってレーザを照射する。それにより、図
２に示されるように、ヒューズ層１とともにこのヒュー
ズ層１上に形成された層間絶縁層２も吹き飛ばされる。
このようにして、ヒューズブローが行なわれることとな
る。
いて、ヒューズブローを行なう場合には、パシベーショ
ン層として機能する窒化物層４の堆積後に開口４ａ内
に、矢印５に従ってレーザを照射する。それにより、図
２に示されるように、ヒューズ層１とともにこのヒュー
ズ層１上に形成された層間絶縁層２も吹き飛ばされる。
このようにして、ヒューズブローが行なわれることとな
る。
【００３４】なお、図２は、ヒューズブローが行なわれ
た後の半導体装置の断面構造を示している。この図２示
されるように、凹部２ａの側壁を覆うように窒化物層４
を形成することにより、ヒューズブロー後に、界面６が
露出するのが効果的に抑制される。それにより、ヒュー
ズブロー後の半導体装置の信頼性をも向上させることが
可能となる。
た後の半導体装置の断面構造を示している。この図２示
されるように、凹部２ａの側壁を覆うように窒化物層４
を形成することにより、ヒューズブロー後に、界面６が
露出するのが効果的に抑制される。それにより、ヒュー
ズブロー後の半導体装置の信頼性をも向上させることが
可能となる。
【００３５】次に、図３〜図５を用いて、図１に示され
る半導体装置の製造方法について説明する。図３〜図５
は、図１に示される半導体装置の製造工程の特徴的な第
１工程〜第３工程を示す断面図である。
る半導体装置の製造方法について説明する。図３〜図５
は、図１に示される半導体装置の製造工程の特徴的な第
１工程〜第３工程を示す断面図である。
【００３６】図３を参照して、基板（図示せず）上に形
成された種々の回路素子上に絶縁層を介在してヒューズ
層１を形成する。そして、このヒューズ層１を覆うよう
に層間絶縁層２を形成する。この層間絶縁層２の表面上
の所定位置に、金属配線層３とボンディングパッド層３
ａとを形成する。次に、ヒューズ層１の直上に位置する
層間絶縁層２の表面を露出させる開口８を有するマスク
層７ａを形成する。このマスク層７ａは、たとえば、レ
ジストにより構成される。また、マスク層７ａの開口８
の開口幅Ｗ１は、ヒューズ層１の平面幅以上の大きさで
ある。上記のようなマスク層７ａをマスクとして用いて
層間絶縁層２の表面を選択的にエッチングする。それに
より、凹部２ａが形成される。その結果、ヒューズ層１
上に位置する層間絶縁層２の厚みはｄに低減される。
成された種々の回路素子上に絶縁層を介在してヒューズ
層１を形成する。そして、このヒューズ層１を覆うよう
に層間絶縁層２を形成する。この層間絶縁層２の表面上
の所定位置に、金属配線層３とボンディングパッド層３
ａとを形成する。次に、ヒューズ層１の直上に位置する
層間絶縁層２の表面を露出させる開口８を有するマスク
層７ａを形成する。このマスク層７ａは、たとえば、レ
ジストにより構成される。また、マスク層７ａの開口８
の開口幅Ｗ１は、ヒューズ層１の平面幅以上の大きさで
ある。上記のようなマスク層７ａをマスクとして用いて
層間絶縁層２の表面を選択的にエッチングする。それに
より、凹部２ａが形成される。その結果、ヒューズ層１
上に位置する層間絶縁層２の厚みはｄに低減される。
【００３７】次に、図４を参照して、たとえばＣＶＤ
（Chemical Vapor Deposition ）法などを用いて、凹部
２ａ，金属配線層３およびボンディングパッド層３ａを
覆うように、層間絶縁層２上に窒化物層４を堆積する。
（Chemical Vapor Deposition ）法などを用いて、凹部
２ａ，金属配線層３およびボンディングパッド層３ａを
覆うように、層間絶縁層２上に窒化物層４を堆積する。
【００３８】次に、図５を参照して、上記の窒化物層４
上にたとえばレジストなどからなるマスク層７ｂを堆積
し、たとえば写真製版技術を用いてこのマスク層７ｂを
パターニングする。それにより、このマスク層７ｂにお
いてヒューズ層１の直上に位置する部分に開口１３ａを
形成し、マスク層７ｂにおいてボンディングパッド層３
ａの直上に位置する部分に開口１３ｂを形成する。
上にたとえばレジストなどからなるマスク層７ｂを堆積
し、たとえば写真製版技術を用いてこのマスク層７ｂを
パターニングする。それにより、このマスク層７ｂにお
いてヒューズ層１の直上に位置する部分に開口１３ａを
形成し、マスク層７ｂにおいてボンディングパッド層３
ａの直上に位置する部分に開口１３ｂを形成する。
【００３９】このとき、開口１３ａの開口幅Ｗ２は、図
３に示される開口８の開口幅Ｗ１よりも小さいものとす
る。そして、このようなマスク層７ｂをマスクとして用
いて、窒化物層４をエッチングする。それにより、ヒュ
ーズ層１の直上に開口４ａが形成され、ボンディングパ
ッド層３ａの直上に開口４ｂが形成される。その後、マ
スク層７ｂを除去する。以上の工程を経て図１に示され
る半導体装置が形成されることとなる。
３に示される開口８の開口幅Ｗ１よりも小さいものとす
る。そして、このようなマスク層７ｂをマスクとして用
いて、窒化物層４をエッチングする。それにより、ヒュ
ーズ層１の直上に開口４ａが形成され、ボンディングパ
ッド層３ａの直上に開口４ｂが形成される。その後、マ
スク層７ｂを除去する。以上の工程を経て図１に示され
る半導体装置が形成されることとなる。
【００４０】なお、上記の実施の形態１では、パシベー
ション層として窒化物層４を形成する場合について説明
したが、耐湿性や耐圧性などを向上させることが可能と
なる物質であれば窒化物以外の物質をパシベーション層
として用いてもよい。また、上記の窒化物層４上にポリ
イミドなどの有機物が存在していてもよい。
ション層として窒化物層４を形成する場合について説明
したが、耐湿性や耐圧性などを向上させることが可能と
なる物質であれば窒化物以外の物質をパシベーション層
として用いてもよい。また、上記の窒化物層４上にポリ
イミドなどの有機物が存在していてもよい。
【００４１】（実施の形態２）次に、図６〜図１０を用
いて、本発明の実施の形態２について説明する。図６
は、本発明の実施の形態２における半導体装置を示す断
面図である。
いて、本発明の実施の形態２について説明する。図６
は、本発明の実施の形態２における半導体装置を示す断
面図である。
【００４２】図６を参照して、本実施の形態２では、パ
シベーション層として酸化物層９と窒化物層４との積層
構造を使用している。それ以外の構造に関しては上述の
実施の形態１の場合とほぼ同様である。
シベーション層として酸化物層９と窒化物層４との積層
構造を使用している。それ以外の構造に関しては上述の
実施の形態１の場合とほぼ同様である。
【００４３】ここで、上記のように、酸化物層９と窒化
物層４との積層構造によりパシベーション層を構成する
場合の利点について説明する。窒化物層４は、酸化物層
９に比べ耐湿性の面で優れているが、比誘電率は高い。
そのため、配線容量を増大させることが懸念される。そ
こで、酸化物層９と窒化物層４との積層構造によりパシ
ベーション層を形成することによって、耐湿性の維持と
配線容量の低減とを両立することが可能となる。
物層４との積層構造によりパシベーション層を構成する
場合の利点について説明する。窒化物層４は、酸化物層
９に比べ耐湿性の面で優れているが、比誘電率は高い。
そのため、配線容量を増大させることが懸念される。そ
こで、酸化物層９と窒化物層４との積層構造によりパシ
ベーション層を形成することによって、耐湿性の維持と
配線容量の低減とを両立することが可能となる。
【００４４】上記のような利点を有するパシベーション
層を使用した場合には、図１５に示される凹部２ａを形
成することにより、酸化物層９と層間絶縁層２との界面
６が露出してしまう。そのため、この界面６から水分が
浸入し、金属配線層３が腐食する可能性が高くなる。
層を使用した場合には、図１５に示される凹部２ａを形
成することにより、酸化物層９と層間絶縁層２との界面
６が露出してしまう。そのため、この界面６から水分が
浸入し、金属配線層３が腐食する可能性が高くなる。
【００４５】そこで、図６に示されるように、ヒューズ
層１の直上に位置する酸化物層９に、凹部２ａと同じ開
口幅Ｗ１を有する開口９ａを形成し、この開口９ａの側
壁上と凹部２ａの側壁上とに延在するように窒化物層４
を形成する。それにより、窒化物層４によって界面６を
覆うことが可能となり、耐湿性を向上させることが可能
となる。このように耐湿性を向上させることが可能とな
るので、ヒューズ層１の周囲の領域の幅を増大させる必
要がなくなり、回路素子の高集積化にも寄与し得る。
層１の直上に位置する酸化物層９に、凹部２ａと同じ開
口幅Ｗ１を有する開口９ａを形成し、この開口９ａの側
壁上と凹部２ａの側壁上とに延在するように窒化物層４
を形成する。それにより、窒化物層４によって界面６を
覆うことが可能となり、耐湿性を向上させることが可能
となる。このように耐湿性を向上させることが可能とな
るので、ヒューズ層１の周囲の領域の幅を増大させる必
要がなくなり、回路素子の高集積化にも寄与し得る。
【００４６】一方、ボンディングパッド層３ａ上に位置
する酸化物層９には、開口９ｂが形成されている。
する酸化物層９には、開口９ｂが形成されている。
【００４７】次に、図７〜図１０を用いて、この実施の
形態２における半導体装置の製造方法について説明す
る。図７〜図１０は、この実施の形態２における半導体
装置の製造工程の特徴的な第１工程〜第４工程を示す断
面図である。
形態２における半導体装置の製造方法について説明す
る。図７〜図１０は、この実施の形態２における半導体
装置の製造工程の特徴的な第１工程〜第４工程を示す断
面図である。
【００４８】図７を参照して、上記の実施の形態１の場
合と同様の工程を経て、ヒューズ層１，層間絶縁層２，
金属配線層３およびボンディングパッド層３ａを形成す
る。そして、ＣＶＤ法などを用いて、金属配線層３およ
びボンディングパッド層３ａを覆うように、層間絶縁層
２上に酸化物層９を形成する。
合と同様の工程を経て、ヒューズ層１，層間絶縁層２，
金属配線層３およびボンディングパッド層３ａを形成す
る。そして、ＣＶＤ法などを用いて、金属配線層３およ
びボンディングパッド層３ａを覆うように、層間絶縁層
２上に酸化物層９を形成する。
【００４９】次に、図８を参照して、酸化物層９上に、
レジストなどからなるマスク層７ｃを形成する。そし
て、たとえば写真製版技術を用いて、このマスク層７ｃ
をパターニングする。それにより、マスク層７ｃにおけ
るヒューズ層１の直上に位置する部分に開口幅Ｗ１の開
口１０ａを形成し、マスク層７ｃにおけるボンディング
パッド層３ａの直上に位置する部分に開口幅Ｗ３の開口
１０ｂを形成する。そして、このマスク層７ｃをマスク
として用いて、酸化物層９と、層間絶縁層２の一部表面
とをエッチングする。このとき、ボンディングパッド層
３ａが層間絶縁層２の表面をエッチングする際のエッチ
ングストッパとして機能する。上記のエッチングによ
り、開口９ａ，９ｂと、凹部２ａとが形成される。な
お、上記の開口幅Ｗ１は、ヒューズ層１の平面幅以上の
大きさを有する。
レジストなどからなるマスク層７ｃを形成する。そし
て、たとえば写真製版技術を用いて、このマスク層７ｃ
をパターニングする。それにより、マスク層７ｃにおけ
るヒューズ層１の直上に位置する部分に開口幅Ｗ１の開
口１０ａを形成し、マスク層７ｃにおけるボンディング
パッド層３ａの直上に位置する部分に開口幅Ｗ３の開口
１０ｂを形成する。そして、このマスク層７ｃをマスク
として用いて、酸化物層９と、層間絶縁層２の一部表面
とをエッチングする。このとき、ボンディングパッド層
３ａが層間絶縁層２の表面をエッチングする際のエッチ
ングストッパとして機能する。上記のエッチングによ
り、開口９ａ，９ｂと、凹部２ａとが形成される。な
お、上記の開口幅Ｗ１は、ヒューズ層１の平面幅以上の
大きさを有する。
【００５０】次に、図９を参照して、ＣＶＤ法などを用
いて、酸化物層９を覆うように窒化物層４を堆積する。
そして、この窒化物層４上に、レジストなどからなるマ
スク層７ｄを形成し、所定形状にパターニングする。そ
れにより、マスク層７ｄにおけるヒューズ層１の直上に
位置する部分に開口幅Ｗ２の開口１１ａを形成し、マス
ク層７ｄにおけるボンディングパッド層３ａの直上に位
置する部分に開口幅Ｗ３の開口１１ｂを形成する。そし
て、このマスク層７ｄをマスクとして用いて、窒化物層
４をエッチングする。それにより、開口４ａ，４ｂがそ
れぞれ形成される。なお、マスク層７ｄにおける開口１
１ａの開口幅Ｗ２は、上記のマスク層７ｃの開口幅Ｗ１
よりも小さくなるように設定される。それにより、開口
４ａの開口幅も、凹部２ａおよび開口９ａの開口幅より
も小さいものとなる。上記のようにして開口４ａ，４ｂ
を形成した後、マスク層７ｄを除去する。以上の工程を
経て図６に示される半導体装置が形成されることとな
る。
いて、酸化物層９を覆うように窒化物層４を堆積する。
そして、この窒化物層４上に、レジストなどからなるマ
スク層７ｄを形成し、所定形状にパターニングする。そ
れにより、マスク層７ｄにおけるヒューズ層１の直上に
位置する部分に開口幅Ｗ２の開口１１ａを形成し、マス
ク層７ｄにおけるボンディングパッド層３ａの直上に位
置する部分に開口幅Ｗ３の開口１１ｂを形成する。そし
て、このマスク層７ｄをマスクとして用いて、窒化物層
４をエッチングする。それにより、開口４ａ，４ｂがそ
れぞれ形成される。なお、マスク層７ｄにおける開口１
１ａの開口幅Ｗ２は、上記のマスク層７ｃの開口幅Ｗ１
よりも小さくなるように設定される。それにより、開口
４ａの開口幅も、凹部２ａおよび開口９ａの開口幅より
も小さいものとなる。上記のようにして開口４ａ，４ｂ
を形成した後、マスク層７ｄを除去する。以上の工程を
経て図６に示される半導体装置が形成されることとな
る。
【００５１】なお、上記の実施の形態２では、パシベー
ション層として、酸化物層９と窒化物層４との積層構造
を一例として挙げたが、下層が上層よりも低い比誘電率
を有し、上層が耐湿性や耐圧性などを向上させ得る材質
であればそれ以外の組合せの積層構造からなるパシベー
ション層を使用してもよい。また、パシベーション層上
にポリイミドなどの有機物が存在していてもよい。
ション層として、酸化物層９と窒化物層４との積層構造
を一例として挙げたが、下層が上層よりも低い比誘電率
を有し、上層が耐湿性や耐圧性などを向上させ得る材質
であればそれ以外の組合せの積層構造からなるパシベー
ション層を使用してもよい。また、パシベーション層上
にポリイミドなどの有機物が存在していてもよい。
【００５２】（実施の形態３）次に、図１１および図１
２を用いて、この発明の実施の形態３について説明す
る。図１１は、この発明の実施の形態３における半導体
装置を示す断面図である。
２を用いて、この発明の実施の形態３について説明す
る。図１１は、この発明の実施の形態３における半導体
装置を示す断面図である。
【００５３】図１１を参照して、本実施の形態３におけ
る半導体装置と、上記の実施の形態２における半導体装
置とが異なるのは、ボンディングパッド層３ａ直上に設
けられた開口９ｂの側壁上に窒化物層４が延在するか否
かである。図１１に示されるように開口９ｂの側壁上に
窒化物層４が延在することにより、酸化物層９とボンデ
ィングパッド層３ａとの界面が露出するのを阻止するこ
とが可能となる。それにより、ボンディングパッド層３
ａ近傍における耐湿性を向上させることが可能となる。
る半導体装置と、上記の実施の形態２における半導体装
置とが異なるのは、ボンディングパッド層３ａ直上に設
けられた開口９ｂの側壁上に窒化物層４が延在するか否
かである。図１１に示されるように開口９ｂの側壁上に
窒化物層４が延在することにより、酸化物層９とボンデ
ィングパッド層３ａとの界面が露出するのを阻止するこ
とが可能となる。それにより、ボンディングパッド層３
ａ近傍における耐湿性を向上させることが可能となる。
【００５４】また、図１１に示されるように、窒化物層
４が開口９ｂの側壁上に延在することにより、結果とし
て、ボンディングパッド層３ａ上に位置する開口４ｂの
開口幅Ｗ４は、ボンディングパッド層３ａ上に位置する
開口９ｂの開口幅Ｗ３よりも小さいものとなる。それ以
外の構造に関しては図６に示される実施の形態２と同様
である。
４が開口９ｂの側壁上に延在することにより、結果とし
て、ボンディングパッド層３ａ上に位置する開口４ｂの
開口幅Ｗ４は、ボンディングパッド層３ａ上に位置する
開口９ｂの開口幅Ｗ３よりも小さいものとなる。それ以
外の構造に関しては図６に示される実施の形態２と同様
である。
【００５５】次に、図１２を用いて、本実施の形態３の
製造方法について説明する。図１２は、本実施の形態３
における半導体装置の製造工程の特徴的な工程を示す断
面図である。
製造方法について説明する。図１２は、本実施の形態３
における半導体装置の製造工程の特徴的な工程を示す断
面図である。
【００５６】まず、上記の実施の形態２と同様の工程を
経て、窒化物層４までを形成する。そして、この窒化物
層４上に、レジストなどからなるマスク層７ｅを形成
し、所定形状にパターニングする。それにより、マスク
層７ｅにおけるヒューズ層１の直上に位置する部分に開
口幅Ｗ２の開口１２ａを形成し、マスク層７ｅにおける
ボンディングパッド層３ａの直上に位置する部分に開口
幅Ｗ４の開口１２ｂを形成する。
経て、窒化物層４までを形成する。そして、この窒化物
層４上に、レジストなどからなるマスク層７ｅを形成
し、所定形状にパターニングする。それにより、マスク
層７ｅにおけるヒューズ層１の直上に位置する部分に開
口幅Ｗ２の開口１２ａを形成し、マスク層７ｅにおける
ボンディングパッド層３ａの直上に位置する部分に開口
幅Ｗ４の開口１２ｂを形成する。
【００５７】なお、開口幅Ｗ２は、開口幅Ｗ１よりも小
さく、開口幅Ｗ４は開口幅Ｗ３よりも小さくなるように
設定される。このようなマスク層７ｅをマスクとして用
いて、窒化物層４をエッチングする。それにより、開口
４ａ，４ｂを形成する。その後、マスク層７ｅを除去す
る。以上の工程を経て図１１に示される半導体装置が形
成されることとなる。
さく、開口幅Ｗ４は開口幅Ｗ３よりも小さくなるように
設定される。このようなマスク層７ｅをマスクとして用
いて、窒化物層４をエッチングする。それにより、開口
４ａ，４ｂを形成する。その後、マスク層７ｅを除去す
る。以上の工程を経て図１１に示される半導体装置が形
成されることとなる。
【００５８】以上、本発明の実施の形態について説明し
たが、今回開示された実施の形態はすべての点で例示で
あって制限的なものではないと考えられるべきである。
本発明の範囲は特許請求の範囲によって示され、特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれることが意図される。
たが、今回開示された実施の形態はすべての点で例示で
あって制限的なものではないと考えられるべきである。
本発明の範囲は特許請求の範囲によって示され、特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれることが意図される。
【図１】 この発明の実施の形態１における半導体装置
を示す断面図である。
を示す断面図である。
【図２】 図１に示される半導体装置においてレーザに
よるヒューズブローを行なった後の状態を示す断面図で
ある。
よるヒューズブローを行なった後の状態を示す断面図で
ある。
【図３】 図１に示される半導体装置の製造工程の特徴
的な第１工程を示す断面図である。
的な第１工程を示す断面図である。
【図４】 図１に示される半導体装置の製造工程の特徴
的な第２工程を示す断面図である。
的な第２工程を示す断面図である。
【図５】 図１に示される半導体装置の製造工程の特徴
的な第３工程を示す断面図である。
的な第３工程を示す断面図である。
【図６】 この発明の実施の形態２における半導体装置
を示す断面図である。
を示す断面図である。
【図７】 図６に示される半導体装置の製造工程の特徴
的な第１工程を示す断面図である。
的な第１工程を示す断面図である。
【図８】 図６に示される半導体装置の製造工程の特徴
的な第２工程を示す断面図である。
的な第２工程を示す断面図である。
【図９】 図６に示される半導体装置の製造工程の特徴
的な第３工程を示す断面図である。
的な第３工程を示す断面図である。
【図１０】 図６に示される半導体装置の製造工程の特
徴的な第４工程を示す断面図である。
徴的な第４工程を示す断面図である。
【図１１】 この発明の実施の形態３における半導体装
置を示す断面図である。
置を示す断面図である。
【図１２】 図１１に示される半導体装置の特徴的な製
造工程を示す断面図である。
造工程を示す断面図である。
【図１３】 従来の冗長回路を含むＤＲＡＭの概略構成
を示すブロック図である。
を示すブロック図である。
【図１４】 従来の半導体装置の断面図である。
【図１５】 図１４に示される半導体装置の改良例にお
ける半導体装置を示す断面図である。
ける半導体装置を示す断面図である。
１ ヒューズ層、２ 層間絶縁層、２ａ 凹部、３ 金
属配線層、３ａ ボンディングパッド層、４ 窒化物
層、４ａ，４ｂ，８，９ａ，９ｂ，１０ａ，１０ｂ，１
１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ 開
口、６ 界面、７ａ，７ｂ，７ｃ，７ｄ，７ｅ マスク
層、９ 酸化物層。
属配線層、３ａ ボンディングパッド層、４ 窒化物
層、４ａ，４ｂ，８，９ａ，９ｂ，１０ａ，１０ｂ，１
１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ 開
口、６ 界面、７ａ，７ｂ，７ｃ，７ｄ，７ｅ マスク
層、９ 酸化物層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ６９１
Claims (10)
- 【請求項１】 冗長回路と、 前記冗長回路に接続されるヒューズ層と、 前記ヒューズ層を覆うように形成され、前記ヒューズ層
の直上に位置する表面に前記ヒューズ層の平面幅以上の
大きさの第１の開口幅を有する凹部が設けられた層間絶
縁層と、 前記層間絶縁層を覆うように形成され、前記ヒューズ層
の直上に位置する前記凹部の底面を露出させ前記第１の
開口幅よりも小さい第２の開口幅を有する第１の開口が
設けられたパシベーション層と、を備えた、半導体装
置。 - 【請求項２】 前記凹部の周囲に位置する前記層間絶縁
層の表面上には金属配線層が形成され、 前記パシベーション層は、前記金属配線層を覆い、かつ
前記凹部の側壁上に延在する、請求項１に記載の半導体
装置。 - 【請求項３】 前記パシベーション層は、前記層間絶縁
層を覆うように形成され第１の比誘電率を有する第１の
絶縁層と、前記第１の絶縁層を覆うように形成され前記
第１の比誘電率よりも高い第２の比誘電率を有する第２
の絶縁層とを含み、 前記第１の絶縁層には、前記凹部の側壁と連なる側壁を
有し前記第１の絶縁層を貫通する第２の開口が設けら
れ、 前記第２の絶縁層は、前記第１の絶縁層と前記層間絶縁
層との界面を覆うように前記第２の開口の側壁上と前記
凹部の側壁上とに延在する、請求項１に記載の半導体装
置。 - 【請求項４】 前記層間絶縁層の表面上には、前記凹部
と間隔をあけてボンディングパッド層が形成され、 前記第１の絶縁層には、第３の開口幅を有し前記ボンデ
ィングパッド層の表面を露出させる第３の開口が設けら
れ、 前記第２の絶縁層は、前記第３の開口の側壁上に延在
し、 前記第３の開口内に位置する前記第２の絶縁層には、前
記第３の開口幅より小さい第４の開口幅を有し前記ボン
ディングパッド層の一部表面を露出させる第４の開口が
設けられる、請求項３に記載の半導体装置。 - 【請求項５】 冗長回路と、 前記冗長回路に接続されるヒューズ層と、 前記ヒューズ層を覆うように形成され、前記ヒューズ層
の直上に前記ヒューズ層の平面幅以上の大きさの開口幅
を有する凹部が形成された層間絶縁層と、 前記層間絶縁層を覆い、前記凹部の底面の周縁部に達す
るように前記凹部の側壁上に延在し、前記ヒューズ層の
直上に位置する前記凹部の底面を露出させるパシベーシ
ョン層と、を備えた、半導体装置。 - 【請求項６】 基板上に形成された層間絶縁層と、 前記層間絶縁層の表面上に形成されるボンディングパッ
ド層と、 前記層間絶縁層を覆い、前記ボンディングパッド層の表
面を露出させる第１の開口が設けられ、第１の比誘電率
を有する第１の絶縁層と、 前記第１の絶縁層と前記第１の開口の側壁とを覆い、前
記ボンディングパッド層の一部表面を露出させる第２の
開口が設けられ、前記第１の比誘電率よりも高い第２の
比誘導率を有する第２の絶縁層と、を備え、 前記第１および第２の絶縁層によりパシベーション層が
構成される、半導体装置。 - 【請求項７】 冗長回路に接続されるヒューズ層を形成
する工程と、 前記ヒューズ層を覆うように層間絶縁層を形成する工程
と、 前記ヒューズ層の直上に位置する前記層間絶縁層の表面
に、前記ヒューズ層の平面幅以上の大きさの第１の開口
幅を有する凹部を形成する工程と、 前記凹部と前記層間絶縁層とを覆うようにパシベーショ
ン層を形成する工程と、 前記パシベーション層上に、前記第１の開口幅よりも小
さい第２の開口幅を有する第１の開口が前記ヒューズ層
の直上に設けられたマスク層を形成する工程と、 前記マスク層をマスクとして用いて前記パシベーション
層をエッチングすることにより、前記パシベーション層
に前記ヒューズ層の直上に位置する前記凹部の底面を露
出させる第２の開口を形成する工程と、を備えた、半導
体装置の製造方法。 - 【請求項８】 冗長回路に接続されるヒューズ層を形成
する工程と、 前記ヒューズ層を覆うように層間絶縁層を形成する工程
と、 前記層間絶縁層の表面上に、前記ヒューズ層と重ならな
いようにボンディングパッド層を形成する工程と、 前記ボンディングパッド層と前記層間絶縁層とを覆うよ
うに、第１の比誘電率を有しパシベーション層の一部と
なる第１の絶縁層を形成する工程と、 前記ヒューズ層の直上に位置する前記第１の絶縁層を貫
通し第１の開口幅を有する第１の開口と、前記ボンディ
ングパッド層の表面を選択的に露出させるように前記第
１の絶縁層を貫通する第２の開口とを前記第１の絶縁層
に形成するとともに、前記第１の開口の側壁と連なる側
壁を有し前記層間絶縁層内に底面を有する凹部を前記層
間絶縁層の表面に形成する工程と、 前記第１および第２の開口と前記凹部とを覆うように前
記第１の絶縁層上に、前記第１の比誘電率よりも高い第
２の比誘電率を有し前記パシベーション層の一部となる
第２の絶縁層を形成する工程と、 前記第２の絶縁層上に、前記第１の開口幅よりも小さい
第２の開口幅を有する第３の開口が前記ヒューズ層の直
上に設けられ前記第２の開口上に第４の開口が設けられ
たマスク層を形成する工程と、 前記マスク層をマスクとして用いて前記第２の絶縁層を
エッチングすることにより、前記ヒューズ層の直上に位
置する前記凹部の底面を露出させる第５の開口と、前記
ボンディングパッド層の表面を選択的に露出させる第６
の開口とを形成する工程と、を備えた、半導体装置の製
造方法。 - 【請求項９】 前記第４の開口の開口幅は、前記第２の
開口の開口幅よりも小さくなるように調整され、 前記マスク層を形成する工程は、前記第２の開口の側壁
を覆うように前記マスク層を形成する工程を含む、請求
項８に記載の半導体装置の製造方法。 - 【請求項１０】 基板上に層間絶縁層を形成する工程
と、 前記層間絶縁層の表面上にボンディングパッド層を形成
する工程と、 前記ボンディングパッド層を覆うように第１の比誘電率
を有しパシベーション層の一部となる第１の絶縁層を形
成する工程と、 前記第１の絶縁層を選択的にエッチングすることによ
り、前記ボンディングパッド層の表面を露出させ第１の
開口幅を有する第１の開口を前記第１の絶縁層に形成す
る工程と、 前記第１の開口を覆うように前記第１の絶縁層上に前記
第１の比誘電率よりも高い第２の比誘電率を有し前記パ
シベーション層の一部となる第２の絶縁層を形成する工
程と、 前記第２の絶縁層上に、前記第１の開口幅よりも小さい
第２の開口幅を有する第２の開口が前記第１の開口の直
上に設けられたマスク層を形成する工程と、 前記マスク層をマスクとして用いて前記第２の絶縁層を
エッチングすることにより、前記ボンディングパッド層
の一部表面を露出させる第３の開口を形成するとともに
前記第２の絶縁層によって前記第１の開口の側壁を覆う
工程と、を備えた、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333903A JPH09153552A (ja) | 1995-11-29 | 1995-11-29 | 半導体装置およびその製造方法 |
| DE19619737A DE19619737C2 (de) | 1995-11-29 | 1996-05-15 | Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung |
| US08/650,695 US5844295A (en) | 1995-11-29 | 1996-05-20 | Semiconductor device having a fuse and an improved moisture resistance |
| KR1019960059476A KR100225715B1 (ko) | 1995-11-29 | 1996-11-29 | 반도체 장치 및 그 제조 방법 |
| US09/177,483 US6004834A (en) | 1995-11-29 | 1998-10-23 | Method of manufacturing semiconductor device having a fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333903A JPH09153552A (ja) | 1995-11-29 | 1995-11-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153552A true JPH09153552A (ja) | 1997-06-10 |
Family
ID=18271247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7333903A Pending JPH09153552A (ja) | 1995-11-29 | 1995-11-29 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5844295A (ja) |
| JP (1) | JPH09153552A (ja) |
| KR (1) | KR100225715B1 (ja) |
| DE (1) | DE19619737C2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413582B1 (ko) * | 2001-06-28 | 2003-12-31 | 동부전자 주식회사 | 반도체소자용 패드레이어/퓨즈레이어의 형성방법 |
| JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
| KR100475136B1 (ko) * | 2000-12-04 | 2005-03-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 콘택 영역 형성 방법 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100594219B1 (ko) * | 2000-06-21 | 2006-06-30 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 |
| JP2007035941A (ja) * | 2005-07-27 | 2007-02-08 | Ricoh Co Ltd | 半導体装置の製造方法 |
| CN1306589C (zh) * | 2002-11-27 | 2007-03-21 | 国际商业机器公司 | 熔丝结构的形成方法 |
| JP2013140871A (ja) * | 2012-01-05 | 2013-07-18 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020746A (en) * | 1994-11-23 | 2000-02-01 | Intel Corporation | Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die |
| US5976980A (en) * | 1994-11-23 | 1999-11-02 | Intel Corporation | Method and apparatus providing a mechanical probe structure in an integrated circuit die |
| US6153891A (en) * | 1994-11-23 | 2000-11-28 | Intel Corporation | Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die |
| US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
| JPH118305A (ja) * | 1997-06-13 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6309897B1 (en) | 1997-09-30 | 2001-10-30 | Intel Corporation | Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die |
| US5904486A (en) * | 1997-09-30 | 1999-05-18 | Intel Corporation | Method for performing a circuit edit through the back side of an integrated circuit die |
| US6365521B1 (en) * | 1997-12-31 | 2002-04-02 | Intel Corporation | Passivation for tight metal geometry |
| US6159754A (en) * | 1998-05-07 | 2000-12-12 | Intel Corporation | Method of making a circuit edit interconnect structure through the backside of an integrated circuit die |
| US6677226B1 (en) * | 1998-05-11 | 2004-01-13 | Motorola, Inc. | Method for forming an integrated circuit having a bonding pad and a fuse |
| US6261937B1 (en) * | 1998-06-24 | 2001-07-17 | Siemens Aktiengesellschaft | Method for forming a semiconductor fuse |
| US6061264A (en) * | 1998-07-17 | 2000-05-09 | Lsi Logic Corporation | Self-aligned fuse structure and method with anti-reflective coating |
| US6413848B1 (en) | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| US6259146B1 (en) * | 1998-07-17 | 2001-07-10 | Lsi Logic Corporation | Self-aligned fuse structure and method with heat sink |
| US6121074A (en) * | 1998-11-05 | 2000-09-19 | Siemens Aktiengesellschaft | Fuse layout for improved fuse blow process window |
| JP3178438B2 (ja) * | 1998-11-20 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
| US6235557B1 (en) * | 1999-04-28 | 2001-05-22 | Philips Semiconductors, Inc. | Programmable fuse and method therefor |
| KR100564556B1 (ko) * | 1999-09-08 | 2006-03-29 | 삼성전자주식회사 | 리던던시 셀을 포함하는 반도체 소자 및 그 제조방법 |
| US6692995B2 (en) | 2002-04-05 | 2004-02-17 | Intel Corporation | Physically deposited layer to electrically connect circuit edit connection targets |
| US6864124B2 (en) * | 2002-06-05 | 2005-03-08 | United Microelectronics Corp. | Method of forming a fuse |
| DE10343279B4 (de) * | 2003-09-18 | 2007-02-15 | Thomas Passe | Elektrisches Leitungssystem |
| TW200531253A (en) * | 2003-09-19 | 2005-09-16 | Koninkl Philips Electronics Nv | Fuse structure for maintaining passivation integrity |
| US7629234B2 (en) * | 2004-06-18 | 2009-12-08 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling |
| US9496221B2 (en) * | 2012-06-25 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming fuse pad and bond pad of integrated circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61154146A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6392040A (ja) * | 1986-10-06 | 1988-04-22 | Nec Corp | 冗長ビツトを有する半導体記憶装置 |
| JPH02215149A (ja) * | 1989-02-16 | 1990-08-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JPH0383361A (ja) * | 1989-08-28 | 1991-04-09 | Matsushita Electron Corp | 半導体装置 |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2695548B2 (ja) * | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| JP3255524B2 (ja) * | 1993-12-28 | 2002-02-12 | 三菱電機株式会社 | 冗長回路を有する半導体装置およびその製造方法 |
-
1995
- 1995-11-29 JP JP7333903A patent/JPH09153552A/ja active Pending
-
1996
- 1996-05-15 DE DE19619737A patent/DE19619737C2/de not_active Expired - Fee Related
- 1996-05-20 US US08/650,695 patent/US5844295A/en not_active Expired - Fee Related
- 1996-11-29 KR KR1019960059476A patent/KR100225715B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594219B1 (ko) * | 2000-06-21 | 2006-06-30 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 |
| KR100475136B1 (ko) * | 2000-12-04 | 2005-03-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 콘택 영역 형성 방법 |
| KR100413582B1 (ko) * | 2001-06-28 | 2003-12-31 | 동부전자 주식회사 | 반도체소자용 패드레이어/퓨즈레이어의 형성방법 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| CN1306589C (zh) * | 2002-11-27 | 2007-03-21 | 国际商业机器公司 | 熔丝结构的形成方法 |
| JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
| JP2007035941A (ja) * | 2005-07-27 | 2007-02-08 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JP2013140871A (ja) * | 2012-01-05 | 2013-07-18 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100225715B1 (ko) | 1999-10-15 |
| DE19619737A1 (de) | 1997-06-05 |
| US5844295A (en) | 1998-12-01 |
| KR970030679A (ko) | 1997-06-26 |
| DE19619737C2 (de) | 2003-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225715B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| US6392300B1 (en) | Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire | |
| US6372554B1 (en) | Semiconductor integrated circuit device and method for production of the same | |
| US6656826B2 (en) | Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device | |
| US5252844A (en) | Semiconductor device having a redundant circuit and method of manufacturing thereof | |
| US6835998B2 (en) | Fuse area structure including protection film on sidewall of fuse opening in semiconductor device and method of forming the same | |
| US7666734B2 (en) | Semiconductor device having a fuse | |
| US7368330B2 (en) | Semiconductor device having fuse circuit on cell region and method of fabricating the same | |
| JP2005109145A (ja) | 半導体装置 | |
| US7592206B2 (en) | Fuse region and method of fabricating the same | |
| US6004834A (en) | Method of manufacturing semiconductor device having a fuse | |
| JP2003060036A (ja) | 半導体装置およびその製造方法 | |
| US7893465B2 (en) | Semiconductor device and method of manufacturing same | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| US20070170544A1 (en) | Semiconductor device with metal fuses | |
| US20080093705A1 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| JP3178438B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02256258A (ja) | 半導体装置の製造方法 | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| US20070102785A1 (en) | Semiconductor device with fuse and method of fabricating the same | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| KR101116350B1 (ko) | 반도체 소자 제조방법 | |
| KR20070036463A (ko) | 퓨즈 영역을 갖는 반도체 기억소자들의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |