JPS6392040A - 冗長ビツトを有する半導体記憶装置 - Google Patents

冗長ビツトを有する半導体記憶装置

Info

Publication number
JPS6392040A
JPS6392040A JP61238448A JP23844886A JPS6392040A JP S6392040 A JPS6392040 A JP S6392040A JP 61238448 A JP61238448 A JP 61238448A JP 23844886 A JP23844886 A JP 23844886A JP S6392040 A JPS6392040 A JP S6392040A
Authority
JP
Japan
Prior art keywords
fuse
memory device
molybdenum
semiconductor memory
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61238448A
Other languages
English (en)
Inventor
Noboru Hirakawa
昇 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61238448A priority Critical patent/JPS6392040A/ja
Publication of JPS6392040A publication Critical patent/JPS6392040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発面は冗長ビットを有する半導体記憶製置に関し、特
にとニーズ配線金属膜の材料の選択に関する。
〔従来の技術〕
近年、半導体記憶装置はますます高集積化の一途をたど
っており、それに伴ない製造歩留シは一般的に低下する
傾向を示している。従って、最近の半導体記憶装置は幾
つかの冗長ビット・セルを余分にメモリ・セル・アレイ
内に含んでおシネ良セルが発生したときはこの不良のビ
ット・セルをf良品の冗長ビット・セルに置換するよう
にして歩溜り低下を防止する。この不良ビット・セルと
良品の冗長ビット・セルの置換には予かしめ形成してお
いたヒエーズ配Ivilを電気的またはレーザ光照射手
段などにより溶断して回路を継ぎ変える手法が通常用い
られている。この際、形成されるヒユーズ配線は一般に
はリン(P)を高濃度にドープしたポリシリコン膜から
成る。
〔発明が解決しようとする問題点〕
しかしながら、このリン・ドープ・ポリシリコンをヒユ
ーズ配線材とした半導体記憶装置では、例えば電Rk通
じてこれを電気的に溶断しようとすると、拡散プロセス
から来るポリシリコンの膜質上のバラツキ等により溶断
率が不同で確実に溶断しないとか或いは溶断が過度に行
なわれて7−−ズ材が飛散したりする事故がおこる。ま
た、レーザー光で溶断する場合でもレーザ光のパワー調
節およびフォーカス等の調整が難しいので、同じように
パワー不足で溶断が不完全に終わったシ或いは逆に過度
にすぎて下地のフィールド絶縁膜内にダメージを与えて
し1つたシ更には溶断飛沫を飛散せしめたりの事故を生
じる。
第4図は従来の冗長ビットを有する半導体記憶装置にお
けるヒユーズ配線のレーザ光による溶断状況図で、フィ
ールド絶縁膜2が過度のレーザ光によシ深く掘削されて
掘削溝6を形成し、また、7ユーズ配線のリン・ドープ
・ポリシリコン膜3がパッシベーション膜5の膜面にま
で飛散して溶断飛沫7として付着している有様?示すも
のである。
ここで、1および4は半導体基板および層間絶縁膜ヲそ
れぞれ示している。
本発明の目的は、上記の情況に鑑み、溶断操作を正確に
制御し得るヒユーズ配腺全備えた冗長ビットを有する半
導体記憶装置を提供することである。
〔問題点を解決するだめの手段〕
本発明によれば、冗長ビットを有しヒユーズ配線を溶断
することにより不良ビット・セルを冗長ビット・セルに
置換する半導体記憶装置は、前記ヒューズ配線が酸化雰
囲気内での加熱によシ昇華する金桟材料から成ることを
含む。
すなわち、本発明によればそのにマ断によυ不良ビット
・セルを良品の冗長ビット・セルに継ぎ変えるヒユーズ
配線は、モリブデン(Mo)iたはタングステン(Vv
’ )などの熱酸化雰囲気内で直ちに昇華し消失する物
性をもつ金属膜で形成される。
このように溶断操作は金4そのものが有する物性を利用
して行なわれるので、溶断操作をきわめて正確に制御さ
れた状態で行ない得る。従って、従来の如きヒユーズ配
線の過不足事故を生じることは全くない。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すヒユーズ配線部の断面
構造内である。本実施例によれば、冗長ビットを鳴する
半導体記憶装置のフーーズ配線部は、半導体基板1と、
フィールド絶縁B142と、ヒューズ配線を形成するモ
リブデン(Mo)金属膜8と、一部に開口部9を形成す
る層間絶縁膜4およびパッシベーション膜5とを含む。
本実施例はパッジベージlン膜5(I−被覆する最終工
程までを終えた場合に得られる構造を示し、ヒユーズ配
線を溶断する必要が生じた際はこの開口部9内に露出さ
れたモリブデン金属膜が酸化雰囲気中でレーザ光等で加
熱てれる。
第2図は本発明半導体記憶装置におけるヒユーズ配線の
レーザ光による溶断状況図である。すなわち、完属した
記憶装置の一部の記憶セルに不良ビットがあシ冗長ビッ
トに接続し直す必要が生じるとこの記憶装置は酸化雰囲
気内に搬送される。
第2回の〔02)は処理室々ζ酸化券囲気にあることを
示している。ここで、開口部9にはレーザ光10が照射
されモリブデン金属膜8のヒユーズ部のみが温贋900
℃以上に局部加熱される。このときモリブデン金属膜8
は局部的に昇華し溶断する。従って、従来装置の如くフ
ィールド絶縁M2にダメージを与えることも、また、溶
断飛沫を発生することもなく、きわめてクリーンな状態
で冗長lビットと不良ビットの置換を完了させることが
できる。
第3肉は本発明の他の実施例を示すヒユーズ配線部の断
面構造図である。本実施例によれば、モリブデン金属膜
8の溶断は製造工程の中間段階で実施される。すなわち
、不良ビットの弔無は中間工程で検査され冗長ビットへ
の切換え操作が全く同様の手法によって実施された場合
を示す。この場合ではモリブデン住属膜8の溶断を完了
した後パッシベーション膜5が被覆される。以上の説明
から明らかなように、モリブテン金h4M8の昇華には
900℃以上の温度と酸素雰囲気が必要であるので、通
常の使用状態でフユーズ部が溶断する事故の発生は皆無
であり、また、モリブデン(MO)以外でも同様な物性
をもつ金属〔例えばタングステン(W〕〕を用いれば全
く同様の効果をあげることができる。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、」し ヒユーズ配線モリブデン等の如く通常状態では低抵抗体
であるが熱酸化されると昇華して消失する金属材料で形
成することによって溶断飛沫を飛び散らせることも、ま
た、下層部へ ダメージを与えることも全くなく精度良
く冗長ビットへの接続換えを完了せしめ得るので、きわ
めて信頼性の高い半導体記憶装置を実現できる効果を有
する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すヒューズ配線部の断面
構造図、第2図は本発明半導体記憶装置におけるヒユー
ズ配線のレーザ光による溶断状況図、第3図は本発明の
他の実施例全示すヒューズ配線部の断面構造図、第4図
は従来の冗長ビットを有する半導体記憶装置におけるヒ
ユーズ配線のレーザ光による溶断状況図である。 l・・・・・・半導体基板、2・・・・・・フィールド
絶P&膜、3・・・・・・リン−ドープ・ポリシリコン
M(ヒユーズ配線)、4・・・・・・層間絶縁膜、5・
・・・・・パッジベージ宣ン膜、6・・・・・・掘削溝
、7・・・・・・溶断飛沫、8・・・・・・モリブデン
金属膜(ヒユーズ配線)、9・・・・・・開口部、10
・・・・・・レーザ光、〔02〕・・・・・・酸化雰囲
気。 代理人 弁理士  内 原   晋 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)冗長ビットを有しヒューズ配線を溶断することに
    より不良ビット・セルを冗長ビット・セルに置換する半
    導体記憶装置において、前記ヒューズ配線が酸化雰囲気
    内での加熱により昇華する金属材料から成ることを特徴
    とする冗長ビットを有する半導体記憶装置。
  2. (2)前記ヒューズ配線がモリブデン(Mo)またはタ
    ングステン(W)の金属膜から成ることを特徴とする特
    許請求の範囲第(1)項記載の冗長ビットを有する半導
    体記憶装置。
JP61238448A 1986-10-06 1986-10-06 冗長ビツトを有する半導体記憶装置 Pending JPS6392040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61238448A JPS6392040A (ja) 1986-10-06 1986-10-06 冗長ビツトを有する半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61238448A JPS6392040A (ja) 1986-10-06 1986-10-06 冗長ビツトを有する半導体記憶装置

Publications (1)

Publication Number Publication Date
JPS6392040A true JPS6392040A (ja) 1988-04-22

Family

ID=17030369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61238448A Pending JPS6392040A (ja) 1986-10-06 1986-10-06 冗長ビツトを有する半導体記憶装置

Country Status (1)

Country Link
JP (1) JPS6392040A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844295A (en) * 1995-11-29 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a fuse and an improved moisture resistance
US6004834A (en) * 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844295A (en) * 1995-11-29 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a fuse and an improved moisture resistance
US6004834A (en) * 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse

Similar Documents

Publication Publication Date Title
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US4561906A (en) Laser activated polysilicon connections for redundancy
EP0083211B1 (en) Semiconductor device with fuse
US7911025B2 (en) Fuse/anti-fuse structure and methods of making and programming same
US4748491A (en) Redundant circuit of semiconductor device and method of producing same
US4774561A (en) Semiconductor device
JPS6392040A (ja) 冗長ビツトを有する半導体記憶装置
JPS62119938A (ja) 冗長性回路を備えた半導体装置
JPH0428249A (ja) 半導体装置
US6177297B1 (en) Method of forming metallic fuse demanding lower laser power for circuit repair
JPS5823475A (ja) 半導体装置及び製造方法
JP2007311372A (ja) 半導体装置及びその製造方法
JPS6076140A (ja) 半導体装置
JP2590856B2 (ja) 回路基板およびその修復方法
JPS5948543B2 (ja) 半導体装置
JPS6193643A (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
KR20170091532A (ko) 반도체 장치
JPS59124145A (ja) 半導体装置
JPH0350756A (ja) 半導体集積回路の製造方法
JPS5858742A (ja) 半導体装置
JPH06244285A (ja) 半導体装置
JPH0616536B2 (ja) ヒューズromを有する半導体装置及びヒューズromの導通方法
JPS5877097A (ja) プログラマブル・リ−ド・オンリ・メモリ素子
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
JPS5913368A (ja) 半導体装置