JPS5913368A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5913368A JPS5913368A JP57123609A JP12360982A JPS5913368A JP S5913368 A JPS5913368 A JP S5913368A JP 57123609 A JP57123609 A JP 57123609A JP 12360982 A JP12360982 A JP 12360982A JP S5913368 A JPS5913368 A JP S5913368A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- polycrystalline silicon
- layer
- silicon layer
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置に関し、特に半導体記憶装置ｆ等に
用いられるヒユーズ型切換疾子の改良に関する。
用いられるヒユーズ型切換疾子の改良に関する。
０））技術の背景
各種半導体装置の中には、使用者自身が必要とする情報
を書き込むことのできるＦＲＯＭ （Ｐｒｏｇｒａｍ８
５□。Ｒｔｇ’ＥＬ瞳Ｉｖｂｍｏｒｙ） （７）ごお６
、半、オ装置、よ設けられたメモリセル・マトリックス
内のワード線とビット線との交点にまたがって挿入され
た多結晶シリコン、アルミニウム、ニクロム等よりなる
可溶体を溶断する構成等により、回路中の２点間を開放
せしめて記憶動作を行なわしめるヒユーズ型の切換素子
を具備したものがある。すなわちかかる切換素子は、上
記ＦＲＯＭの場合は記憶（メモリ）セルの構成要素とし
て用いられる。
を書き込むことのできるＦＲＯＭ （Ｐｒｏｇｒａｍ８
５□。Ｒｔｇ’ＥＬ瞳Ｉｖｂｍｏｒｙ） （７）ごお６
、半、オ装置、よ設けられたメモリセル・マトリックス
内のワード線とビット線との交点にまたがって挿入され
た多結晶シリコン、アルミニウム、ニクロム等よりなる
可溶体を溶断する構成等により、回路中の２点間を開放
せしめて記憶動作を行なわしめるヒユーズ型の切換素子
を具備したものがある。すなわちかかる切換素子は、上
記ＦＲＯＭの場合は記憶（メモリ）セルの構成要素とし
て用いられる。
一方これ以外に、例えば必要な情報を書き換え可能に蓄
え、必要な時期にそれを読み出すことのできるＲＡＭ
（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍａｍｏｒ）’）の素
子製造時においては、メモリ七ｌしをマトリックス構成
に必要なビット数以上に冗長して設けておき、正規のメ
モリセルの試験の際不良のメモリセルがあった時には、
該不良のメモリセルの含まれるラインの機能を末消し、
代りに冗長メモリセルのラインを接続する場合にも用い
られる。
え、必要な時期にそれを読み出すことのできるＲＡＭ
（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍａｍｏｒ）’）の素
子製造時においては、メモリ七ｌしをマトリックス構成
に必要なビット数以上に冗長して設けておき、正規のメ
モリセルの試験の際不良のメモリセルがあった時には、
該不良のメモリセルの含まれるラインの機能を末消し、
代りに冗長メモリセルのラインを接続する場合にも用い
られる。
このような切換素子は、前者のＦＲＯＭの場合にはメモ
リセルの構成要素として、また後者のＲＡＭ等における
不良部分の切換えの場合は、半導体装置がますます大規
模化する状況下では製造歩留を向上させ半導体装置の価
格を引き下げる手段として、いずれも重要なものである
０、 （ｃ） 従来技術と問題点 従来のヒユーズ型切換素子は第１図の断面図に示すよう
に半導体基板１表面−ヒに被着せる二酸化シリコン（Ｓ
ｉ０２）膜２上に形成された多結晶シリコン層３をアル
ミニウム（Ａｔ＞よりなる電極４゜４′間に電圧を印加
し、可溶体の多結晶層３に電流を流すことにより可溶体
３自身の抵抗により発生するンユール熱により可溶体３
を昇温溶融させて第２図の断面図に示すように可溶体３
を溶断ずちところが可溶体３は必ずしも図示のごとく確
実に分離溶断されるとは限らず、溶融片（図示しない）
が残存したり、溶断に要する電流が一定しないという゛
問題がある。又一般的には可溶体３を燐硅酸ガラス（Ｐ
ＳＧ）又は二酸化シリコン（ＳｉＯｌ）の被膜（図示し
ない）で覆っている場合には切断された部分では複雑な
反応がおこるため顕微鏡検査では溶断の確認がしにくい
。電気的な可溶体３溶断に代えて、大出力レーザをヒユ
ーズに照射して溶断することも司能である。しかしなが
ら、この場合には可溶体３上の被膜も同時に溶解蒸発し
てしまうために生じた穴をＰＳＧ又は５ｉ０２で埋める
必要があり工程が増加する。上記問題点を改善するため
Ｋその他に第３図（ａ）・ｔｂＪの断面図及び平面図に
示すようなヒユーズ型切換素子が提案されている。即ち
半導体基板ｌｌ上の二酸化シリコン層１２には２つの凹
所１２１・１２２が設けられておりその全表面上に化学
気相成長法によって多結晶（場合洗よっては非晶質）シ
リコン層１３が形成され、ホトエツチングによって所定
形成にパターンニングされている。そして凹所１２１お
よび１２２を結ぶ多結晶シリコン層部分１３１が必要に
応じてレーザ照射はよって溶断されることになる。この
多結晶シリコン層１３の上に燐硅酸ガラス（ＰＳＧ）層
１４が保護膜および絶縁膜として形成されており、この
ＰＳＧ層１４にはコノタクトホールが開かれていてアル
ミニウムなどのような導体層１５が多結晶層ンリコン層
１３と電気的に接続されている。上述した構造のヒユー
ズ部において、溶断される多結晶シ酔ノコン層Ｂの凹所
１２１．１２２間部分１３１を中心として凹所１２１、
１２２にも当るようにレーザ光１６を選択的に照射すれ
ば二酸化シリコン層１２上の溶融シリコン（部分１３１
）が凹所１２１．１２２へ流れ第４図の断面図に２示す
ように空洞１７が生じる。このように凹所１２１゜１２
２間を結ぶ多結晶シリコン層部分１３１が図示のように
凹所へ流れてその場所からなくなるので多結晶シリコン
層１３は凹所１２１．１２２間で溶断されたことになる
。これは多結晶シリコン層１３１カニ酸化シリコン層の
段差、即ち厚いＳｔ ｏ２層１２３と薄（・Ｓｉ ０２
層１２４との段差による流れ込みと同時にＳｔ ０２層
１２３と５ｉ０２層１２４の熱伝導の差によつ【溶融シ
リコンが初めに凹所１２１．１２２の部分より凝固し前
二のようにすれば可溶体３を溶断した後、絶縁膜を埋め
る工程を加える必要はない。しかしながら第３図（ｂ）
に示すごとく凹所囚、１２２のｅｄｇｅ部１２５と多結
晶シリコン層口の周囲部分の厚（・Ｓｉ ｏ７層１２３
とが多結晶シリコン層１３によって完全に被覆されてい
ないためレーザ光照射によってその部分の直下の半導体
基板の温度が高くなり、厚い５ｉｎ２膜１２３と薄いＳ
ｉ ０２膜１２４との熱伝導による温度差が完全でなく
確実に分離溶断されるとは限らないという問題があり、
これは致命的な問題である。
リセルの構成要素として、また後者のＲＡＭ等における
不良部分の切換えの場合は、半導体装置がますます大規
模化する状況下では製造歩留を向上させ半導体装置の価
格を引き下げる手段として、いずれも重要なものである
０、 （ｃ） 従来技術と問題点 従来のヒユーズ型切換素子は第１図の断面図に示すよう
に半導体基板１表面−ヒに被着せる二酸化シリコン（Ｓ
ｉ０２）膜２上に形成された多結晶シリコン層３をアル
ミニウム（Ａｔ＞よりなる電極４゜４′間に電圧を印加
し、可溶体の多結晶層３に電流を流すことにより可溶体
３自身の抵抗により発生するンユール熱により可溶体３
を昇温溶融させて第２図の断面図に示すように可溶体３
を溶断ずちところが可溶体３は必ずしも図示のごとく確
実に分離溶断されるとは限らず、溶融片（図示しない）
が残存したり、溶断に要する電流が一定しないという゛
問題がある。又一般的には可溶体３を燐硅酸ガラス（Ｐ
ＳＧ）又は二酸化シリコン（ＳｉＯｌ）の被膜（図示し
ない）で覆っている場合には切断された部分では複雑な
反応がおこるため顕微鏡検査では溶断の確認がしにくい
。電気的な可溶体３溶断に代えて、大出力レーザをヒユ
ーズに照射して溶断することも司能である。しかしなが
ら、この場合には可溶体３上の被膜も同時に溶解蒸発し
てしまうために生じた穴をＰＳＧ又は５ｉ０２で埋める
必要があり工程が増加する。上記問題点を改善するため
Ｋその他に第３図（ａ）・ｔｂＪの断面図及び平面図に
示すようなヒユーズ型切換素子が提案されている。即ち
半導体基板ｌｌ上の二酸化シリコン層１２には２つの凹
所１２１・１２２が設けられておりその全表面上に化学
気相成長法によって多結晶（場合洗よっては非晶質）シ
リコン層１３が形成され、ホトエツチングによって所定
形成にパターンニングされている。そして凹所１２１お
よび１２２を結ぶ多結晶シリコン層部分１３１が必要に
応じてレーザ照射はよって溶断されることになる。この
多結晶シリコン層１３の上に燐硅酸ガラス（ＰＳＧ）層
１４が保護膜および絶縁膜として形成されており、この
ＰＳＧ層１４にはコノタクトホールが開かれていてアル
ミニウムなどのような導体層１５が多結晶層ンリコン層
１３と電気的に接続されている。上述した構造のヒユー
ズ部において、溶断される多結晶シ酔ノコン層Ｂの凹所
１２１．１２２間部分１３１を中心として凹所１２１、
１２２にも当るようにレーザ光１６を選択的に照射すれ
ば二酸化シリコン層１２上の溶融シリコン（部分１３１
）が凹所１２１．１２２へ流れ第４図の断面図に２示す
ように空洞１７が生じる。このように凹所１２１゜１２
２間を結ぶ多結晶シリコン層部分１３１が図示のように
凹所へ流れてその場所からなくなるので多結晶シリコン
層１３は凹所１２１．１２２間で溶断されたことになる
。これは多結晶シリコン層１３１カニ酸化シリコン層の
段差、即ち厚いＳｔ ｏ２層１２３と薄（・Ｓｉ ０２
層１２４との段差による流れ込みと同時にＳｔ ０２層
１２３と５ｉ０２層１２４の熱伝導の差によつ【溶融シ
リコンが初めに凹所１２１．１２２の部分より凝固し前
二のようにすれば可溶体３を溶断した後、絶縁膜を埋め
る工程を加える必要はない。しかしながら第３図（ｂ）
に示すごとく凹所囚、１２２のｅｄｇｅ部１２５と多結
晶シリコン層口の周囲部分の厚（・Ｓｉ ｏ７層１２３
とが多結晶シリコン層１３によって完全に被覆されてい
ないためレーザ光照射によってその部分の直下の半導体
基板の温度が高くなり、厚い５ｉｎ２膜１２３と薄いＳ
ｉ ０２膜１２４との熱伝導による温度差が完全でなく
確実に分離溶断されるとは限らないという問題があり、
これは致命的な問題である。
（ｄ） 発明の目的
本発明の目的は上記問題点を解消して切断が確実且つ容
易なヒユーズ型切換素子の構造を提供することＫある。
易なヒユーズ型切換素子の構造を提供することＫある。
（ｅ） 発明の構成
本発明の特徴は、選択的に形成された導電層頭領を有す
る半導体基板上の絶縁層に、前記導電層領域に通ずる貫
通孔と、該貫通孔の周囲に少なくとも１個の該貫通孔を
囲む溝とが配設され、９＋Ｊ記貫通孔及び溝を含む上面
に形成された非単結晶半導体を可溶体とするヒユーズ型
切換素子を具備することにある。
る半導体基板上の絶縁層に、前記導電層領域に通ずる貫
通孔と、該貫通孔の周囲に少なくとも１個の該貫通孔を
囲む溝とが配設され、９＋Ｊ記貫通孔及び溝を含む上面
に形成された非単結晶半導体を可溶体とするヒユーズ型
切換素子を具備することにある。
（ｆ） 発明の実施例
以下本発明を実施例により具体的に説明する。
第５図（ａ） （ｂ）は夫々本発明の要部であるヒユー
ズ型切換素子の一実施例を示す要部断面図及び平面図、
第６図は切断されたヒユーズ型切換素子の要部断面図で
ある。
ズ型切換素子の一実施例を示す要部断面図及び平面図、
第６図は切断されたヒユーズ型切換素子の要部断面図で
ある。
図において燐などのドーピング剤により選択的に形成さ
れたマ導電層領域２１を有する半導体基板２２上の絶縁
層たとえば二酸化シリコン（ＳｉＯ２）層ｎ（厚さ・約
０．６μｍ）Ｋは導電層領域２１に通ずる貫通孔あ及び
貫通孔２４の周囲Ｋ例えばリング状の溝５（深さ；約０
．５μ）が設けられており、その全表面上に化学的気相
成長法によって例えば多結晶（場合によっては非晶質）
シリコンＭ２６（厚さ：約０．４．ｍ）が形成され前記
貫通孔２４及びリング状溝２５が完全に被覆された状態
にホトエツチング法によってパターンニングされている
。そして貫通孔２４とリング状＃２５との間の多結晶シ
リコンＪｆｊ ２６１が必要に応じてレーザ照射によっ
て溶断されることにな４この多結晶シリコン層２６の上
に燐硅酸ガラス（ＰＳＧ）層２７が保護膜および絶縁膜
として形成されており、このＰＳＧ層２７にはコンタク
トホールが開けられていて、配線である導体層２８２例
えばアルミニウム層を蒸着法で形成された導市層詔が多
結晶シリコン層２６に電気的に接続されている。そして
第５図（ｂ）に示すように導電層２８は所定パターンに
ホトエツチングされ一端千Ｂが形成される。
れたマ導電層領域２１を有する半導体基板２２上の絶縁
層たとえば二酸化シリコン（ＳｉＯ２）層ｎ（厚さ・約
０．６μｍ）Ｋは導電層領域２１に通ずる貫通孔あ及び
貫通孔２４の周囲Ｋ例えばリング状の溝５（深さ；約０
．５μ）が設けられており、その全表面上に化学的気相
成長法によって例えば多結晶（場合によっては非晶質）
シリコンＭ２６（厚さ：約０．４．ｍ）が形成され前記
貫通孔２４及びリング状溝２５が完全に被覆された状態
にホトエツチング法によってパターンニングされている
。そして貫通孔２４とリング状＃２５との間の多結晶シ
リコンＪｆｊ ２６１が必要に応じてレーザ照射によっ
て溶断されることにな４この多結晶シリコン層２６の上
に燐硅酸ガラス（ＰＳＧ）層２７が保護膜および絶縁膜
として形成されており、このＰＳＧ層２７にはコンタク
トホールが開けられていて、配線である導体層２８２例
えばアルミニウム層を蒸着法で形成された導市層詔が多
結晶シリコン層２６に電気的に接続されている。そして
第５図（ｂ）に示すように導電層２８は所定パターンに
ホトエツチングされ一端千Ｂが形成される。
又一方の端子Ａは選択的に形成された導電層２１０所定
位置（図示していない）Ｋコンタクトホールを通じて導
電層２８と電気的に接続されている。上述した構造のヒ
ユーズ部において貫通孔２４を中心にリング状溝２５を
完全に被覆した多結晶層２ｆ３Ｋ、連続発振（ＣＷ）ア
ルゴンレーザ２９の約１０ｗ出力照射を行えば貫通孔２
４．リング状溝２５内の多結晶シリコン層２６．及び貫
通孔２４とリング状＃！２５の間の多結晶シリコン層２
６１が溶融される。溶融シリコンはレーザ照射が終了す
ると第６図に示すように半導体基板２１の底部、即ち貫
通孔２４の多結晶シリコン層２６２がまず凝固し、引続
いてＳＩ ＯＪ ２３１の薄い（約０．１μｍ）リング
状溝２５部の多結晶シリコン層２６３が凝固し、厚いＳ
ｔ Ｏ，膜（約０．６μｍ）上の溶融状態の多結晶シリ
コン層２６１（第５図（ａ））が表面張力によって両側
に引き寄せられ、空洞３０が生じ、多結晶シリコン層２
６は貫通孔２４とリング状溝２５との間で溶断されるこ
とになる。即ち貫通孔冴及びリング状溝２５を配設する
ことによりＳｉＯ２層２３に段差を設け、且つ該段差の
ｅｄｇｅ部が多結晶層シリコン層２６によって完全に被
覆される構造にすることにより、レーザ照射による溶融
多結晶シリコンの凝固時における厚いＳｉＯ２と薄いＳ
ｉｎ、、層との熱伝導度差によって温度差を生じ、表面
張力によって溶融多結晶シリコンが凝固多結晶シリコン
部へ吸い寄せられて確実に分離溶断される。尚端子Ａ。
位置（図示していない）Ｋコンタクトホールを通じて導
電層２８と電気的に接続されている。上述した構造のヒ
ユーズ部において貫通孔２４を中心にリング状溝２５を
完全に被覆した多結晶層２ｆ３Ｋ、連続発振（ＣＷ）ア
ルゴンレーザ２９の約１０ｗ出力照射を行えば貫通孔２
４．リング状溝２５内の多結晶シリコン層２６．及び貫
通孔２４とリング状＃！２５の間の多結晶シリコン層２
６１が溶融される。溶融シリコンはレーザ照射が終了す
ると第６図に示すように半導体基板２１の底部、即ち貫
通孔２４の多結晶シリコン層２６２がまず凝固し、引続
いてＳＩ ＯＪ ２３１の薄い（約０．１μｍ）リング
状溝２５部の多結晶シリコン層２６３が凝固し、厚いＳ
ｔ Ｏ，膜（約０．６μｍ）上の溶融状態の多結晶シリ
コン層２６１（第５図（ａ））が表面張力によって両側
に引き寄せられ、空洞３０が生じ、多結晶シリコン層２
６は貫通孔２４とリング状溝２５との間で溶断されるこ
とになる。即ち貫通孔冴及びリング状溝２５を配設する
ことによりＳｉＯ２層２３に段差を設け、且つ該段差の
ｅｄｇｅ部が多結晶層シリコン層２６によって完全に被
覆される構造にすることにより、レーザ照射による溶融
多結晶シリコンの凝固時における厚いＳｉＯ２と薄いＳ
ｉｎ、、層との熱伝導度差によって温度差を生じ、表面
張力によって溶融多結晶シリコンが凝固多結晶シリコン
部へ吸い寄せられて確実に分離溶断される。尚端子Ａ。
Ｂ２間に電流を流すことＫよって溶断してもなんら支障
をあたえない。
をあたえない。
（２））発明の詳細
な説明した如く、本発明のヒユーズ型切換素子を゛具備
してなる半導体装置においては、メモリセル・マトリッ
クス内にたとえ不良ビットが存在しても、予め設けられ
た冗長ラインと容易且つ確実ＫＩＮ換し得るので全く正
常なＲＡＭ等半導体装置とすることができ、製造歩留の
向上及び製造原価の低減に寄与する屑入である。又ＭＯ
Ｓ型の代りにバイポーラ型であっても、ＲＡＭＫ代つて
ＲＯＭであっても、更には記憶素子でなく論理素子であ
っても良い。
してなる半導体装置においては、メモリセル・マトリッ
クス内にたとえ不良ビットが存在しても、予め設けられ
た冗長ラインと容易且つ確実ＫＩＮ換し得るので全く正
常なＲＡＭ等半導体装置とすることができ、製造歩留の
向上及び製造原価の低減に寄与する屑入である。又ＭＯ
Ｓ型の代りにバイポーラ型であっても、ＲＡＭＫ代つて
ＲＯＭであっても、更には記憶素子でなく論理素子であ
っても良い。
第１図ないし第４図は従来のヒユーズ型切換素子の説明
に供する要部Ｆｆｒ面図及び平面図、第５図ないし第６
図は本発明の要部である切換素子の一実施例を示す要部
断面図及び平面図である。 図において、２１はＮ′導電層領域、２２は半導体基板
、２３は絶縁層、２４は貫通孔、２５は環状の溝、２６
は多結晶シリコン層を示す。 第１図 第２図 第３図 （Ｑｌ 第４図 （ｂ）
に供する要部Ｆｆｒ面図及び平面図、第５図ないし第６
図は本発明の要部である切換素子の一実施例を示す要部
断面図及び平面図である。 図において、２１はＮ′導電層領域、２２は半導体基板
、２３は絶縁層、２４は貫通孔、２５は環状の溝、２６
は多結晶シリコン層を示す。 第１図 第２図 第３図 （Ｑｌ 第４図 （ｂ）
Claims (1)
- 選択的に形成された導電層領域を有する半導体基板上の
絶縁層に、前記導電層領域に通ずる貫通孔と、該貫通孔
の周囲に少なくとも１個の該貫通孔を囲む溝とが配設さ
れ、前記貫通孔及び溝を含む上面に形成された非単結晶
半導体を可溶体とするヒユーズ型切換素子を具備してな
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123609A JPS5913368A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123609A JPS5913368A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913368A true JPS5913368A (ja) | 1984-01-24 |
Family
ID=14864836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123609A Pending JPS5913368A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913368A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307671A2 (en) * | 1987-09-19 | 1989-03-22 | Texas Instruments Deutschland Gmbh | Method of making an electrically programmable integrated circuit with meltable contact bridges |
-
1982
- 1982-07-14 JP JP57123609A patent/JPS5913368A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307671A2 (en) * | 1987-09-19 | 1989-03-22 | Texas Instruments Deutschland Gmbh | Method of making an electrically programmable integrated circuit with meltable contact bridges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503315A (en) | Semiconductor device with fuse | |
| EP0090565B1 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| US4748491A (en) | Redundant circuit of semiconductor device and method of producing same | |
| EP0720230B1 (en) | Fuse structure for an integrated circuit device | |
| US4774561A (en) | Semiconductor device | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
| JPS58170A (ja) | 半導体装置 | |
| JPS5913368A (ja) | 半導体装置 | |
| JP2000208635A (ja) | 半導体装置 | |
| JPH0917872A (ja) | 半導体装置 | |
| JP2001244344A (ja) | 半導体装置用のヒューズ装置 | |
| JPH0140500B2 (ja) | ||
| JPH03169049A (ja) | 半導体集積回路 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| JP2005019620A (ja) | ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JP2017152572A (ja) | 半導体装置およびヒューズ切断方法 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH09199596A (ja) | レーザ・ヒューズ用ヒューズ・パターン形状 | |
| JPS599958A (ja) | 半導体装置 |