JPS60134437A - ヒユ−ズ装置およびその製造方法 - Google Patents
ヒユ−ズ装置およびその製造方法Info
- Publication number
- JPS60134437A JPS60134437A JP58242124A JP24212483A JPS60134437A JP S60134437 A JPS60134437 A JP S60134437A JP 58242124 A JP58242124 A JP 58242124A JP 24212483 A JP24212483 A JP 24212483A JP S60134437 A JPS60134437 A JP S60134437A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- main body
- protective film
- cavity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、フィールドプログラマブル集積回路等に用い
られる高信頼性を有しかつ低電力で溶断可能なヒユーズ
装置及びその製造方法に関する。
られる高信頼性を有しかつ低電力で溶断可能なヒユーズ
装置及びその製造方法に関する。
第１図は従来のヒユーズ装置の構造例であり、（ａ）が
平面図、（ｂ）が一点鎖線に沿った断面図である。
平面図、（ｂ）が一点鎖線に沿った断面図である。
１は多結晶シリコンやＮｉ−Ｃｒなとで形成されるヒユ
ーズ本体、２は保護膜、３は配線、４はヒユーズ溶断部
を露出する窓である。なお、第１図（ａ）において、保
護膜２は図示を省略しである。第１図に示すように、従
来のヒユーズ装置では、断線による書込みを容易にする
ため傾、溶断部が露出していた。そのため、溶断時の溶
融・蒸発によりヒユーズ材料が周辺部へ再付着し、配線
間短絡や周辺部の汚染をもたらすという問題があった。
ーズ本体、２は保護膜、３は配線、４はヒユーズ溶断部
を露出する窓である。なお、第１図（ａ）において、保
護膜２は図示を省略しである。第１図に示すように、従
来のヒユーズ装置では、断線による書込みを容易にする
ため傾、溶断部が露出していた。そのため、溶断時の溶
融・蒸発によりヒユーズ材料が周辺部へ再付着し、配線
間短絡や周辺部の汚染をもたらすという問題があった。
又、外気に接しているため、湿気によシヒニーズや周辺
部の配線が腐食・断線し易くなシ、信頼性が低下する問
題があった。これらの問題を避けるために、第１図で窓
４をも保護膜２で被覆した形状にしてヒユーズを保護膜
で被うと、ヒユーズ１がら保護膜２への熱伝導が増加し
、溶断に要する電ヵが増加しなければならないという欠
点があった。
部の配線が腐食・断線し易くなシ、信頼性が低下する問
題があった。これらの問題を避けるために、第１図で窓
４をも保護膜２で被覆した形状にしてヒユーズを保護膜
で被うと、ヒユーズ１がら保護膜２への熱伝導が増加し
、溶断に要する電ヵが増加しなければならないという欠
点があった。
又、密着した保護膜２はヒユーズの変形を抑圧するため
、溶断せずに低抵抗の電流バスを作って短絡したり、爆
発的な蒸発によシ保護膜２を破壊するといった現象が起
り、溶断モードが不安定となる問題が生じている。
、溶断せずに低抵抗の電流バスを作って短絡したり、爆
発的な蒸発によシ保護膜２を破壊するといった現象が起
り、溶断モードが不安定となる問題が生じている。
本発明の目的は、溶断部上に密閉された空洞を有するこ
とにより溶断電力を増加させずに信頼性を高めたヒユー
ズ装置およびその製造方法を提供することにある。
とにより溶断電力を増加させずに信頼性を高めたヒユー
ズ装置およびその製造方法を提供することにある。
以下本発明の詳細な説明する。
第２図は本発明のヒユーズ装置の一実施例であり、（ａ
）が平面図、（ｂ）が一点鎖線に沿った断面図である。
）が平面図、（ｂ）が一点鎖線に沿った断面図である。
５が多結晶シリコンなどで形成されるヒユーズ本体、６
が最終的に空洞となる領域で、例えばレジスト膜で形成
する。７と８は保護膜、９は配線、１０は配線９とヒユ
ーズ本体５とを接続するコンタクトホールである。１１
は空洞６を形成するために保護膜８にあける窓であシ、
ここからレジストなどの材料を除去する。１２は大工１
に対する蓋であシ、配線９の形成と同時に配線材料でバ
タン形成する。これによシ、ヒユーズ本体５の溶断部上
に空洞６が保護膜８とヒユーズ本体５により密閉された
形で形成される。なお、第２図（ａ）において、保護膜
７，８は図示を省略しである。
が最終的に空洞となる領域で、例えばレジスト膜で形成
する。７と８は保護膜、９は配線、１０は配線９とヒユ
ーズ本体５とを接続するコンタクトホールである。１１
は空洞６を形成するために保護膜８にあける窓であシ、
ここからレジストなどの材料を除去する。１２は大工１
に対する蓋であシ、配線９の形成と同時に配線材料でバ
タン形成する。これによシ、ヒユーズ本体５の溶断部上
に空洞６が保護膜８とヒユーズ本体５により密閉された
形で形成される。なお、第２図（ａ）において、保護膜
７，８は図示を省略しである。
次に、本発明のヒユーズ装置の作用について述べる。第
２図において、電極９間に電圧を印加し、ヒユーズ５に
所要の電流を流すことにより、空洞部６の近傍に位置す
るヒユーズ５の一部を溶断できる。本発明の装置におい
ては、空洞６があるために、溶断部は保護膜のない露出
したヒユーズと同じ状態にある。従って、溶断時の電流
と電圧は露出したヒユーズと同等である。
２図において、電極９間に電圧を印加し、ヒユーズ５に
所要の電流を流すことにより、空洞部６の近傍に位置す
るヒユーズ５の一部を溶断できる。本発明の装置におい
ては、空洞６があるために、溶断部は保護膜のない露出
したヒユーズと同じ状態にある。従って、溶断時の電流
と電圧は露出したヒユーズと同等である。
第３図は本ヒユーズについての実験結果の一例であり、
電極間の印加電圧に対するヒユーズに流れる電流の特性
である。■は従来の埋込みヒユーズ、■は本発明による
空洞付ヒーーズの場合である。溶断時の電流のピーク値
を溶断電流、電流のピーク値における印加電圧を溶断電
圧と呼ぶ。実験に使用したヒユーズ装置の各部の寸法を
第２図中に示したように膜厚ｄ２幅Ｗ、長さｔとすると
、各々ｄ＝１００ｎｍ、ｗ＝３μｍ、Ａ＝１０μｍであ
る。
電極間の印加電圧に対するヒユーズに流れる電流の特性
である。■は従来の埋込みヒユーズ、■は本発明による
空洞付ヒーーズの場合である。溶断時の電流のピーク値
を溶断電流、電流のピーク値における印加電圧を溶断電
圧と呼ぶ。実験に使用したヒユーズ装置の各部の寸法を
第２図中に示したように膜厚ｄ２幅Ｗ、長さｔとすると
、各々ｄ＝１００ｎｍ、ｗ＝３μｍ、Ａ＝１０μｍであ
る。
実験結果から明らかなように、従来の埋込みヒユーズの
溶断電流は５．５ｍＡであるが、本発明のヒユーズ装置
では４．２ ｍＡであり、溶断電流は約２５チ低減した
。このように、本発明は完全な埋込み構造でありながら
、露出したヒユーズと同等の溶断特性を示すという特殊
効果を有する。
溶断電流は５．５ｍＡであるが、本発明のヒユーズ装置
では４．２ ｍＡであり、溶断電流は約２５チ低減した
。このように、本発明は完全な埋込み構造でありながら
、露出したヒユーズと同等の溶断特性を示すという特殊
効果を有する。
次に第４図によシ本発明のヒユーズ装置の製造方法の実
施例を工程順に説明する。第４図はヒユーズ装置の平面
図（ａ）とその一点鎖線に沿った断面図（ｂ）を工程順
に示しておシ、図中（１）〜（５）は以下の工程（１）
〜（５）に対応する。
施例を工程順に説明する。第４図はヒユーズ装置の平面
図（ａ）とその一点鎖線に沿った断面図（ｂ）を工程順
に示しておシ、図中（１）〜（５）は以下の工程（１）
〜（５）に対応する。
工程（１）：絶縁基板１３上に、多結晶シリコン々との
材料を堆積し、フォトリソグラフィ技術によシ加工成形
してヒユーズ装置１４を作製する。なお、第４図（ａ）
では絶縁基板１３の図示を省略しである。
材料を堆積し、フォトリソグラフィ技術によシ加工成形
してヒユーズ装置１４を作製する。なお、第４図（ａ）
では絶縁基板１３の図示を省略しである。
工程（２）：溶断部に、例えば、レジストを用いてフォ
トリングラフィ技術によりヒユーズ本体１４のの中央部
上に矩形パタン１５を作製する。
トリングラフィ技術によりヒユーズ本体１４のの中央部
上に矩形パタン１５を作製する。
工程（３）ニスバッタリングなどの膜形成技術を用いて
、５ｉＯ１などの絶縁膜１６を矩形バタン１５上に堆積
する。このとき、矩形バタン１５の材料に損傷を与えな
いような膜形成が必要であり、例えば絶縁膜１６にレジ
ストを用いれば、低温で膜形成可能な方法を用いる。コ
ンタクトホール１７を穴あけするとき、同時に矩形パタ
ン１５の一部を露出するように、窓１８を作製する。
、５ｉＯ１などの絶縁膜１６を矩形バタン１５上に堆積
する。このとき、矩形バタン１５の材料に損傷を与えな
いような膜形成が必要であり、例えば絶縁膜１６にレジ
ストを用いれば、低温で膜形成可能な方法を用いる。コ
ンタクトホール１７を穴あけするとき、同時に矩形パタ
ン１５の一部を露出するように、窓１８を作製する。
工程（４）：窓１８を通して矩形パタン１５の材料を除
去して、空洞１９を作製する。矩形パタン１５にレジス
トを用いる場合は、酸素プラズマによる灰化で除去でき
る。
去して、空洞１９を作製する。矩形パタン１５にレジス
トを用いる場合は、酸素プラズマによる灰化で除去でき
る。
工程（５）：配線２０の形成と同時に、窓１８を配線材
料による蓋２１で埋め、空洞１９を密閉することで、ヒ
ユーズ装置を完成する。
料による蓋２１で埋め、空洞１９を密閉することで、ヒ
ユーズ装置を完成する。
なお、以上説明した構造・工程以外にも、本発明のヒユ
ーズ装置を実現する多くの製造方法がある。例えば、工
程（２）の矩形パタン１５としてレジスト以外にアルミ
ニウムや窒化シリコ／を用いること、工程（５）で、窓
１８を蓋２１で埋める代りに最終の保護膜堆積により埋
めることも可能である。又、第５図のように材料１ａで
日ユーズ５上にバタン６を形成した後、配線９の形成時
に同じ配線材料２ａでバタン２２を形成し、材料１ａを
除去して空洞を形成することもでき、構造上もプロセス
上多くの変形をとることができる。
ーズ装置を実現する多くの製造方法がある。例えば、工
程（２）の矩形パタン１５としてレジスト以外にアルミ
ニウムや窒化シリコ／を用いること、工程（５）で、窓
１８を蓋２１で埋める代りに最終の保護膜堆積により埋
めることも可能である。又、第５図のように材料１ａで
日ユーズ５上にバタン６を形成した後、配線９の形成時
に同じ配線材料２ａでバタン２２を形成し、材料１ａを
除去して空洞を形成することもでき、構造上もプロセス
上多くの変形をとることができる。
本発明の第１の効果は、従来のヒユーズ装置に比べ信頼
性が高いことである。すなわち、ヒユーズ材料が保護膜
下に埋込まれているため、外界からの湿気によるヒユー
ズ、配線等の腐食・断線がない。かつ溶融・蒸発したヒ
ユーズ材料が周辺部を汚染することがない。又、保護膜
がヒユーズ溶断部に密着していないため、ヒユーズの変
形が抑圧されるととＫよる短絡や保護膜の破壊が起こら
ず、安定な溶断が可能であり、ヒユーズ装置および周辺
回路の信頼性を高めることができるという利点がある。
性が高いことである。すなわち、ヒユーズ材料が保護膜
下に埋込まれているため、外界からの湿気によるヒユー
ズ、配線等の腐食・断線がない。かつ溶融・蒸発したヒ
ユーズ材料が周辺部を汚染することがない。又、保護膜
がヒユーズ溶断部に密着していないため、ヒユーズの変
形が抑圧されるととＫよる短絡や保護膜の破壊が起こら
ず、安定な溶断が可能であり、ヒユーズ装置および周辺
回路の信頼性を高めることができるという利点がある。
本発明の第２の効果は、従来の埋込み形ヒユーズ装置に
比べ、低電力で溶断てきることである。
比べ、低電力で溶断てきることである。
即ち、露出したヒユーズを用いる場合と同様の回路構成
で良く、特別な高圧回路や高耐圧トランジスタを必要と
しないという利点がある。
で良く、特別な高圧回路や高耐圧トランジスタを必要と
しないという利点がある。
本発明の第３の効果は、従来のヒユーズ装置に比べ、特
殊な材料・プロセスを用いることなく空洞構造が形成で
きることである。即ち、本構造と製造方法の採用によシ
、経済性を損うことなく、ヒユーズ装置及び周辺回路の
信頼性が高められる利点がある。
殊な材料・プロセスを用いることなく空洞構造が形成で
きることである。即ち、本構造と製造方法の採用によシ
、経済性を損うことなく、ヒユーズ装置及び周辺回路の
信頼性が高められる利点がある。
第１図（ａ） （ｂ）は従来のヒユーズ装置の構成例を
示す平面図及び断面図、第２図（ａ） （ｂ）は本発明
のヒユーズ装置の構成例を示す平面図及び断面図、第３
図は本発明のヒユーズ装置実施例の電流−電圧特性の実
施例を示す特性図、第４図は実施例の製造工程を示す平
面図と断面図、第５図（ａ） （ｂ）は本発明のヒユー
ズ装置の他の実施例を示す平面図及び一点鎖線に沿う断
面略図である。 １．５．１４・・・多結晶シリコンなどで形成するヒユ
ーズ本体、２，７，８．１６・・・Ｓｉｎ、などで形成
される保護膜、３，９．２０・・・配線、４・・・ヒユ
ーズ溶断部を露出する窓、６・・・レジストなどで形成
する矩形バタンおよびその後に形成される空洞、１０．
１７・・・コンタクトホール、１１．１８・・・６の材
料を除去するための窓’、 １２．２１・・・１１゜１
８の窓九対する蓋、 １３・・・絶縁基板、１５・・・
レジストなどで形成する矩形バタン、１９・・・空洞、
２２・・・空洞の壁となるバタン。 （ 特許出願人 日本電信電話公社 代理人 白水常雄 外１名 躬１閃 第２図 熟３図 ＩＶＩ 第４図 ＬＤＩ （ａ） 不５０
示す平面図及び断面図、第２図（ａ） （ｂ）は本発明
のヒユーズ装置の構成例を示す平面図及び断面図、第３
図は本発明のヒユーズ装置実施例の電流−電圧特性の実
施例を示す特性図、第４図は実施例の製造工程を示す平
面図と断面図、第５図（ａ） （ｂ）は本発明のヒユー
ズ装置の他の実施例を示す平面図及び一点鎖線に沿う断
面略図である。 １．５．１４・・・多結晶シリコンなどで形成するヒユ
ーズ本体、２，７，８．１６・・・Ｓｉｎ、などで形成
される保護膜、３，９．２０・・・配線、４・・・ヒユ
ーズ溶断部を露出する窓、６・・・レジストなどで形成
する矩形バタンおよびその後に形成される空洞、１０．
１７・・・コンタクトホール、１１．１８・・・６の材
料を除去するための窓’、 １２．２１・・・１１゜１
８の窓九対する蓋、 １３・・・絶縁基板、１５・・・
レジストなどで形成する矩形バタン、１９・・・空洞、
２２・・・空洞の壁となるバタン。 （ 特許出願人 日本電信電話公社 代理人 白水常雄 外１名 躬１閃 第２図 熟３図 ＩＶＩ 第４図 ＬＤＩ （ａ） 不５０
Claims (2)
- （１）全体が保護膜下に埋め込まれ、かつ溶断部上に密
閉された空洞を有するように構成されたことを特徴とす
るヒユーズ装置。 - （２）第１の材料で作製したヒユーズの溶断部を第２の
材料で覆いこれを埋め込むように第３の材料で保護膜を
形成する第１の工程と、前記第２の材料の一部が露出す
るように前記保護膜に穴をあけ該穴を通して前記第２の
材料を除去することによシ溶断部の上部を空洞化する第
２の工程と、前記穴をふさぎ前記空洞を密閉する第３の
工程とを含むことを特徴とするヒユーズ装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242124A JPS60134437A (ja) | 1983-12-23 | 1983-12-23 | ヒユ−ズ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242124A JPS60134437A (ja) | 1983-12-23 | 1983-12-23 | ヒユ−ズ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134437A true JPS60134437A (ja) | 1985-07-17 |
Family
ID=17084653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58242124A Pending JPS60134437A (ja) | 1983-12-23 | 1983-12-23 | ヒユ−ズ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134437A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307758A (ja) * | 1987-06-09 | 1988-12-15 | Nec Corp | 集積回路装置 |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| EP0903784A3 (en) * | 1997-09-19 | 2005-03-23 | Siemens Aktiengesellschaft | Improved techniques for forming electrically blowable fuses on an integrated circuit |
-
1983
- 1983-12-23 JP JP58242124A patent/JPS60134437A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307758A (ja) * | 1987-06-09 | 1988-12-15 | Nec Corp | 集積回路装置 |
| EP0903784A3 (en) * | 1997-09-19 | 2005-03-23 | Siemens Aktiengesellschaft | Improved techniques for forming electrically blowable fuses on an integrated circuit |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6566238B2 (en) | 1999-02-26 | 2003-05-20 | Infineon Technologies Ag | Metal wire fuse structure with cavity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| EP0128675B1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US4792835A (en) | MOS programmable memories using a metal fuse link and process for making the same | |
| JP3268554B2 (ja) | ヒューズ構造及びその形成方法 | |
| US5827759A (en) | Method of manufacturing a fuse structure | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPS63307758A (ja) | 集積回路装置 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JP2952581B2 (ja) | アンチヒューズの形成方法 | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| JPH01295439A (ja) | 半導体装置 | |
| JPH0332230B2 (ja) | ||
| JPH0541481A (ja) | 半導体集積回路 | |
| JPH0553072B2 (ja) | ||
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPH0363819B2 (ja) | ||
| JP2004111420A (ja) | 半導体装置の製造方法 | |
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JPS63244644A (ja) | 半導体装置 | |
| JPH11163144A (ja) | 半導体装置 | |
| JPS5969961A (ja) | 集積回路 | |
| JPH0479137B2 (ja) | ||
| JPH0713224Y2 (ja) | 半導体装置 |