JPS599958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS599958A JPS599958A JP57117996A JP11799682A JPS599958A JP S599958 A JPS599958 A JP S599958A JP 57117996 A JP57117996 A JP 57117996A JP 11799682 A JP11799682 A JP 11799682A JP S599958 A JPS599958 A JP S599958A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- film
- substrate
- pattern
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｔａｌ 発明の技術分野
本発明は半導体装置の構造に係シ、特に書込み可能な読
出し専用メモ’Ｊ （Ｐ ＲＯＭ ）に配設式れる情報
書込み用固体スイッチの構造に関する。
出し専用メモ’Ｊ （Ｐ ＲＯＭ ）に配設式れる情報
書込み用固体スイッチの構造に関する。
（ｂ） 技術の背景
大容量の半導体メモｌＪ％にダイナミックＲＡＭや、大
型の半導体論理集撰回路に於ては、冗長性を付与するこ
とによってこれら半導体装置に於ける製造歩留まシの向
上が図られる。この際、同−半導体基板上に前記半導体
装置とＦＲＯＭが併設され、該Ｉ”ＲＯＭに情報を書込
むことにより、ダイナミックＲＡＭに於ては不良ビット
と冗長ビットの切換えが、又大型論理に於ては所要回路
の選択がなされる。
型の半導体論理集撰回路に於ては、冗長性を付与するこ
とによってこれら半導体装置に於ける製造歩留まシの向
上が図られる。この際、同−半導体基板上に前記半導体
装置とＦＲＯＭが併設され、該Ｉ”ＲＯＭに情報を書込
むことにより、ダイナミックＲＡＭに於ては不良ビット
と冗長ビットの切換えが、又大型論理に於ては所要回路
の選択がなされる。
ｔｃ＋ 従来技術と問題点
上記半導体装置のＦＲＯＭ［ｉｔ従来、ヒユーズ配、線
全切断することによシ情報の書込み？行ういわゆるヒユ
ーズＲＯＭが一般に用いられてい１もこのヒユーズＲＯ
Ｍにはヒユーズ配線に電流上流して溶断する方式と、ヒ
ユーズ配線に工オルギー線全照射して該ヒユーズ配線？
蒸発飛散させる方式とがあるが、いずれの方式にも間嘔
点が含まれていた。
全切断することによシ情報の書込み？行ういわゆるヒユ
ーズＲＯＭが一般に用いられてい１もこのヒユーズＲＯ
Ｍにはヒユーズ配線に電流上流して溶断する方式と、ヒ
ユーズ配線に工オルギー線全照射して該ヒユーズ配線？
蒸発飛散させる方式とがあるが、いずれの方式にも間嘔
点が含まれていた。
即ちヒユーズ溶断方式は例えば第１図に示すように、半
導体基板１面に形成されたフィールド配化膜２上に配設
された例えば多結晶シリコン（ｓ＋＞からなるヒーーズ
配ａ３と、該ヒユーズ配線３上に形成場れた例えばりん
＠酸ガラス（ＰＳＧ）からなる層間絶縁膜４と、該層間
ＰＳＧ膜４に形成したコンタクト窓５ａ、５ｂに於てヒ
ユーズ配線３の各喉部にそれぞれ接続する例えばアルミ
ニウム（Ａ／−）カ）らなる金槁配綜（ｉａ、５ｂと、
該Ａｔ配線形成面上？覆う例えばＰＳＧからなる表面保
腹用絶縁膜７奮有し、ヒユーズ配線３上部の層間ＰＳＧ
膜４及び表面保護用ＰＳＧ膜７に、ヒユーズ配線３の溶
断？確実にするため該ヒユーズ配線３の溶断部を表１ｔ
・する開孔８が形成され“Ｃなっていた。
導体基板１面に形成されたフィールド配化膜２上に配設
された例えば多結晶シリコン（ｓ＋＞からなるヒーーズ
配ａ３と、該ヒユーズ配線３上に形成場れた例えばりん
＠酸ガラス（ＰＳＧ）からなる層間絶縁膜４と、該層間
ＰＳＧ膜４に形成したコンタクト窓５ａ、５ｂに於てヒ
ユーズ配線３の各喉部にそれぞれ接続する例えばアルミ
ニウム（Ａ／−）カ）らなる金槁配綜（ｉａ、５ｂと、
該Ａｔ配線形成面上？覆う例えばＰＳＧからなる表面保
腹用絶縁膜７奮有し、ヒユーズ配線３上部の層間ＰＳＧ
膜４及び表面保護用ＰＳＧ膜７に、ヒユーズ配線３の溶
断？確実にするため該ヒユーズ配線３の溶断部を表１ｔ
・する開孔８が形成され“Ｃなっていた。
そのため該ヒユーズ溶断方式に於ては、前記開孔８を介
してフィールド都電るいは更に半導体基板１面に形成さ
れている機能素子（図示せず〕面に汚染物質が浸入し、
半導体装置の信頼性が低下するという問題の５あった。
してフィールド都電るいは更に半導体基板１面に形成さ
れている機能素子（図示せず〕面に汚染物質が浸入し、
半導体装置の信頼性が低下するという問題の５あった。
又該ヒユーズ溶断方式に於ては、ヒユーズ配縁？溶断す
るのに例えば１０ ｔ） ［：ｍＡ］程度の大きな電流
が必要なので、溶断電流駆動回路が大型化し、集積度の
低下盆招くという問題もあった。
るのに例えば１０ ｔ） ［：ｍＡ］程度の大きな電流
が必要なので、溶断電流駆動回路が大型化し、集積度の
低下盆招くという問題もあった。
又エイルキー線によってヒーーズ配線？蒸発飛散させる
方式に於ては、轟初ヒーーズ配線の上部は層間ＰＳＧ膜
や表面保護用Ｉ） Ｓ Ｇ膜で覆われているが、情報書
込み（ヒーーズ配線の切断）に際して、ヒーーズ配線に
例えば数〔、「／ｃＳＩ〕程綽−るため、情報着込み後
、第２図に示すようにヒユーズ配線３上部の表面保護用
ＰＳＧ膜７及び層間ＰＳＧ膜４に開孔８１が形成場れる
（ｌは半導体基板、２はフィールド酸化膜、５ａ、５ｂ
はコンタクト窓、６ａ、６ｂはＡ７配線）。
方式に於ては、轟初ヒーーズ配線の上部は層間ＰＳＧ膜
や表面保護用Ｉ） Ｓ Ｇ膜で覆われているが、情報書
込み（ヒーーズ配線の切断）に際して、ヒーーズ配線に
例えば数〔、「／ｃＳＩ〕程綽−るため、情報着込み後
、第２図に示すようにヒユーズ配線３上部の表面保護用
ＰＳＧ膜７及び層間ＰＳＧ膜４に開孔８１が形成場れる
（ｌは半導体基板、２はフィールド酸化膜、５ａ、５ｂ
はコンタクト窓、６ａ、６ｂはＡ７配線）。
その霞め該方式に於ても前記溶断万式同様該開孔８′が
汚染物質の浸入路になり装置の信頼性全低下させるとい
う問題があった。
汚染物質の浸入路になり装置の信頼性全低下させるとい
う問題があった。
又該方式に於ては強力なエイｊレキ線によるダメージに
より装置特性の劣化會招くという問題もあった。
より装置特性の劣化會招くという問題もあった。
（ｄｌ 発明の目的
本発明は、表図保護用絶縁膜等？損傷させないような弱
いエイルキー線の照射によって電極間ケ導通させること
ブ＋ｓでさる固体スイッチ構造を提供し、上記問題点？
除去すること孕目的とする。
いエイルキー線の照射によって電極間ケ導通させること
ブ＋ｓでさる固体スイッチ構造を提供し、上記問題点？
除去すること孕目的とする。
ｔｅｌ 発明の精成
即ち本発明は半導体装置に於て、半導体基板上の第１の
絶縁膜上に配設された導電体パターンと、該導電体パタ
ーン上に第２の絶縁膜？介して配設式れた対向する二つ
の電極とに！してなること全特徴とする。
絶縁膜上に配設された導電体パターンと、該導電体パタ
ーン上に第２の絶縁膜？介して配設式れた対向する二つ
の電極とに！してなること全特徴とする。
（ｆｌ 発明の実施例
以下本発明？−爽施例について、第３図に示す透視平面
図げｌ、Ａ−Ａ’矢視断面図（ロ）、及び情報書込み後
の断面図１”ｌ用いて詳細に説明する。
図げｌ、Ａ−Ａ’矢視断面図（ロ）、及び情報書込み後
の断面図１”ｌ用いて詳細に説明する。
不発明の半導体装置に配設される固体スイッチは、例え
ば小３図（イ）及び（ロ）に示すように、半導体基板例
えばシリコン（ＳＬ）基板１１上に形成されたＮ！ １
の絶縁膜例えばフィールド酸化膜１２上に配設嘔れ１−
１表面に第２の絶縁膜例えば熱酸化法で形成した二酸化
シリコン（８１０，）膜１３ｉ有する導電体パターン例
えば導電性？付与した多結晶Ｓ＋パターン１４と、該多
結晶Ｓ１パターン１４上に前記Ｓｉｎ、膜１３に介して
配設された対向する二つの電極例えばアルミニウム（Ａ
、ｔ）電極１５ａ及び１５ｂｔ−有してなっている。ｆ
ｒ、お固体スイッチの形成面上は表面保護用Ｐ８Ｇ膜１
６等で覆われる。
ば小３図（イ）及び（ロ）に示すように、半導体基板例
えばシリコン（ＳＬ）基板１１上に形成されたＮ！ １
の絶縁膜例えばフィールド酸化膜１２上に配設嘔れ１−
１表面に第２の絶縁膜例えば熱酸化法で形成した二酸化
シリコン（８１０，）膜１３ｉ有する導電体パターン例
えば導電性？付与した多結晶Ｓ＋パターン１４と、該多
結晶Ｓ１パターン１４上に前記Ｓｉｎ、膜１３に介して
配設された対向する二つの電極例えばアルミニウム（Ａ
、ｔ）電極１５ａ及び１５ｂｔ−有してなっている。ｆ
ｒ、お固体スイッチの形成面上は表面保護用Ｐ８Ｇ膜１
６等で覆われる。
ここで前記多結晶８ｉパターンは通常ｎ型の高導電性が
付与され、形状は長さく４＝ｉ２〜１５（μｍ〕程度９
幅（Ｗ＋ ） ＝ ６ Ｃｆｉｍ）程度、厚さく ｔ、
）＝ｏ、 ３−０．４〔μｍ〕程度に形成される。
付与され、形状は長さく４＝ｉ２〜１５（μｍ〕程度９
幅（Ｗ＋ ） ＝ ６ Ｃｆｉｍ）程度、厚さく ｔ、
）＝ｏ、 ３−０．４〔μｍ〕程度に形成される。
又前記ＳｉＯ，膜１３の厚さくｔ、）は３００〜４００
ＩＪ）程度が適切である。
ＩＪ）程度が適切である。
そして前記Ａｔ対向電極１５ａ、１５ｂは通常の配線と
同様０．８〔μｍ〕程度の厚さに形成され、対向間隔（
ｄｌは、特に限定はしないが通常３〜５〔μｍ〕程度設
ける。又各電極５ｇ、’５ｂはそれぞれ前記多結晶Ｓ！
パターン１４上を充分に覆う幅Ｗｔ ｋ有し、且つそね
それ多結晶Ｓｉパターンエ４と長さ方向に４〔１ｔｎｔ
〕程度以上重なっていることが望ましい。なお該電極５
ａ、５ｂに於ける細い領域は通常の配線に接続逼れ、そ
の幅Ｗｓは通常の配線同様例えば２〜３〔μｍ〕程度に
形成される。
同様０．８〔μｍ〕程度の厚さに形成され、対向間隔（
ｄｌは、特に限定はしないが通常３〜５〔μｍ〕程度設
ける。又各電極５ｇ、’５ｂはそれぞれ前記多結晶Ｓ！
パターン１４上を充分に覆う幅Ｗｔ ｋ有し、且つそね
それ多結晶Ｓｉパターンエ４と長さ方向に４〔１ｔｎｔ
〕程度以上重なっていることが望ましい。なお該電極５
ａ、５ｂに於ける細い領域は通常の配線に接続逼れ、そ
の幅Ｗｓは通常の配線同様例えば２〜３〔μｍ〕程度に
形成される。
上記固体スイッチが配設嘔れてなるＰ几ＯＭに情報の書
込み？行うに際しては、例えば該ＰＢＤＭ？具備した半
導体基板を例えば４００〜３００〔℃〕に昇温しで置（
。そして該固体スイッチ上を、例えば１２〜１５（Ｗ）
程度の出力葡有し、スポット度の速度で走査しＡｔｔ極
パターン５ａ及び５ｂ全７００〔℃〕程度に昇温せしめ
、ＡｚｙＳｉ０２膜１３内にシンターさせる。該Ａｔシ
ンターによりＡｔ電極５ａ及び５ｂとｎ型多結晶８１パ
ターン１４は短絡する。従ってＡｔ電極５ａと５ｂはｎ
型多結晶ＳＬパターン１４？介して導通状態と表シ情報
力Ｓ書込まれる。
込み？行うに際しては、例えば該ＰＢＤＭ？具備した半
導体基板を例えば４００〜３００〔℃〕に昇温しで置（
。そして該固体スイッチ上を、例えば１２〜１５（Ｗ）
程度の出力葡有し、スポット度の速度で走査しＡｔｔ極
パターン５ａ及び５ｂ全７００〔℃〕程度に昇温せしめ
、ＡｚｙＳｉ０２膜１３内にシンターさせる。該Ａｔシ
ンターによりＡｔ電極５ａ及び５ｂとｎ型多結晶８１パ
ターン１４は短絡する。従ってＡｔ電極５ａと５ｂはｎ
型多結晶ＳＬパターン１４？介して導通状態と表シ情報
力Ｓ書込まれる。
第３図ｅ］は上記情報書込み後の固体スイッチの断面金
示したもので、３ｉ０．膜１３に於ける点線？付した領
域１７はＡｔシンター領域７表わしている。゛又上記書
込みに際してＡ７’［極１５ａ、１５ｂは軟化し図に示
す２「うに変形することもある。し力１しレーザのパワ
ーが小石いので該レーザ照射によりスイッチ部？覆って
いる表面保護用ＰＳＧ膜１６が損ｓ會受けることはない
。
示したもので、３ｉ０．膜１３に於ける点線？付した領
域１７はＡｔシンター領域７表わしている。゛又上記書
込みに際してＡ７’［極１５ａ、１５ｂは軟化し図に示
す２「うに変形することもある。し力１しレーザのパワ
ーが小石いので該レーザ照射によりスイッチ部？覆って
いる表面保護用ＰＳＧ膜１６が損ｓ會受けることはない
。
な３該情報書込みはレーザに限らず電子ビームによって
も行うことができ、この場合も異面保護用ＰＥＧ膜は損
傷されない。
も行うことができ、この場合も異面保護用ＰＥＧ膜は損
傷されない。
上記実施例では導電体パターンを多結晶ＳＩで形成し７
たが、該導電体パターン全アルミニウム。
たが、該導電体パターン全アルミニウム。
アルミニウム合金、高融金属、メタルシリサイド絶縁膜
は化学気相成長法音用いて形成する必要がある。
は化学気相成長法音用いて形成する必要がある。
（ｇｌ 発明の詳細
な説明したように本発明のスイッチ構造を有するＰｌ’
ｌ、□Ｍに於ては、レーザ等のエネルキーＩＲ金用いて
情報を書込むことができるので、情報書込みのための周
辺回路全役ける必要がない。従って本発明によれば、冗
長性を付与するためのＦＲＯＭ？内蔵するダイナミック
Ｒ，ＡＭや大型論理の集積度を向上せしめること力Ｓで
きる。
ｌ、□Ｍに於ては、レーザ等のエネルキーＩＲ金用いて
情報を書込むことができるので、情報書込みのための周
辺回路全役ける必要がない。従って本発明によれば、冗
長性を付与するためのＦＲＯＭ？内蔵するダイナミック
Ｒ，ＡＭや大型論理の集積度を向上せしめること力Ｓで
きる。
又低パワーのエキｌレキ−線により情報が確実に書込ま
れるので、情報書込みに際して表面保護絶縁膜が損傷？
受けることがない。従って前記ダイナミックＩ’ｉＬＡ
Ｍや大型論理等の外部汚染は防止芒れ、その信頼性グ）
Ｓ向上する。
れるので、情報書込みに際して表面保護絶縁膜が損傷？
受けることがない。従って前記ダイナミックＩ’ｉＬＡ
Ｍや大型論理等の外部汚染は防止芒れ、その信頼性グ）
Ｓ向上する。
な８本発明は単体で用いる通常のＦＲＯＭに対しても勿
論有効である。
論有効である。
第１図は従来の電流溶断型ヒユーズの断面図、第２図は
従来の工坏ルキー耐切断型ヒーーズの断面図、第３図（
イ）は本発明の固体スイッチに於ける透視平面図、第３
図便）は同Ａ−Ａ’矢視断面図、第３図ヒｊは同情報書
込み後の断面図である。 図に於て、１１はシリコン基板、１２はフィールド酸化
膜、１３は二酸化シリコン膜、１４は多結晶シリコン・
パターン、１５ａ、１５ｂはアルミニウム電極、１６は
表面保護用りん珪酸ガラス膜、１７はアルミニウム・シ
ンター領域２示す。 着 １ 図 丸 ５ト
従来の工坏ルキー耐切断型ヒーーズの断面図、第３図（
イ）は本発明の固体スイッチに於ける透視平面図、第３
図便）は同Ａ−Ａ’矢視断面図、第３図ヒｊは同情報書
込み後の断面図である。 図に於て、１１はシリコン基板、１２はフィールド酸化
膜、１３は二酸化シリコン膜、１４は多結晶シリコン・
パターン、１５ａ、１５ｂはアルミニウム電極、１６は
表面保護用りん珪酸ガラス膜、１７はアルミニウム・シ
ンター領域２示す。 着 １ 図 丸 ５ト
Claims (1)
- 半導体基板上の第１の絶縁膜上に配設式れた導電体パタ
ーンと、該導電体バクーン上に第２の絶縁膜？弁しＣ配
役された対向する二つの電極と全１してなること全特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117996A JPS599958A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117996A JPS599958A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599958A true JPS599958A (ja) | 1984-01-19 |
Family
ID=14725452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117996A Pending JPS599958A (ja) | 1982-07-07 | 1982-07-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300456A (en) * | 1993-06-17 | 1994-04-05 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
| US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759375A (en) * | 1980-09-29 | 1982-04-09 | Oki Electric Ind Co Ltd | Semiconductor memory device |
| JPS57104252A (en) * | 1980-12-19 | 1982-06-29 | Seiko Instr & Electronics Ltd | Polycrystal silicon-fuse-memory and its manufacture |
-
1982
- 1982-07-07 JP JP57117996A patent/JPS599958A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759375A (en) * | 1980-09-29 | 1982-04-09 | Oki Electric Ind Co Ltd | Semiconductor memory device |
| JPS57104252A (en) * | 1980-12-19 | 1982-06-29 | Seiko Instr & Electronics Ltd | Polycrystal silicon-fuse-memory and its manufacture |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300456A (en) * | 1993-06-17 | 1994-04-05 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
| US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853758A (en) | Laser-blown links | |
| US5827759A (en) | Method of manufacturing a fuse structure | |
| JP2003086687A (ja) | 半導体装置 | |
| KR20000058168A (ko) | 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법 | |
| KR100773683B1 (ko) | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 | |
| JPS599958A (ja) | 半導体装置 | |
| US20020171119A1 (en) | Semiconductor device with copper fuse section | |
| JPH0722508A (ja) | 半導体集積回路装置 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JP2833275B2 (ja) | 半導体装置 | |
| JPH0616536B2 (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JPH058579B2 (ja) | ||
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPH0363819B2 (ja) | ||
| JPH02271555A (ja) | 半導体装置 | |
| JPH0828422B2 (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH07130861A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63260149A (ja) | 半導体装置 | |
| JPH0373138B2 (ja) |