JPH0616536B2 - ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 - Google Patents
ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法Info
- Publication number
- JPH0616536B2 JPH0616536B2 JP17125082A JP17125082A JPH0616536B2 JP H0616536 B2 JPH0616536 B2 JP H0616536B2 JP 17125082 A JP17125082 A JP 17125082A JP 17125082 A JP17125082 A JP 17125082A JP H0616536 B2 JPH0616536 B2 JP H0616536B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- metal layer
- fuse rom
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 （１）発明の技術分野 本発明は、エネルギー線照射により非導通状態から導通
状態に切り換え可能なヒューズＲＯＭを有する半導体装
置及びそのようなヒューズＲＯＭの導通方法に関する。
状態に切り換え可能なヒューズＲＯＭを有する半導体装
置及びそのようなヒューズＲＯＭの導通方法に関する。
（２）技術の背景 半導体装置用のヒューズメモリとしてダイナミックダム
アクセスメモリ（ＤＲＡＭ）では記憶容量の増大に伴っ
て主記憶容量のＤＲＡＭの外に予備用のヒューズリード
オンメモリ（ＲＯＭ）を設けて、主記憶容量メモリに不
良ビットメモリがあると予備用のヒューズＲＯＭで不良
ビットを補う冗長性附与方法が最近は多く用いられるよ
うになってきている。
アクセスメモリ（ＤＲＡＭ）では記憶容量の増大に伴っ
て主記憶容量のＤＲＡＭの外に予備用のヒューズリード
オンメモリ（ＲＯＭ）を設けて、主記憶容量メモリに不
良ビットメモリがあると予備用のヒューズＲＯＭで不良
ビットを補う冗長性附与方法が最近は多く用いられるよ
うになってきている。
このようなヒューズＲＯＭでは通常ではヒューズは導通
状態にあり、ヒューズを溶断させることで非導通状態と
なるように構成されている。
状態にあり、ヒューズを溶断させることで非導通状態と
なるように構成されている。
しかし、回路構成によっては通常非導通状態にあり、導
通状態で利用したい逆ヒューズ構成が要望されていた。
通状態で利用したい逆ヒューズ構成が要望されていた。
（３）従来技術と問題点 第１(a)，(b)は従来のヒューズＲＯＭの側断面図を示す
ものであり、第１図(a)においてシリコン等の基板１上
に酸化膜２（ＳｉＯ２）を形成後にヒューズとなるポリ
シリコン膜３を形成し、リンシリカガラス（ＰＳＧ）膜
４を上記ポリシリコン膜３の一部を覆うようにパターニ
ングして、更にＰＳＧ膜４上に且つポリシリコン膜３と
接するアルミニウム（Ａｌ）配線パターン５をパターニ
ングする。
ものであり、第１図(a)においてシリコン等の基板１上
に酸化膜２（ＳｉＯ２）を形成後にヒューズとなるポリ
シリコン膜３を形成し、リンシリカガラス（ＰＳＧ）膜
４を上記ポリシリコン膜３の一部を覆うようにパターニ
ングして、更にＰＳＧ膜４上に且つポリシリコン膜３と
接するアルミニウム（Ａｌ）配線パターン５をパターニ
ングする。
６はパッシベーション用のＰＳＧ膜で配線パターン５上
にカバーされている。この状態ではヒューズとなるポリ
シリコン膜３はＡｌ配線パターン５と接しているので導
通状態であり、ヒューズを溶断する場合にはＹＡＧレー
ザ７をパッシベーション用のＰＳＧ膜６上より照射する
ことで第１図(b)に示すようにポリシリコン膜３は熱せ
られて溶断８する。ポリシリコン膜３に大電流を流して
も上記と同様にヒューズとなるポリシリコン膜３は溶断
されるが、この際ポリシリコン膜３内のシリコンが蒸発
してポリシリコン膜表面をカバーしているパッシベーシ
ョン用のＰＳＧ膜６に小穴９を作る。
にカバーされている。この状態ではヒューズとなるポリ
シリコン膜３はＡｌ配線パターン５と接しているので導
通状態であり、ヒューズを溶断する場合にはＹＡＧレー
ザ７をパッシベーション用のＰＳＧ膜６上より照射する
ことで第１図(b)に示すようにポリシリコン膜３は熱せ
られて溶断８する。ポリシリコン膜３に大電流を流して
も上記と同様にヒューズとなるポリシリコン膜３は溶断
されるが、この際ポリシリコン膜３内のシリコンが蒸発
してポリシリコン膜表面をカバーしているパッシベーシ
ョン用のＰＳＧ膜６に小穴９を作る。
この小穴部分から水や他の汚染物質が侵入するとヒュー
ズＲＯＭの信頼性を低下させる欠点があり、更にケミカ
ル・ベェパー・ディポジッション（ＣＶＤ）等でＰＳＧ
膜をカバーしなければならなかった。しかし、これらの
工程はヒューズ溶断工程と、ＣＶＤで新たなＰＳＧ膜を
コーティングする工程では別工程であり、ヒューズ溶断
工程で塵埃等で汚染されたヒューズＲＯＭをクリーンな
ＣＶＤ工程に持ち込むことはウエハプロセスを汚染させ
て好ましくない。
ズＲＯＭの信頼性を低下させる欠点があり、更にケミカ
ル・ベェパー・ディポジッション（ＣＶＤ）等でＰＳＧ
膜をカバーしなければならなかった。しかし、これらの
工程はヒューズ溶断工程と、ＣＶＤで新たなＰＳＧ膜を
コーティングする工程では別工程であり、ヒューズ溶断
工程で塵埃等で汚染されたヒューズＲＯＭをクリーンな
ＣＶＤ工程に持ち込むことはウエハプロセスを汚染させ
て好ましくない。
更に、ヒューズ非導通状態で「ハイ」（Ｈ）電圧を、導
通状態で「ロー」（Ｌ）電圧を得たい逆ヒューズ等でも
利用できるヒューズＲＯＭが要望されている。
通状態で「ロー」（Ｌ）電圧を得たい逆ヒューズ等でも
利用できるヒューズＲＯＭが要望されている。
（４）発明の目的 本発明は上記欠点並びに要望に鑑み、信頼性が高く、か
つ通常非導通状態にあってその溶融時に導通状態に切り
換わるヒューズＲＯＭを有する半導体装置及びそのよう
なヒューズＲＯＭの導通方法を提供することを目的とす
るものである。
つ通常非導通状態にあってその溶融時に導通状態に切り
換わるヒューズＲＯＭを有する半導体装置及びそのよう
なヒューズＲＯＭの導通方法を提供することを目的とす
るものである。
（５）発明の構成 上記目的は本発明によれば、半導体基板上に絶縁膜を介
して設けられた第１のメタル層と、該第１のメタル層上
に設けられたノンドープのシリコン膜と、該シリコン膜
上に設けられた第２のメタル層とから構成され、通常は
前記第１、第２のメタル層間が前記シリコン膜により絶
縁されて非導通状態にあるヒューズＲＯＭを備え、前記
第１、第２のメタル層は前記第２のメタル層上からのエ
ネルギー線照射により溶融した前記シリコン膜と合金化
することの可能な金属材料からなることを特徴とするヒ
ューズＲＯＭを有する半導体装置によって達成され、ま
た、半導体装置基板上に絶縁膜を介して設けられた第１
のメタル層と、該第１のメタル層上に設けられたノンド
ープのシリコン膜と、該シリコン膜上に設けられた第２
のメタル層とから構成され、通常は前記第１、第２のメ
タル層間が前記シリコン膜により絶縁されて非導通状態
にあるヒューズＲＯＭに対し、前記第２のメタル層上よ
りエネルギー線を照射して前記シリコン膜を溶融させ、
その溶融したシリコンを前記第１及び第２のメタル層と
合金化することにより、前記第１及び第２のメタル層間
を導通状態にすることを特徴とするヒューズＲＯＭの導
通方法によって達成される。
して設けられた第１のメタル層と、該第１のメタル層上
に設けられたノンドープのシリコン膜と、該シリコン膜
上に設けられた第２のメタル層とから構成され、通常は
前記第１、第２のメタル層間が前記シリコン膜により絶
縁されて非導通状態にあるヒューズＲＯＭを備え、前記
第１、第２のメタル層は前記第２のメタル層上からのエ
ネルギー線照射により溶融した前記シリコン膜と合金化
することの可能な金属材料からなることを特徴とするヒ
ューズＲＯＭを有する半導体装置によって達成され、ま
た、半導体装置基板上に絶縁膜を介して設けられた第１
のメタル層と、該第１のメタル層上に設けられたノンド
ープのシリコン膜と、該シリコン膜上に設けられた第２
のメタル層とから構成され、通常は前記第１、第２のメ
タル層間が前記シリコン膜により絶縁されて非導通状態
にあるヒューズＲＯＭに対し、前記第２のメタル層上よ
りエネルギー線を照射して前記シリコン膜を溶融させ、
その溶融したシリコンを前記第１及び第２のメタル層と
合金化することにより、前記第１及び第２のメタル層間
を導通状態にすることを特徴とするヒューズＲＯＭの導
通方法によって達成される。
（６）発明の実施例 以下、本発明の一実施例を第２図(a)乃至(f)について説
明する。
明する。
第２図(a)において、１はシリコン等の基板で酸化膜２
を形成後にヒューズとなるＡｌ等の第１のメタル層１０
を１μｍに蒸着する。
を形成後にヒューズとなるＡｌ等の第１のメタル層１０
を１μｍに蒸着する。
次に第２図(b)に示すようにメタル１０及び酸化膜２上
にＰＳＧ膜１１をＣＶＤ等で１μｍ厚に形成し、Ａｌの
第１のメタル層１０と対向するＰＳＧ膜１１に通常の写
真刻蝕により窓開き１２を行う。
にＰＳＧ膜１１をＣＶＤ等で１μｍ厚に形成し、Ａｌの
第１のメタル層１０と対向するＰＳＧ膜１１に通常の写
真刻蝕により窓開き１２を行う。
更に第２図(c)のように窓開き１２部分にノンドープの
シリコン１３を０．２μｍ厚に蒸着等でパターニング
し、次に第２図(d)に示すようにシリコン膜１３上を覆
って配線用のＡｌ等の第２のメタル層１４を形成し、適
当にパターニングして最後に第２図(e)の如く第２のメ
タル層１４上にＰＳＧ等の絶縁膜１５をカバーさせる。
この状態では第１のヒューズとなるメタル層１０は配線
用の第２のメタル層１４とはシリコン膜１２を介して対
向配置されているために非導通状態にある。
シリコン１３を０．２μｍ厚に蒸着等でパターニング
し、次に第２図(d)に示すようにシリコン膜１３上を覆
って配線用のＡｌ等の第２のメタル層１４を形成し、適
当にパターニングして最後に第２図(e)の如く第２のメ
タル層１４上にＰＳＧ等の絶縁膜１５をカバーさせる。
この状態では第１のヒューズとなるメタル層１０は配線
用の第２のメタル層１４とはシリコン膜１２を介して対
向配置されているために非導通状態にある。
ここで第２図(f)に示すようにアルゴン等のレーザ１６
（出力８Ｗ程度）をＰＳＧ等の絶縁膜１５上より照射す
るとＰＳＧ膜１５とＡｌ等の第２のメタル層を透過した
レーザ１６はシリコン膜１３で吸収されてシリコンは溶
融され、シリコンが第１及び第２のアルミニウムよりな
るメタル層内に溶け込んで行き、すなわち合金化するの
で、第１及び第２のメタル間の抵抗は低い値となり、導
通状態に変化することになる。
（出力８Ｗ程度）をＰＳＧ等の絶縁膜１５上より照射す
るとＰＳＧ膜１５とＡｌ等の第２のメタル層を透過した
レーザ１６はシリコン膜１３で吸収されてシリコンは溶
融され、シリコンが第１及び第２のアルミニウムよりな
るメタル層内に溶け込んで行き、すなわち合金化するの
で、第１及び第２のメタル間の抵抗は低い値となり、導
通状態に変化することになる。
上述の如きヒューズＲＯＭによれば第３図(a)，(b)に示
すように利用することが可能となる。すなわち、電圧供
給端子１７にＶDD（５Ｖ）の電圧を加え、抵抗器Ｒ１と
上記したヒューズＲＯＭ１９との直列回路の一端を接地
するとともに抵抗器Ｒ１とヒューズＲＯＭ１９との接続
点より出力端子１８を導出するようにすれば、第３図
(a)に示す状態ではヒューズＲＯＭ１９は第２図(e)に示
すように非導通状態で出力端子１８には５Ｖの「Ｈ」電
圧が取り出せる。これに対し、第３図(b)に示す状態で
はヒューズＲＯＭ１９は第２図(f)に示すように導通状
態であるためにＶDD（５Ｖ）電圧はヒューズＲＯＭ１９
を通して接地させるために出力端子１８には「Ｌ」電圧
（０Ｖ）が取り出せる。
すように利用することが可能となる。すなわち、電圧供
給端子１７にＶDD（５Ｖ）の電圧を加え、抵抗器Ｒ１と
上記したヒューズＲＯＭ１９との直列回路の一端を接地
するとともに抵抗器Ｒ１とヒューズＲＯＭ１９との接続
点より出力端子１８を導出するようにすれば、第３図
(a)に示す状態ではヒューズＲＯＭ１９は第２図(e)に示
すように非導通状態で出力端子１８には５Ｖの「Ｈ」電
圧が取り出せる。これに対し、第３図(b)に示す状態で
はヒューズＲＯＭ１９は第２図(f)に示すように導通状
態であるためにＶDD（５Ｖ）電圧はヒューズＲＯＭ１９
を通して接地させるために出力端子１８には「Ｌ」電圧
（０Ｖ）が取り出せる。
（７）発明の効果 本発明は上記したように構成させたので、ＤＲＡＭ等の
冗長性附与において、溶融によって非導通状態から導通
状態に切り換わるヒューズＲＯＭを構成できるだけでな
く非導通状態から導通状態に変換させたレーザ照射時に
弱いレーザで十分であるために、第２のメタル層上のＰ
ＳＧ等の絶縁膜に蒸発で小穴が穿たれることもなく、新
たなバー膜を小穴をふさぐためにコーティングする必要
がない等の特徴を有する。
冗長性附与において、溶融によって非導通状態から導通
状態に切り換わるヒューズＲＯＭを構成できるだけでな
く非導通状態から導通状態に変換させたレーザ照射時に
弱いレーザで十分であるために、第２のメタル層上のＰ
ＳＧ等の絶縁膜に蒸発で小穴が穿たれることもなく、新
たなバー膜を小穴をふさぐためにコーティングする必要
がない等の特徴を有する。
第１図(a)，(b)は従来のヒューズＲＯＭの側断面図、第
２図(a)乃至(f)は本発明のヒューズＲＯＭの製造工程を
示す側断面図、第３図(a)，(b)は本発明の動作原理を示
す回路図である。 １……基板、２……酸化膜、３……ポリシリコン膜、
４，６，１１，１５……ＰＳＧ膜、５……配線パター
ン、１０……第１のメタル層、１３……シリコン膜、１
４……第２のメタル層、１６……レーザ、１９……ヒュ
ーズＲＯＭ。
２図(a)乃至(f)は本発明のヒューズＲＯＭの製造工程を
示す側断面図、第３図(a)，(b)は本発明の動作原理を示
す回路図である。 １……基板、２……酸化膜、３……ポリシリコン膜、
４，６，１１，１５……ＰＳＧ膜、５……配線パター
ン、１０……第１のメタル層、１３……シリコン膜、１
４……第２のメタル層、１６……レーザ、１９……ヒュ
ーズＲＯＭ。
Claims (4)
- 【請求項１】半導体基板上に絶縁膜を介して設けられた
第１のメタル層と、該第１のメタル層上に設けられたノ
ンドープのシリコン膜と、該シリコン膜上に設けらた第
２のメタル層とから構成され、通常は前記第１、第２の
メタル層間が前記シリコン膜により絶縁されて非導通状
態にあるヒューズＲＯＭを備え、前記第１、第２のメタ
ル層は前記第２のメタル層上からのエネルギー線照射に
より溶融した前記シリコン膜と合金化することの可能な
金属材料からなることを特徴とするヒューズＲＯＭを有
する半導体装置。 - 【請求項２】前記第１、第２のメタル層がアルミニウム
であることを特徴とする特許請求の範囲第１項記載のヒ
ューズＲＯＭを有する半導体装置。 - 【請求項３】半導体基板上に絶縁膜を介して設けられた
第１のメタル層と、該第１のメタル層上に設けらたノン
ドープのシリコン膜と、該シリコン膜上に設けられた第
２のメタル層とから構成され、通常は前記第１、第２の
メタル層間が前記シリコン膜により絶縁されて非導通状
態にあるヒューズＲＯＭに対し、前記第２のメタル層上
よりエネルギー線を照射して前記シリコン膜を溶融さ
せ、その溶融したシリコンを前記第１及び第２のメタル
層と合金化することにより、前記第１及び第２のメタル
層間を導通状態にすることを特徴とするヒューズＲＯＭ
の導通方法。 - 【請求項４】前記第１、第２のメタル層がアルミニウム
であることを特徴とする特許請求の範囲第３項記載のヒ
ューズＲＯＭの導通方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17125082A JPH0616536B2 (ja) | 1982-09-30 | 1982-09-30 | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17125082A JPH0616536B2 (ja) | 1982-09-30 | 1982-09-30 | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961171A JPS5961171A (ja) | 1984-04-07 |
| JPH0616536B2 true JPH0616536B2 (ja) | 1994-03-02 |
Family
ID=15919830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17125082A Expired - Lifetime JPH0616536B2 (ja) | 1982-09-30 | 1982-09-30 | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616536B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0882035A (ja) * | 1994-09-06 | 1996-03-26 | Kaneshin:Kk | 木造住宅における階層間の天井装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100827A (en) * | 1991-02-27 | 1992-03-31 | At&T Bell Laboratories | Buried antifuse |
| US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874793A (ja) * | 1971-12-30 | 1973-10-08 | ||
| JPS4874739A (ja) * | 1971-12-30 | 1973-10-08 |
-
1982
- 1982-09-30 JP JP17125082A patent/JPH0616536B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0882035A (ja) * | 1994-09-06 | 1996-03-26 | Kaneshin:Kk | 木造住宅における階層間の天井装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961171A (ja) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083211B1 (en) | Semiconductor device with fuse | |
| JPS58161361A (ja) | 半導体装置の製造方法 | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| US4747076A (en) | Method of writing information into a fuse-type ROM | |
| US4908692A (en) | Fuse-containing semiconductor device | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| KR20000058168A (ko) | 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법 | |
| JPH0616536B2 (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| US20030109125A1 (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| US20030118751A1 (en) | Electronic device, and method of patterning a first layer | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS6262056B2 (ja) | ||
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| US20030234435A1 (en) | Fuse configuration with modified capacitor border layout for a semiconductor storage device | |
| JPS599958A (ja) | 半導体装置 | |
| JPH0440858B2 (ja) | ||
| JPS6035534A (ja) | 半導体装置 | |
| JPS59148198A (ja) | 半導体装置 | |
| JPH0363819B2 (ja) | ||
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH02271555A (ja) | 半導体装置 |