JPH0440858B2 - - Google Patents
Info
- Publication number
- JPH0440858B2 JPH0440858B2 JP56211202A JP21120281A JPH0440858B2 JP H0440858 B2 JPH0440858 B2 JP H0440858B2 JP 56211202 A JP56211202 A JP 56211202A JP 21120281 A JP21120281 A JP 21120281A JP H0440858 B2 JPH0440858 B2 JP H0440858B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- opening
- metal wiring
- wiring material
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法に係り、特に埋
込配線やスルーホール電極を簡単に形成する方法
に関する。
込配線やスルーホール電極を簡単に形成する方法
に関する。
(2) 技術の背景
半導体装置の電極配線の形成方法としては、従
来電極用の窓開けを行つた後に電極金属等を全面
に蒸着又はスパツタ等し、フオトエツチングで電
極パターンを形成し、その後500〜600℃で合金化
し、更に内部配線用金属パターンを形成している
が、多くの工程とパターニングを必要とする。
来電極用の窓開けを行つた後に電極金属等を全面
に蒸着又はスパツタ等し、フオトエツチングで電
極パターンを形成し、その後500〜600℃で合金化
し、更に内部配線用金属パターンを形成している
が、多くの工程とパターニングを必要とする。
このため、少い工程で簡単に埋込配線や電極配
線等の行なえる配線形成方法が要望されている。
線等の行なえる配線形成方法が要望されている。
(3) 従来技術と問題点
第１図は従来の半導体装置の電極配線の形成方
法を示す側断面図であり、同図に於て半導体装置
の最終工程で第１図Ａに示すように電極用窓開け
２を行う。即ち１はシリコン等の基板であり、該
基板上にはSiO2等の酸化膜３があり、該酸化膜
３上には酸化膜３の窓開けに使用されたフオトレ
ジスト膜４が形成されている。このフオトレジス
ト膜４を除去し、第１図Ｂの如く、例えばアルミ
ニウム（Al）等の電極金属５を蒸着又はスパツ
タ等で形成する。次に該電極金属５上にレジスト
膜６を第１図Ｃに示す様に塗布し、第１図Ｄの如
くパターニングマスクの位置合せを行つて、フオ
トレジストの露光現像を行つて感光フオトレジス
ト７を残し、エツチング後レジスト処理を行つて
電極配線８を完成する。
法を示す側断面図であり、同図に於て半導体装置
の最終工程で第１図Ａに示すように電極用窓開け
２を行う。即ち１はシリコン等の基板であり、該
基板上にはSiO2等の酸化膜３があり、該酸化膜
３上には酸化膜３の窓開けに使用されたフオトレ
ジスト膜４が形成されている。このフオトレジス
ト膜４を除去し、第１図Ｂの如く、例えばアルミ
ニウム（Al）等の電極金属５を蒸着又はスパツ
タ等で形成する。次に該電極金属５上にレジスト
膜６を第１図Ｃに示す様に塗布し、第１図Ｄの如
くパターニングマスクの位置合せを行つて、フオ
トレジストの露光現像を行つて感光フオトレジス
ト７を残し、エツチング後レジスト処理を行つて
電極配線８を完成する。
上述の如き工程では、電極金属５のパターニン
グを必要とするばかりか、電極配線の表面に酸化
膜の厚薄による段を生じ内部断線の可能性があ
り、信頼性が悪い欠点を有する。
グを必要とするばかりか、電極配線の表面に酸化
膜の厚薄による段を生じ内部断線の可能性があ
り、信頼性が悪い欠点を有する。
(4) 発明の目的
本発明は上記従来の欠点に鑑み、埋込配線或い
はスルーホール電極を得る為、配線金属をレーザ
ビーム等の熱線で融解させて少い工程で埋込配線
を形成することを目的とするものである。
はスルーホール電極を得る為、配線金属をレーザ
ビーム等の熱線で融解させて少い工程で埋込配線
を形成することを目的とするものである。
(5) 発明の構成
そして、この目的は本発明によれば半導体基板
上の埋込配線或いはスルーホール電極を形成すべ
き絶縁材に凹部或いは開口部を形成する工程と、
該凹部或いは開口部を含む該絶縁材の表面全面に
金属配線材を形成した後、該金属配線材を選択的
にエツチングし、前記凹部或いは開口部及びその
周辺の絶縁材部分にオーバラツプして前記凹部或
いは開口部の容積に略等しい体積だけ選択的に残
留させる工程と、該金属配線材の上よりエネルギ
ー線を照射し、該金属配線材の該基板に対する熱
伝導度を該オーバラツプ部よりも該凹部或いは開
口部で大にせしめた状態で該金属配線材を溶融
し、該凹部或いは開口部で先に凝固状態にして該
金属配線材を該凹部或いは開口部の内部に埋込む
工程とを含むことを特徴とする半導体装置の製造
方法を提供することで達成される。
上の埋込配線或いはスルーホール電極を形成すべ
き絶縁材に凹部或いは開口部を形成する工程と、
該凹部或いは開口部を含む該絶縁材の表面全面に
金属配線材を形成した後、該金属配線材を選択的
にエツチングし、前記凹部或いは開口部及びその
周辺の絶縁材部分にオーバラツプして前記凹部或
いは開口部の容積に略等しい体積だけ選択的に残
留させる工程と、該金属配線材の上よりエネルギ
ー線を照射し、該金属配線材の該基板に対する熱
伝導度を該オーバラツプ部よりも該凹部或いは開
口部で大にせしめた状態で該金属配線材を溶融
し、該凹部或いは開口部で先に凝固状態にして該
金属配線材を該凹部或いは開口部の内部に埋込む
工程とを含むことを特徴とする半導体装置の製造
方法を提供することで達成される。
(6) 発明の実施例
以下、本発明の実施例を図面によつて詳述す
る。
る。
第２図は本発明の半導体装置の埋込配線形成方
法の一実施例を示すものであり、基板１には図示
されていないがソース、ドレイン等が形成され半
導体装置の最終製造工程で第２図Ａに示すように
SiO2等の1μｍ厚程度の酸化膜３に配線を行うべ
き部分に凹部９を形成し、凹部９の底部の厚みｄ
を1000〓程度とし、Al等の電極金属５を蒸着、
又はスパツタ等で1μｍ厚に蒸着する。次に第２
図Ｂに示す様に酸化膜３に形成した凹部９の容積
と等しくなるような電極金属５のパターニングを
行う。
法の一実施例を示すものであり、基板１には図示
されていないがソース、ドレイン等が形成され半
導体装置の最終製造工程で第２図Ａに示すように
SiO2等の1μｍ厚程度の酸化膜３に配線を行うべ
き部分に凹部９を形成し、凹部９の底部の厚みｄ
を1000〓程度とし、Al等の電極金属５を蒸着、
又はスパツタ等で1μｍ厚に蒸着する。次に第２
図Ｂに示す様に酸化膜３に形成した凹部９の容積
と等しくなるような電極金属５のパターニングを
行う。
即ち凹部に沿つて酸化膜３の表面にオーバラツ
プ部分５ａを残すようにする。勿論、こ のよう
なパターニングを第１図Ａの工程を経ることなく
行つてしまつてもよい。
プ部分５ａを残すようにする。勿論、こ のよう
なパターニングを第１図Ａの工程を経ることなく
行つてしまつてもよい。
この状態でエネルギー線である電子ビーム等の
熱線１０を電極金属５の上方から照射すると、電
極金属５は融解されてオーバラツプ部分５ａの電
極金属５は凹部９内に流れ込む。この際、凹部９
の底面９ａは厚さ1000〓程度の薄い酸化膜３を介
してシリコン等の基板１と接しているだけであ
り、しかもこの状態で基板１が最も低温に保たれ
ている。このことから、基板１に対する電極金属
５の熱伝導度は、基板１から遠いオーバラツプ部
分５ａよりも基板１に近い凹部９内で大きくな
る。従つて、熱線１０の照射によつて溶融した電
極金属５は、まず、熱伝導度の大きな凹部９内で
先に凝固状態となる。そして、一般に溶融金属は
凝固部分に引き寄せられる性質を有しているた
め、まだ凝固せずに残つているオーバラツプ部分
５ａの溶融金属は凹部９内の凝固部分に引き寄せ
られた後に凝固する。その結果、第２図Ｄに示す
ように電極金属５が凹部９内に良好に埋込まれ
て、埋込配線部分５ｂが形成される。
熱線１０を電極金属５の上方から照射すると、電
極金属５は融解されてオーバラツプ部分５ａの電
極金属５は凹部９内に流れ込む。この際、凹部９
の底面９ａは厚さ1000〓程度の薄い酸化膜３を介
してシリコン等の基板１と接しているだけであ
り、しかもこの状態で基板１が最も低温に保たれ
ている。このことから、基板１に対する電極金属
５の熱伝導度は、基板１から遠いオーバラツプ部
分５ａよりも基板１に近い凹部９内で大きくな
る。従つて、熱線１０の照射によつて溶融した電
極金属５は、まず、熱伝導度の大きな凹部９内で
先に凝固状態となる。そして、一般に溶融金属は
凝固部分に引き寄せられる性質を有しているた
め、まだ凝固せずに残つているオーバラツプ部分
５ａの溶融金属は凹部９内の凝固部分に引き寄せ
られた後に凝固する。その結果、第２図Ｄに示す
ように電極金属５が凹部９内に良好に埋込まれ
て、埋込配線部分５ｂが形成される。
第２図Ｃは本発明の他の工程を説明するもので
照射する熱線１０がレーザビーム等の場合は電極
金属５の表面にポリシリコン又はアモルフアスシ
リコン１１等を薄く被着して置くことで融解した
い電極金属５，５ａ部分をより早くメルトするこ
とが出来る。
照射する熱線１０がレーザビーム等の場合は電極
金属５の表面にポリシリコン又はアモルフアスシ
リコン１１等を薄く被着して置くことで融解した
い電極金属５，５ａ部分をより早くメルトするこ
とが出来る。
上記の場合は電極金属５，５ａ部分にポリシリ
コン又はアモルフアスシリコン１１を被着しレー
ザビームを該ポリシリコン又はアモルフアスシリ
コン１１上より直接照射した。
コン又はアモルフアスシリコン１１を被着しレー
ザビームを該ポリシリコン又はアモルフアスシリ
コン１１上より直接照射した。
第３図はスルーホール部分に導電材料を充填す
る場合の実施例を示すものであり、第３図Ａにお
いて基板１は半導体装置が組み込まれ、SiO2等
の酸化膜３を介してアルミニウム等の金属配線１
４が完了している。該金属配線１４の厚みは0.5μ
ｍでPSG膜１３を上記金属配線１４上に成長さ
せ、第３図Ａに示す様にスルーホール１６をパタ
ーニングし、該スルーホール内と該スルーホール
の外周にオーバラツプ部分５ａを設けたアルミニ
ウム等の導電材料５′をパターニングする。この
場合、スルーホール１６の容積とパターニングす
る導電材料５の融解状態の体積を同一となるよう
にパターニングする。
る場合の実施例を示すものであり、第３図Ａにお
いて基板１は半導体装置が組み込まれ、SiO2等
の酸化膜３を介してアルミニウム等の金属配線１
４が完了している。該金属配線１４の厚みは0.5μ
ｍでPSG膜１３を上記金属配線１４上に成長さ
せ、第３図Ａに示す様にスルーホール１６をパタ
ーニングし、該スルーホール内と該スルーホール
の外周にオーバラツプ部分５ａを設けたアルミニ
ウム等の導電材料５′をパターニングする。この
場合、スルーホール１６の容積とパターニングす
る導電材料５の融解状態の体積を同一となるよう
にパターニングする。
この状態で電子ビーム等の熱線１０を照射すれ
ば第３図Ｃに示す様に導電材料５′はスルーホー
ル１６内に充填されメルトされてPSG膜１３下
の第１層目の配線１４と一体化され、スルーホー
ル電極１７が完成する。
ば第３図Ｃに示す様に導電材料５′はスルーホー
ル１６内に充填されメルトされてPSG膜１３下
の第１層目の配線１４と一体化され、スルーホー
ル電極１７が完成する。
この様なスルーホール電極形成方法によると
PSG等の絶縁膜１３面と同一面上の平坦なスル
ーホール電極が構成出来る。
PSG等の絶縁膜１３面と同一面上の平坦なスル
ーホール電極が構成出来る。
第３図Ｂに示すものはメルトすべき導電材料
５′，５a′上にアモルフアスシリコンまたはポリ
シリコン１１を被着し、熱線１０としてレーザビ
ームを照射したもので、かくすればアルミニウム
等の導電材料５′，５a′の表面反射によるパワー
の低下が補償され、より早く導電材料をメルトさ
せることが出来る。
５′，５a′上にアモルフアスシリコンまたはポリ
シリコン１１を被着し、熱線１０としてレーザビ
ームを照射したもので、かくすればアルミニウム
等の導電材料５′，５a′の表面反射によるパワー
の低下が補償され、より早く導電材料をメルトさ
せることが出来る。
更にAl等の導電材料をメルトする場合表面が
酸化すると第２層目の配線とのコンタクト不良を
生ずるのでメルト工程、即ちレーザ照射をN2雰
囲気等の非酸化性雰囲気中で行うことができる。
酸化すると第２層目の配線とのコンタクト不良を
生ずるのでメルト工程、即ちレーザ照射をN2雰
囲気等の非酸化性雰囲気中で行うことができる。
(7) 発明の効果
本発明は叙上した様に、埋込配線又はスルーホ
ールすべき部分に簡単な工程で導電性材料を形成
することが出来るだけでなく信頼性の高い配線や
スルーホール電極が得られる。更に本発明はヒユ
ーズROM等のヒユーズ部分の製作、切断等にも
用いることが可能である。
ールすべき部分に簡単な工程で導電性材料を形成
することが出来るだけでなく信頼性の高い配線や
スルーホール電極が得られる。更に本発明はヒユ
ーズROM等のヒユーズ部分の製作、切断等にも
用いることが可能である。
第１図Ａ〜Ｅは従来の半導体装置の電極配線の
形成法の一実施例を示す側断面図、第２図Ａ〜Ｄ
は本発明の半導体装置の電極配線の形式方法を示
す側断面図、第３図Ａ〜Ｃは本発明の半導体装置
のスルーホール電極の形成方法の一実施例を示す
側断面図である。 １……基板、２……電極用窓開け部、３……酸
化膜、４，７……フオトレジスト膜、５……電極
金属、６……レジスト膜、８……電極配線、９…
…凹部、１０……熱線、１１……アモルフアスシ
リコン又はポリシリコン、１３……PSG膜、１
４……金属配線、１７……スルーホール電極。
形成法の一実施例を示す側断面図、第２図Ａ〜Ｄ
は本発明の半導体装置の電極配線の形式方法を示
す側断面図、第３図Ａ〜Ｃは本発明の半導体装置
のスルーホール電極の形成方法の一実施例を示す
側断面図である。 １……基板、２……電極用窓開け部、３……酸
化膜、４，７……フオトレジスト膜、５……電極
金属、６……レジスト膜、８……電極配線、９…
…凹部、１０……熱線、１１……アモルフアスシ
リコン又はポリシリコン、１３……PSG膜、１
４……金属配線、１７……スルーホール電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上の埋込配線或いはスルーホール
電極を形成すべき絶縁材に凹部或いは開口部を形
成する工程と、 該凹部或いは開口部を含む該絶縁材の表面全面
に金属配線材を形成した後、該金属配線材を選択
的にエツチングし、前記凹部或いは開口部及びそ
の周辺の絶縁材部分にオーバラツプして前記凹部
或いは開口部の容積に略等しい体積だけ選択的に
残留させる工程と、 該金属配線材の上よりエネルギー線を照射し、
該金属配線材の該基板に対する熱伝導度を該オー
バラツプ部よりも該凹部或いは開口部で大にせし
めた状態で該金属配線材を溶融し、該凹部或いは
開口部で先に凝固状態にして該金属配線材を該凹
部或いは開口部の内部に埋込む工程とを含むこと
を特徴とする半導体装置の製造方法。 ２ 前記選択的に残留された金属配線材上にポリ
シリコン又はアモルフアスシリコンを被着した
後、前記エネルギー線としてレーザビームを照射
することを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 ３ 前記金属配線材の溶融を非酸化雰囲気中で行
なうことを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21120281A JPS58115835A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置の埋込配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21120281A JPS58115835A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置の埋込配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115835A JPS58115835A (ja) | 1983-07-09 |
| JPH0440858B2 true JPH0440858B2 (ja) | 1992-07-06 |
Family
ID=16602046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21120281A Granted JPS58115835A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置の埋込配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115835A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269534A (ja) * | 1985-09-20 | 1987-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 平坦性薄膜の形成方法 |
| JP2720464B2 (ja) * | 1988-07-26 | 1998-03-04 | 松下電器産業株式会社 | 金属薄膜の形成方法及び形成装置 |
| US5110759A (en) * | 1988-12-20 | 1992-05-05 | Fujitsu Limited | Conductive plug forming method using laser planarization |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50150365A (ja) * | 1974-05-22 | 1975-12-02 | ||
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
-
1981
- 1981-12-28 JP JP21120281A patent/JPS58115835A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50150365A (ja) * | 1974-05-22 | 1975-12-02 | ||
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58115835A (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JP2890538B2 (ja) | 半導体装置 | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| JPH0440858B2 (ja) | ||
| JPS63222445A (ja) | バンプ電極の形成方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JPS6262056B2 (ja) | ||
| JPS5878454A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JP2673042B2 (ja) | 半導体装置の製造方法 | |
| JPH04127524A (ja) | コンタクトホール金属充填方法 | |
| JPS60245146A (ja) | 半導体装置の製造方法 | |
| JPS62134922A (ja) | 半導体装置の製造方法 | |
| JPH0410217B2 (ja) | ||
| JPH02285659A (ja) | 半導体装置 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPS5918629A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61271827A (ja) | 半導体装置の製造方法 | |
| JPH04236450A (ja) | 半導体装置の製造方法 |