JPS62134922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62134922A JPS62134922A JP60274966A JP27496685A JPS62134922A JP S62134922 A JPS62134922 A JP S62134922A JP 60274966 A JP60274966 A JP 60274966A JP 27496685 A JP27496685 A JP 27496685A JP S62134922 A JPS62134922 A JP S62134922A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- metal
- insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特ｌこ絶縁材料
の上に半導体層を形成した半導体装置の製造方法に関す
る。
の上に半導体層を形成した半導体装置の製造方法に関す
る。
絶縁材料の上に＊積した半導体材料を、移動する熱源に
より加熱して前記半導体材料をアニールし単結晶化する
技術は、半導体装置を積層して形成する手法として重要
である。従来この技術は、第２図に示す如く、まずＭＯ
ＳＦＥＴ等が形成された半導体単結晶基板２１上に化学
気相成長（ＣＶＤ）法等により絶縁材料たとえばＳｉｎ
、からなる絶縁膜２２を堆積して（第２図（ａ））、絶
縁膜２２の一部に開口部２３を設け、その後全面又は開
口部２３を覆う領域に半導体層２４を堆積しく第２図（
ｂ））その上から後述のアニール時の熱分布特性を改良
する為の高融点金属膜２５を堆積後、レーザービーム又
は電子ビーム２６を移動させながら照射する方法（第２
図（Ｃ））が用いられてきた。
より加熱して前記半導体材料をアニールし単結晶化する
技術は、半導体装置を積層して形成する手法として重要
である。従来この技術は、第２図に示す如く、まずＭＯ
ＳＦＥＴ等が形成された半導体単結晶基板２１上に化学
気相成長（ＣＶＤ）法等により絶縁材料たとえばＳｉｎ
、からなる絶縁膜２２を堆積して（第２図（ａ））、絶
縁膜２２の一部に開口部２３を設け、その後全面又は開
口部２３を覆う領域に半導体層２４を堆積しく第２図（
ｂ））その上から後述のアニール時の熱分布特性を改良
する為の高融点金属膜２５を堆積後、レーザービーム又
は電子ビーム２６を移動させながら照射する方法（第２
図（Ｃ））が用いられてきた。
この技術で絶縁膜上に単結晶を成長させる場合に重要な
のは、半導体層２４の熱分布である。即ち単結晶化すべ
き半導体層２４が基板単結晶２１と接する開口部２３付
近では、半導体ＩＩＪ２４の融点を充分上回る程高温に
し、それ以外の半導体層２４は融点を若干上回る程度の
温度分布にする必要がある。
のは、半導体層２４の熱分布である。即ち単結晶化すべ
き半導体層２４が基板単結晶２１と接する開口部２３付
近では、半導体ＩＩＪ２４の融点を充分上回る程高温に
し、それ以外の半導体層２４は融点を若干上回る程度の
温度分布にする必要がある。
開口部２３付近の温度が低くなると、基板単結晶２１と
半導体層２４の反応が弱く、基板単結晶方位が充分伝わ
らない。開口部２３から離れた部分の温度が高くなると
、下方に形成したデバイスの電気特性が変化したり、半
導体層２４そのものが蒸発してしまうためである。
半導体層２４の反応が弱く、基板単結晶方位が充分伝わ
らない。開口部２３から離れた部分の温度が高くなると
、下方に形成したデバイスの電気特性が変化したり、半
導体層２４そのものが蒸発してしまうためである。
これを防ぐ為、半導体層２４より高融点の金属たとえば
タングステンからなる金属層２５を半導体層２４の上に
形成し、開口部２３から離れた部分の半導体層２４の熱
をすみやかに拡散させる方法が広く用いられている。
タングステンからなる金属層２５を半導体層２４の上に
形成し、開口部２３から離れた部分の半導体層２４の熱
をすみやかに拡散させる方法が広く用いられている。
しかし、この方法では、ｆｉ＋微量の高融点金属が溶融
した半導体層に溶は出して、半導体層２４の電気的性質
を変化させ、（２）望ましい温度分布を実現するための
金属層の厚さが厚くなり、金属層の堆積工程ｌこ時間が
かかる、等の欠点があった。
した半導体層に溶は出して、半導体層２４の電気的性質
を変化させ、（２）望ましい温度分布を実現するための
金属層の厚さが厚くなり、金属層の堆積工程ｌこ時間が
かかる、等の欠点があった。
〔発明の目的〕
本発明は上述の欠点を改良することにあり、その目的は
半導体層に不要な元素を混入させることなく所期の温度
分布を実現せんとするものである。
半導体層に不要な元素を混入させることなく所期の温度
分布を実現せんとするものである。
本発明は％第１図に示す如く、従来半導体層１の上にあ
った金ＰＡｔｍ２を、半導体層１の下の絶縁Ｎ３の中に
形成し、絶縁１−３の表面に沿う方向の熱伝導率を向上
させることによって所期の温度分布を達成するものであ
る。即ち絶縁層３の中の金属層２は、移動するアニール
用熱源４が開口部５から離れている時はすみやかに熱を
横方向に拡げるため、半導体層１の温度上昇を抑制する
。他方熱源４が開口部５の上にある場合は金属層２がな
い為に半導体層１の温度は充分上昇し、下地の単結晶基
板６と反応して結晶方位を揃えることができる。しかも
、半導体層ｌと金属層２は直接接触してない為に、金属
が溶融した半導体層にとけだすことがない。
った金ＰＡｔｍ２を、半導体層１の下の絶縁Ｎ３の中に
形成し、絶縁１−３の表面に沿う方向の熱伝導率を向上
させることによって所期の温度分布を達成するものであ
る。即ち絶縁層３の中の金属層２は、移動するアニール
用熱源４が開口部５から離れている時はすみやかに熱を
横方向に拡げるため、半導体層１の温度上昇を抑制する
。他方熱源４が開口部５の上にある場合は金属層２がな
い為に半導体層１の温度は充分上昇し、下地の単結晶基
板６と反応して結晶方位を揃えることができる。しかも
、半導体層ｌと金属層２は直接接触してない為に、金属
が溶融した半導体層にとけだすことがない。
本発明によれば、不要な不純物を含まない良質な半導体
層を絶縁膜上に形成できる。さらに本発明では絶縁層中
に残された金属層を接地して使うことにより、電磁波に
よる雑音から半導体層の誤動作を避けることもできる。
層を絶縁膜上に形成できる。さらに本発明では絶縁層中
に残された金属層を接地して使うことにより、電磁波に
よる雑音から半導体層の誤動作を避けることもできる。
次に本発明の実施例を第３図を用いて説明する。
ｐ型シリコン基板５１の上に、公知の技術によってｎ型
ＭＯ８ＦＥＴ５２などを形成し、多結晶シリコン５３で
ゲート電極や配線を行なう。このとき配線の絶縁膜には
ＣＶＤ法による厚さ０．３μｍのＳｉｎ、膜５４を用い
た。（第３図（ａ）） 次に全体を厚さ０．２μｍの
ＣＶＤ−８ｉｎ、膜５５で覆い、本発明の特徴と言える
埋め込み用金属膜として、高融点金属であるタングステ
ンを、スパッタリングによって厚さ約０．１〜０．２μ
ｒｒ＋Ｊこわたって堆積して金属４５６を形成し、上層
に形成する配線とのコンタクト部５７及びＦ地層板を露
出する部分５８の金属層を除去する（第３図（ｂ））。
ＭＯ８ＦＥＴ５２などを形成し、多結晶シリコン５３で
ゲート電極や配線を行なう。このとき配線の絶縁膜には
ＣＶＤ法による厚さ０．３μｍのＳｉｎ、膜５４を用い
た。（第３図（ａ）） 次に全体を厚さ０．２μｍの
ＣＶＤ−８ｉｎ、膜５５で覆い、本発明の特徴と言える
埋め込み用金属膜として、高融点金属であるタングステ
ンを、スパッタリングによって厚さ約０．１〜０．２μ
ｒｒ＋Ｊこわたって堆積して金属４５６を形成し、上層
に形成する配線とのコンタクト部５７及びＦ地層板を露
出する部分５８の金属層を除去する（第３図（ｂ））。
再び絶縁層として厚さ約０．１〜０．２μｍのＣＶＤ−
８ｉ０２膜５９を形成し、下地基板を露出する為に絶縁
膜５４．５５をエツチングｌこより除去し、その上に公
知の技術たとえばＣＶＤ法によって多結晶シリコンを厚
さ０．４〜０．６μｍに堆積して半導体層６０を形成す
る。なお半導体層５９とＳｉｎ、膜５９の間ｌこは、必
要に応じて密着性向上の為に窒化シリコン層６１を厚さ
０．０２へ０．０５μｍにわたって形成、後述のアニー
ル時にシリコン層６１の蒸発を防止する為、厚さ０．０
２〜０．０５μｍの窒化シリコン層６２と厚さ６．１μ
ｍのＳｉｎ、層６３をこの順でＣＶＤ法により堆積する
（第３図（Ｃ））。
８ｉ０２膜５９を形成し、下地基板を露出する為に絶縁
膜５４．５５をエツチングｌこより除去し、その上に公
知の技術たとえばＣＶＤ法によって多結晶シリコンを厚
さ０．４〜０．６μｍに堆積して半導体層６０を形成す
る。なお半導体層５９とＳｉｎ、膜５９の間ｌこは、必
要に応じて密着性向上の為に窒化シリコン層６１を厚さ
０．０２へ０．０５μｍにわたって形成、後述のアニー
ル時にシリコン層６１の蒸発を防止する為、厚さ０．０
２〜０．０５μｍの窒化シリコン層６２と厚さ６．１μ
ｍのＳｉｎ、層６３をこの順でＣＶＤ法により堆積する
（第３図（Ｃ））。
この状態で公知の方法、たとえばレーザービーム又は電
子ビームを移動させながら照射することにより多結晶性
の半導体層６０を単結晶化する。
子ビームを移動させながら照射することにより多結晶性
の半導体層６０を単結晶化する。
この際に下地基板５１と半導体層６０が接触した部分７
１は金属層５６がないためにその分だけ周辺への熱伝導
が抑制され、半導体層６１が溶融し、かつ基板５１と反
応して結晶方位が基板と損った状態で、冷却するに従い
結晶成長を始める。接触部７１の周辺の多結晶性半導体
層６０は、下地が熱伝導率の低い８ｉ０．からなるため
、熱がこもり易く、非常に高温になる傾向にあるが、金
属層５６があるため、周囲へ熱をすみやかに伝えること
により、結晶成長に適した温度が実現される。
１は金属層５６がないためにその分だけ周辺への熱伝導
が抑制され、半導体層６１が溶融し、かつ基板５１と反
応して結晶方位が基板と損った状態で、冷却するに従い
結晶成長を始める。接触部７１の周辺の多結晶性半導体
層６０は、下地が熱伝導率の低い８ｉ０．からなるため
、熱がこもり易く、非常に高温になる傾向にあるが、金
属層５６があるため、周囲へ熱をすみやかに伝えること
により、結晶成長に適した温度が実現される。
上述した実施例では、絶縁膜中に埋めこむ金属としてタ
ングステンを用いたが、他の金属たとえばモリブデン、
アルミニウムを用いても良い。また、上述の実施例では
半導体層は１層であったがその上に、実施例と同様な工
程を繰り返して複数の半導体層を形成してもよい。
ングステンを用いたが、他の金属たとえばモリブデン、
アルミニウムを用いても良い。また、上述の実施例では
半導体層は１層であったがその上に、実施例と同様な工
程を繰り返して複数の半導体層を形成してもよい。
第１図は本発明によるビームアニール時の様子を示す断
面図、第２図は従来のビームアニール工程を示す断面図
、第３図は本発明の一実施例を示す工程断面図である。 １・・半導体層、２・・金属層、３・・・５ｉｎｔ層、
４・・・アニール用ビーム、５・・・開口部、６・・・
下地基板、７・・・Ｎ、極材料、２１・・・下地基板、
２２・・・８ｉ０．層、２３・・開口部、２４・・・半
導体層、２５・・・高融点金属層、２６・・アニール用
ビーム、５１・・・下地基板、５２−− ｎ−ＭＯＳＦ
ＥＴ 、 ５３ ・・・電極材料、５４ 、５５ 。 ５９．６３・・・Ｓｉｎ、層、５６・・・金属層、５７
．５８・・・開口部、６ｏ・・・半導体層、６１．６２
・・・ＳｉＮ層。 第 １ 図 第２図
面図、第２図は従来のビームアニール工程を示す断面図
、第３図は本発明の一実施例を示す工程断面図である。 １・・半導体層、２・・金属層、３・・・５ｉｎｔ層、
４・・・アニール用ビーム、５・・・開口部、６・・・
下地基板、７・・・Ｎ、極材料、２１・・・下地基板、
２２・・・８ｉ０．層、２３・・開口部、２４・・・半
導体層、２５・・・高融点金属層、２６・・アニール用
ビーム、５１・・・下地基板、５２−− ｎ−ＭＯＳＦ
ＥＴ 、 ５３ ・・・電極材料、５４ 、５５ 。 ５９．６３・・・Ｓｉｎ、層、５６・・・金属層、５７
．５８・・・開口部、６ｏ・・・半導体層、６１．６２
・・・ＳｉＮ層。 第 １ 図 第２図
Claims (1)
- 半導体層表面に形成された素子もしくは配線を絶縁材
料からなる第１の絶縁層で被覆する工程と、前記第１の
絶縁層上に金属層を形成する工程と、前記金属層の一部
を除去する工程と、前記第１の絶縁層のうち金属層が除
去され露出された第１の絶縁層の一部を除去する工程と
、さらにその後前記金属層の上に絶縁の材料からなる第
２の絶縁層を形成する工程と、前記第２の絶縁層上に半
導体層を形成しアニールする工程とを具備した半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274966A JPS62134922A (ja) | 1985-12-09 | 1985-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274966A JPS62134922A (ja) | 1985-12-09 | 1985-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134922A true JPS62134922A (ja) | 1987-06-18 |
Family
ID=17549050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274966A Pending JPS62134922A (ja) | 1985-12-09 | 1985-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450444A (en) * | 1987-08-21 | 1989-02-27 | Agency Ind Science Techn | Manufacture of semiconductor device |
-
1985
- 1985-12-09 JP JP60274966A patent/JPS62134922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450444A (en) * | 1987-08-21 | 1989-02-27 | Agency Ind Science Techn | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2065369A (en) | Method and an apparatus for manufacturing silicon layer | |
| US4449285A (en) | Method for producing a vertical channel transistor | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| GB2103879A (en) | <Method for producing a vertical channel transistor | |
| JPS62134922A (ja) | 半導体装置の製造方法 | |
| US5084403A (en) | Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire | |
| JPH01283879A (ja) | 薄膜形半導体装置とその製造方法 | |
| JPS61174621A (ja) | 半導体薄膜結晶の製造方法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS56165338A (en) | Semiconductor device and manufacture thereof | |
| JPH0440858B2 (ja) | ||
| JPS5810816A (ja) | 半導体装置 | |
| JPS59198765A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH0242719A (ja) | 半導体装置の製造方法 | |
| JPS6163016A (ja) | Ｓｏｉ形成方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS6362894B2 (ja) | ||
| JPH0334847B2 (ja) | ||
| JPS58197876A (ja) | 半導体装置 | |
| JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
| JPH04271125A (ja) | 半導体装置とその製造方法 | |
| JPH0349230A (ja) | 半導体装置とその製造方法 | |
| JPS61193423A (ja) | 半導体装置の製造方法 | |
| JPS62145719A (ja) | 半導体薄膜結晶層の製造方法 |