JPH04271125A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH04271125A JPH04271125A JP945791A JP945791A JPH04271125A JP H04271125 A JPH04271125 A JP H04271125A JP 945791 A JP945791 A JP 945791A JP 945791 A JP945791 A JP 945791A JP H04271125 A JPH04271125 A JP H04271125A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- aluminum wiring
- wiring
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 230000008025 crystallization Effects 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract description 2
- 238000013508 migration Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にアルミ（Ａｌ）配線の形成技術に関
するものである。
造方法に関し、特にアルミ（Ａｌ）配線の形成技術に関
するものである。
【０００２】
【従来の技術】従来より半導体装置の製造工程において
用いられているアルミ配線の形成方法を図３を用いて説
明する。同図（ａ）はアルミ配線部分の上面図であり、
同図（ｂ）はそのＡーＡ’断面図である。ここで１はア
ルミ（Ａｌ）配線、２はコンタクトホール、３はアルミ
の結晶粒界、４はゲート電極である。５はコンタクトホ
ール２への埋込み層、６は素子分離領域、７はシリコン
基板、８はゲート電極４とアルミ配線１との間の層間絶
縁膜であり、その厚さはｔである。
用いられているアルミ配線の形成方法を図３を用いて説
明する。同図（ａ）はアルミ配線部分の上面図であり、
同図（ｂ）はそのＡーＡ’断面図である。ここで１はア
ルミ（Ａｌ）配線、２はコンタクトホール、３はアルミ
の結晶粒界、４はゲート電極である。５はコンタクトホ
ール２への埋込み層、６は素子分離領域、７はシリコン
基板、８はゲート電極４とアルミ配線１との間の層間絶
縁膜であり、その厚さはｔである。
【０００３】すなわち従来は、アルミ配線を形成する場
合、図３に示すように、シリコン基板７の上に素子分離
領域６を形成後、ゲート電極４を形成する。さらに、デ
バイスによってはこの上にキャパシタ，抵抗，ＴＦＴト
ランジスタ等が形成されるが、本発明の本質とは関係な
いため、図では省略する。このあと厚さｔの層間絶縁膜
８を形成する。この層８としては主にシリコン酸化膜を
主成分とする層が形成される。次いでシリコン基板７上
の層間絶縁膜８にコンタクトホール２を形成したのち、
コンタクトホール２にアルミスパイク等に対するバリア
となる埋込み層５を形成する。次にこの上にアルミをス
パッタ法で形成したのち、レジストをつけ現像，エッチ
ング，レジスト除去の工程を経て、アルミ配線１を形成
する方法がとられている。この場合アルミ配線は、その
後の半導体装置の製造プロセスで４００〜４５０℃の熱
処理を受けるにもかかわらず、数多くの結晶粒界３が形
成されていた。
合、図３に示すように、シリコン基板７の上に素子分離
領域６を形成後、ゲート電極４を形成する。さらに、デ
バイスによってはこの上にキャパシタ，抵抗，ＴＦＴト
ランジスタ等が形成されるが、本発明の本質とは関係な
いため、図では省略する。このあと厚さｔの層間絶縁膜
８を形成する。この層８としては主にシリコン酸化膜を
主成分とする層が形成される。次いでシリコン基板７上
の層間絶縁膜８にコンタクトホール２を形成したのち、
コンタクトホール２にアルミスパイク等に対するバリア
となる埋込み層５を形成する。次にこの上にアルミをス
パッタ法で形成したのち、レジストをつけ現像，エッチ
ング，レジスト除去の工程を経て、アルミ配線１を形成
する方法がとられている。この場合アルミ配線は、その
後の半導体装置の製造プロセスで４００〜４５０℃の熱
処理を受けるにもかかわらず、数多くの結晶粒界３が形
成されていた。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来のアルミ配線方法では、アルミ配線中の結晶粒界３の
存在が配線のエレクトロマイグレーション劣化を促進す
るという問題があった。すなわち、アルミ原子は結晶内
を拡散するよりもより容易に粒界を通して拡散され、粒
界拡散によるアルミ原子の移動がエレクトロマイグレー
ションの支配的要因となっていた。本発明は以上の点に
鑑み、上記のような問題点を解消するためになされたも
ので、アルミの粒径を大きくして、結晶粒界の数を減少
させることにより、高信頼性のアルミ配線を形成するこ
とができる半導体装置およびその製造方法を提供するこ
とを目的とする。
来のアルミ配線方法では、アルミ配線中の結晶粒界３の
存在が配線のエレクトロマイグレーション劣化を促進す
るという問題があった。すなわち、アルミ原子は結晶内
を拡散するよりもより容易に粒界を通して拡散され、粒
界拡散によるアルミ原子の移動がエレクトロマイグレー
ションの支配的要因となっていた。本発明は以上の点に
鑑み、上記のような問題点を解消するためになされたも
ので、アルミの粒径を大きくして、結晶粒界の数を減少
させることにより、高信頼性のアルミ配線を形成するこ
とができる半導体装置およびその製造方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、シリコン基板上の層間絶縁膜中に溝を設け、この溝
の中に埋め込まれたアルミ配線にレーザ光スキャンニン
グでアニールして結晶粒の大きなアルミ配線を形成した
ものである。また、本発明に係る半導体装置の製造方法
は、シリコン基板上に設けられた層間絶縁膜，該絶縁膜
中に溝を設け、この溝の中にアルミ配線を埋め込む工程
と、上記アルミ配線にレーザ光スキャンニングでアニー
ルしてアルミ配線の結晶粒を成長させる工程を含むもの
である。
は、シリコン基板上の層間絶縁膜中に溝を設け、この溝
の中に埋め込まれたアルミ配線にレーザ光スキャンニン
グでアニールして結晶粒の大きなアルミ配線を形成した
ものである。また、本発明に係る半導体装置の製造方法
は、シリコン基板上に設けられた層間絶縁膜，該絶縁膜
中に溝を設け、この溝の中にアルミ配線を埋め込む工程
と、上記アルミ配線にレーザ光スキャンニングでアニー
ルしてアルミ配線の結晶粒を成長させる工程を含むもの
である。
【０００６】
【作用】本発明においては、層間絶縁膜中に形成した溝
にアルミを埋め込み、そのアルミに対してレーザ光スキ
ャンニングによるアニールを行う。このため、アルミの
周囲が熱絶縁物でもある層間絶縁膜で囲まれていること
により、アルミ配線周辺からの放熱を少なくし、周囲か
らの結晶化を防ぐことによってアルミの結晶粒を大きく
成長させることができる。従って、結晶粒径の増加によ
りアルミ原子のマイグレートをおこす粒界の密度が低く
なり、エレクトロマイグレーション耐性の高い配線の形
成が可能である。
にアルミを埋め込み、そのアルミに対してレーザ光スキ
ャンニングによるアニールを行う。このため、アルミの
周囲が熱絶縁物でもある層間絶縁膜で囲まれていること
により、アルミ配線周辺からの放熱を少なくし、周囲か
らの結晶化を防ぐことによってアルミの結晶粒を大きく
成長させることができる。従って、結晶粒径の増加によ
りアルミ原子のマイグレートをおこす粒界の密度が低く
なり、エレクトロマイグレーション耐性の高い配線の形
成が可能である。
【０００７】
【実施例】以下、本発明の実施例を図について説明する
。図１は本発明によるアルミ配線の形成方法の一実施例
を示すものであり、同図（ａ）はそのアルミ配線部分の
上面図、同図（ｂ）は同図（ａ）におけるＡーＡ’断面
図である。図１において、１はアルミ配線、２はコンタ
クトホール、３はアルミの結晶粒界、４はゲート電極、
５はコンタクトホール２への埋込み層、６は素子分離領
域である。７はシリコン基板、８はゲート電極４とアル
ミ配線１との間の層間絶縁膜であり、従来より必要とさ
れている絶縁膜厚ｔに余分にΔｔの絶縁膜を形成したも
のである。９はこの層間絶縁膜８中に形成したアルミ配
線用の溝である。また、図２にレーザアニール後の図１
に示したものと同じ領域を示しており、同図において同
一符号は同一のものを示し、１０はアルミ配線１に対す
るレーザ光の照射領域を示している。なお、このレーザ
光照射領域１０は偏平な形状を有し、図示する矢印ｆの
方向に走査されるようになっている。
。図１は本発明によるアルミ配線の形成方法の一実施例
を示すものであり、同図（ａ）はそのアルミ配線部分の
上面図、同図（ｂ）は同図（ａ）におけるＡーＡ’断面
図である。図１において、１はアルミ配線、２はコンタ
クトホール、３はアルミの結晶粒界、４はゲート電極、
５はコンタクトホール２への埋込み層、６は素子分離領
域である。７はシリコン基板、８はゲート電極４とアル
ミ配線１との間の層間絶縁膜であり、従来より必要とさ
れている絶縁膜厚ｔに余分にΔｔの絶縁膜を形成したも
のである。９はこの層間絶縁膜８中に形成したアルミ配
線用の溝である。また、図２にレーザアニール後の図１
に示したものと同じ領域を示しており、同図において同
一符号は同一のものを示し、１０はアルミ配線１に対す
るレーザ光の照射領域を示している。なお、このレーザ
光照射領域１０は偏平な形状を有し、図示する矢印ｆの
方向に走査されるようになっている。
【０００８】すなわち本実施例では、アルミ配線を形成
する場合、図１に示すように、先ずシリコン基板７上に
素子分離領域６を形成したのち、ゲート電極４を形成す
る。この時、その上にキャパシタ，抵抗，ＴＦＴトラン
ジスタ等を形成する点は従来例と同様である。次いで層
間絶縁膜８をｔ＋Δｔの厚みで形成する。この場合、層
間絶縁膜８は従来方法と比較してアルミ配線の膜厚分Δ
ｔだけ厚く形成する。次にコンタクトホール２を形成し
たのち、このコンタクトホール２にアルミスパイク等に
対するバリアとなる埋込み層５を形成する。この埋込み
層５としては、Ｗ／ＴｉＮ／Ｔｉ等の高融点金属を用い
る。
する場合、図１に示すように、先ずシリコン基板７上に
素子分離領域６を形成したのち、ゲート電極４を形成す
る。この時、その上にキャパシタ，抵抗，ＴＦＴトラン
ジスタ等を形成する点は従来例と同様である。次いで層
間絶縁膜８をｔ＋Δｔの厚みで形成する。この場合、層
間絶縁膜８は従来方法と比較してアルミ配線の膜厚分Δ
ｔだけ厚く形成する。次にコンタクトホール２を形成し
たのち、このコンタクトホール２にアルミスパイク等に
対するバリアとなる埋込み層５を形成する。この埋込み
層５としては、Ｗ／ＴｉＮ／Ｔｉ等の高融点金属を用い
る。
【０００９】さらにアルミのパターンに従って、アルミ
配線用の溝９を形成し、リフトオフ法あるいはアルミを
全面にデポットしてエッチバックする方法を用いてアル
ミ１を溝９内に埋め込み。このアルミ１に対してレーザ
光１０をスキャンニング照射し、アルミのグレインサイ
ズを大きくする。このときレーザ光１０はその幅ｗ＝５
０ミクロン，拡がり幅ｄ＝２００〜３００ミクロンで、
パワー１０Ｗ程度を使用し、スキャンスピードは図２に
示す矢印ｆの方向に２５ｃｍ／ｓｅｃ程度を使用する。 アルミは層間絶縁膜８で囲まれているため、周囲からの
放熱による多結晶化を防ぐことができ、約６００℃程度
の温度となり結晶粒を大きく成長させ、エレクトロマイ
グレーション耐性の高いアルミ膜を形成することができ
る。また、アルミは一坦溶融して結晶化するため、コン
タクト等の平坦性が向上する利点を有する。
配線用の溝９を形成し、リフトオフ法あるいはアルミを
全面にデポットしてエッチバックする方法を用いてアル
ミ１を溝９内に埋め込み。このアルミ１に対してレーザ
光１０をスキャンニング照射し、アルミのグレインサイ
ズを大きくする。このときレーザ光１０はその幅ｗ＝５
０ミクロン，拡がり幅ｄ＝２００〜３００ミクロンで、
パワー１０Ｗ程度を使用し、スキャンスピードは図２に
示す矢印ｆの方向に２５ｃｍ／ｓｅｃ程度を使用する。 アルミは層間絶縁膜８で囲まれているため、周囲からの
放熱による多結晶化を防ぐことができ、約６００℃程度
の温度となり結晶粒を大きく成長させ、エレクトロマイ
グレーション耐性の高いアルミ膜を形成することができ
る。また、アルミは一坦溶融して結晶化するため、コン
タクト等の平坦性が向上する利点を有する。
【００１０】なお、上記実施例では第１層目のアルミに
ついてレーザスキャンニングによるアニールを行う場合
について示したが、この配線上にさらにアルミ配線を形
成し、その配線あるいは上層の配線についてレーザアニ
ールを行い、結晶粒界を大きく成長させる場合にも同様
の効果を奏する。
ついてレーザスキャンニングによるアニールを行う場合
について示したが、この配線上にさらにアルミ配線を形
成し、その配線あるいは上層の配線についてレーザアニ
ールを行い、結晶粒界を大きく成長させる場合にも同様
の効果を奏する。
【００１１】
【発明の効果】以上のように本発明によれば、アルミ配
線を形成する場合、そのアルミを層間絶縁膜に形成した
溝中に埋め込み、このアルミに対してレーザ光スキャン
ニングでアニールしてアルミ配線の結晶粒を成長させる
ようにしたので、アルミの結晶粒が大きくなり、エレク
トロマイグレーション耐性の高いアルミ配線を形成する
ことができる。これによって、高信頼性の半導体装置が
得られる効果がある。
線を形成する場合、そのアルミを層間絶縁膜に形成した
溝中に埋め込み、このアルミに対してレーザ光スキャン
ニングでアニールしてアルミ配線の結晶粒を成長させる
ようにしたので、アルミの結晶粒が大きくなり、エレク
トロマイグレーション耐性の高いアルミ配線を形成する
ことができる。これによって、高信頼性の半導体装置が
得られる効果がある。
【図１】（ａ）は本発明の一実施例によるアルミ配線の
形成方法を説明するための上面図、（ｂ）はそのＡーＡ
’断面図である。
形成方法を説明するための上面図、（ｂ）はそのＡーＡ
’断面図である。
【図２】（ａ）は本実施例によるレーザアニール後の態
様を示す図１相当の上面図、（ｂ）はそのＡーＡ’断面
図である。
様を示す図１相当の上面図、（ｂ）はそのＡーＡ’断面
図である。
【図３】（ａ）は従来技術によるアルミ配線の形成方法
を説明する上面図、（ｂ）はそのＡーＡ’断面図である
。
を説明する上面図、（ｂ）はそのＡーＡ’断面図である
。
１ アルミ配線
２ コンタクトホール
３ 結晶粒界
４ ゲート電極
５ 埋込み層
６ 素子分離領域
７ シリコン基板
８ 層間絶縁膜
９ アルミ配線用の溝
１０ レーザ光照射領域
Claims (2)
- 【請求項１】 シリコン基板上の層間絶縁膜中に溝を
設け、この溝の中に埋め込まれたアルミ配線にレーザ光
スキャンニングでアニールして結晶粒の大きなアルミ配
線を形成してなることを特徴とする半導体装置。 - 【請求項２】 シリコン基板上に設けられた層間絶縁
膜，上記絶縁膜中に溝を設け、この溝の中にアルミ配線
を埋め込む工程と、上記アルミ配線にレーザ光スキャン
ニングでアニールしてアルミ配線の結晶粒を成長させる
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP945791A JPH04271125A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP945791A JPH04271125A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04271125A true JPH04271125A (ja) | 1992-09-28 |
Family
ID=11720820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP945791A Pending JPH04271125A (ja) | 1991-01-30 | 1991-01-30 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04271125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10217876A1 (de) * | 2002-04-22 | 2003-11-06 | Infineon Technologies Ag | Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand |
-
1991
- 1991-01-30 JP JP945791A patent/JPH04271125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10217876A1 (de) * | 2002-04-22 | 2003-11-06 | Infineon Technologies Ag | Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US5510642A (en) | Semiconductor device | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH04271125A (ja) | 半導体装置とその製造方法 | |
| JPH10125923A (ja) | 半導体素子及びその製造方法 | |
| JPH0556314B2 (ja) | ||
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2689596B2 (ja) | 半導体装置の製造方法 | |
| JP2817613B2 (ja) | 結晶シリコン膜の形成方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPH0697196A (ja) | 半導体装置およびその製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPH023301B2 (ja) | ||
| JPS6091624A (ja) | 半導体装置 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JPS6362894B2 (ja) | ||
| JPS6020890B2 (ja) | 半導体装置 | |
| JP3301785B2 (ja) | 薄膜トランジスタ |