JPS6020890B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6020890B2 JPS6020890B2 JP56111176A JP11117681A JPS6020890B2 JP S6020890 B2 JPS6020890 B2 JP S6020890B2 JP 56111176 A JP56111176 A JP 56111176A JP 11117681 A JP11117681 A JP 11117681A JP S6020890 B2 JPS6020890 B2 JP S6020890B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- silicon
- polycrystalline silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
この発明は絶縁性基板あるいは半導体基板との間の浮遊
容量が小さく、かつ金属電極と活性領域との間の寄生抵
抗が小さい半導体菱層に関するものである。
容量が小さく、かつ金属電極と活性領域との間の寄生抵
抗が小さい半導体菱層に関するものである。
第1図は従来の半導体装置の基板構造を示す断面図であ
る。
る。
同図において、1はシリコンなどの半導体基板、2はこ
の半導体基板1上に形成した例えば酸化シリコン膜また
は窒化シリコン膜などの絶縁性薄膜、3はこの絶縁性薄
膜2上にデポジツトした多結晶シリコン薄膜、4はこの
多結晶シリコン薄膜3のアニールに使用するレザービー
ムである。次に上記構成による半導体装置の基板構造を
用いて半導体装置を製造する手順について説暁する。
の半導体基板1上に形成した例えば酸化シリコン膜また
は窒化シリコン膜などの絶縁性薄膜、3はこの絶縁性薄
膜2上にデポジツトした多結晶シリコン薄膜、4はこの
多結晶シリコン薄膜3のアニールに使用するレザービー
ムである。次に上記構成による半導体装置の基板構造を
用いて半導体装置を製造する手順について説暁する。
まず、シリコンなどの半導体基板1上に酸化シリコン膜
または窒化シリコン膜などの絶縁性薄膜2を形成する。
次に、この絶縁性薄膜2上に多結晶シリコン薄膜3をデ
ポジットする。次にこの多結晶シリコン薄膜3にレザー
ビーム4を照射すると、この多結晶シリコン薄膜3が瞬
間的に溶融して、再固化する際に、多結晶シリコンの結
晶粒径が著しく増大し、極端な場合には単結晶になる。
こうして、単結晶化した、あるいは大きな結晶粒径を有
するシリコン膜が得られる。そして、このシリコン膜中
にMOS型電界効果トランジスタ、あるいはバィポーラ
型トランジスタを形成することにより、半導体基板との
間の浮遊容量が極めて4・さし、半導体装置を形成する
ことができる。しかしながら、従来の半導体装置におい
ては、レザービーム照射による多結晶シリコン膜の再結
晶化が難しく、また金属電極と活性領域との間の寄生抵
抗がシリコン薄膜の比抵抗で決まるため、極めて大きな
ものとなり、良好な素子特性が得られないなどの欠点が
あった。したがって、この発明の目的はしザービームな
どのエネルギービーム照射による多結晶シリコン膜の再
結晶化を容易にし、かつ金属電極と活性領域との間の寄
生抵抗を低くし、良好な素子特性が得られる半導体装置
を提供するものである。
または窒化シリコン膜などの絶縁性薄膜2を形成する。
次に、この絶縁性薄膜2上に多結晶シリコン薄膜3をデ
ポジットする。次にこの多結晶シリコン薄膜3にレザー
ビーム4を照射すると、この多結晶シリコン薄膜3が瞬
間的に溶融して、再固化する際に、多結晶シリコンの結
晶粒径が著しく増大し、極端な場合には単結晶になる。
こうして、単結晶化した、あるいは大きな結晶粒径を有
するシリコン膜が得られる。そして、このシリコン膜中
にMOS型電界効果トランジスタ、あるいはバィポーラ
型トランジスタを形成することにより、半導体基板との
間の浮遊容量が極めて4・さし、半導体装置を形成する
ことができる。しかしながら、従来の半導体装置におい
ては、レザービーム照射による多結晶シリコン膜の再結
晶化が難しく、また金属電極と活性領域との間の寄生抵
抗がシリコン薄膜の比抵抗で決まるため、極めて大きな
ものとなり、良好な素子特性が得られないなどの欠点が
あった。したがって、この発明の目的はしザービームな
どのエネルギービーム照射による多結晶シリコン膜の再
結晶化を容易にし、かつ金属電極と活性領域との間の寄
生抵抗を低くし、良好な素子特性が得られる半導体装置
を提供するものである。
このような目的を達成するため、この発明は半導体基板
上の絶縁性薄膜をストライプ状に形成し、この絶縁性薄
膜と多結晶シリコン膜との間に所望パターンの金属薄膜
を設け、前記多結晶シリコン膜にレーザビームなどのエ
ネルギービーム照射によるアニールを施して単結晶化あ
るいは多結晶シリコンの結晶粒径を著しく大きくしたシ
リコン膜を生成し、このシリコン膜中の前記金属薄膜上
に対応して半導体素子を形成するものである。以下実施
例を用いて詳細に説明する。第2図はこの発明に係る半
導体装置の一実施例を示す基板構造の断面図である。
上の絶縁性薄膜をストライプ状に形成し、この絶縁性薄
膜と多結晶シリコン膜との間に所望パターンの金属薄膜
を設け、前記多結晶シリコン膜にレーザビームなどのエ
ネルギービーム照射によるアニールを施して単結晶化あ
るいは多結晶シリコンの結晶粒径を著しく大きくしたシ
リコン膜を生成し、このシリコン膜中の前記金属薄膜上
に対応して半導体素子を形成するものである。以下実施
例を用いて詳細に説明する。第2図はこの発明に係る半
導体装置の一実施例を示す基板構造の断面図である。
同図において、5はシリコン酸化膜あるいはシリコン窒
化膿などのストライプ状の絶縁性薄膜、6はこの絶縁性
薄膜5と多結晶シリコン膜3との界面に形成した所望パ
ターンの金属薄膜であり、例えばモリブデン、モリブデ
ン・シリサイド、タングステン、タングステン・シリサ
ィドなどの高融点金属あるいは高融点金属合金を用いる
。なお、前記多結晶シリコン膿の厚さはしーザ。
化膿などのストライプ状の絶縁性薄膜、6はこの絶縁性
薄膜5と多結晶シリコン膜3との界面に形成した所望パ
ターンの金属薄膜であり、例えばモリブデン、モリブデ
ン・シリサイド、タングステン、タングステン・シリサ
ィドなどの高融点金属あるいは高融点金属合金を用いる
。なお、前記多結晶シリコン膿の厚さはしーザ。
ァニールに使用するレーザ光線の強度あるいは形成する
素子に応じて決める必要があるが通常は0.3〜1.0
仏の程度である。次に、上記構成による半導体装置の基
板構造を用いて、半導体装置を製造する手順について説
明する。
素子に応じて決める必要があるが通常は0.3〜1.0
仏の程度である。次に、上記構成による半導体装置の基
板構造を用いて、半導体装置を製造する手順について説
明する。
まず、半導体基板1の表面に熱酸化法あるいはCVD法
により、シリコン酸化膜またはシリコン窒化膜などの絶
縁性薄膜5を形成したうえ、この絶縁性薄膜5をエッチ
ングによってストライプ状に形成する。次に、この絶縁
性薄膜5上に所定パターンの鏡融点金属あるいは高融点
金属合金の薄膜6を形成する。この金属または金属合金
の薄膜6のパターンは下記のシリコン膜中に形成する素
子に応じて形成する。次に、CVD法により、多結晶シ
リコン薄膜3をデポジットする。次に、この多結晶シリ
コン薄膜3にレザービーム4を均一に照射し、この多結
晶シリコン薄膜3を瞬間的に溶融させるとし再固化する
際に「結晶粒径が著しく増大し、極端な場合には単結晶
となる。この場合、絶縁性薄膜5はストライプ状に形成
されていて、半導体基板1とこの絶縁性薄膜5が交互に
露出するので、レーザ・アニールにより多結晶シリコン
が単結晶シリコンになり易い。これは、シリコンの基板
1に接している部分が再結晶化の種となるため、絶縁性
薄膜あるいは高融点金属あるいは高融点金属合金の薄膜
6上の多結晶シリコンも単結晶に成長するからである。
そして、このようにして生成された結晶粒径が大きい、
あるいは単結晶のシリコン膜中にMOS型電界効果トラ
ンジスタあるいはバイポーラ型トランジスタを形成する
。この場合、電極を取り出す部位と活性領域との間の寄
生抵抗を箸しくづ・さくすることができる。なお、以上
の実施例では多結晶シリコン薄膜のアニールにエネルギ
ービームとしてレーザビームを使用したが、電子ビーム
あるいはキセノンランプなどのフラッシュ光を使用して
もよいことはもちろんである。
により、シリコン酸化膜またはシリコン窒化膜などの絶
縁性薄膜5を形成したうえ、この絶縁性薄膜5をエッチ
ングによってストライプ状に形成する。次に、この絶縁
性薄膜5上に所定パターンの鏡融点金属あるいは高融点
金属合金の薄膜6を形成する。この金属または金属合金
の薄膜6のパターンは下記のシリコン膜中に形成する素
子に応じて形成する。次に、CVD法により、多結晶シ
リコン薄膜3をデポジットする。次に、この多結晶シリ
コン薄膜3にレザービーム4を均一に照射し、この多結
晶シリコン薄膜3を瞬間的に溶融させるとし再固化する
際に「結晶粒径が著しく増大し、極端な場合には単結晶
となる。この場合、絶縁性薄膜5はストライプ状に形成
されていて、半導体基板1とこの絶縁性薄膜5が交互に
露出するので、レーザ・アニールにより多結晶シリコン
が単結晶シリコンになり易い。これは、シリコンの基板
1に接している部分が再結晶化の種となるため、絶縁性
薄膜あるいは高融点金属あるいは高融点金属合金の薄膜
6上の多結晶シリコンも単結晶に成長するからである。
そして、このようにして生成された結晶粒径が大きい、
あるいは単結晶のシリコン膜中にMOS型電界効果トラ
ンジスタあるいはバイポーラ型トランジスタを形成する
。この場合、電極を取り出す部位と活性領域との間の寄
生抵抗を箸しくづ・さくすることができる。なお、以上
の実施例では多結晶シリコン薄膜のアニールにエネルギ
ービームとしてレーザビームを使用したが、電子ビーム
あるいはキセノンランプなどのフラッシュ光を使用して
もよいことはもちろんである。
また、シリコン基板を用いたが、シリコン以外の単結晶
の半導体基板を用いてもよいことはもちろんである。以
上、詳細に説明したように、この発明に係る半導体装置
よれば、レーザピームなどのエネルギービーム照射によ
る多結晶シリコン膜の再結晶化を容易に行うことがでる
とともに、半導体素子の寄生抵抗を大幅に低下すること
ができるので、良好な特性が得られるなどの効果がある
。
の半導体基板を用いてもよいことはもちろんである。以
上、詳細に説明したように、この発明に係る半導体装置
よれば、レーザピームなどのエネルギービーム照射によ
る多結晶シリコン膜の再結晶化を容易に行うことがでる
とともに、半導体素子の寄生抵抗を大幅に低下すること
ができるので、良好な特性が得られるなどの効果がある
。
第1図は従来の半導体装置の基板構造を示す断面図、第
2図はこの発明に係る半導体装置の一実施例を示す基板
構造の断面図である。 1…・・・半導体基板、2…・・・絶縁性薄膜、3・・
・・・・多結晶シリコン薄膜、4……レーザビーム、5
…・・・絶縁性薄膜、6…・・・金属薄膜。 なお、図中、同一符号は同一または相当部分を示す。第
1図 第2図
2図はこの発明に係る半導体装置の一実施例を示す基板
構造の断面図である。 1…・・・半導体基板、2…・・・絶縁性薄膜、3・・
・・・・多結晶シリコン薄膜、4……レーザビーム、5
…・・・絶縁性薄膜、6…・・・金属薄膜。 なお、図中、同一符号は同一または相当部分を示す。第
1図 第2図
Claims (1)
- 1 単結晶の半導体からなる基板と、この基板上にスト
ライプ状に形成した絶縁性薄膜と、この絶縁性薄膜上に
形成した所望パターンの金属薄膜と、この金属薄膜を含
む前記半導体基板上に多結晶シリコン膜をデポジツトし
、この多結晶シリコン膜にレザービームなどのエネルギ
ービーム照射によるアニールを施して単結晶化あるいは
多結晶シリコンの結晶粒径を著しく大きくしたシリコン
膜と、このシリコン膜中の前記金属薄膜上に対応して形
成した半導体素子とを具備することを特徴とする半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56111176A JPS6020890B2 (ja) | 1981-07-14 | 1981-07-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56111176A JPS6020890B2 (ja) | 1981-07-14 | 1981-07-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5810816A JPS5810816A (ja) | 1983-01-21 |
JPS6020890B2 true JPS6020890B2 (ja) | 1985-05-24 |
Family
ID=14554409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56111176A Expired JPS6020890B2 (ja) | 1981-07-14 | 1981-07-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6020890B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194422A (ja) * | 1983-04-20 | 1984-11-05 | Agency Of Ind Science & Technol | 半導体層の単結晶化方法 |
JP2657071B2 (ja) * | 1988-07-18 | 1997-09-24 | 三洋電機株式会社 | 多結晶シリコン薄膜及びその形成方法 |
JPH0246761A (ja) * | 1988-08-09 | 1990-02-16 | Ricoh Co Ltd | 半導体集積回路装置 |
-
1981
- 1981-07-14 JP JP56111176A patent/JPS6020890B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5810816A (ja) | 1983-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 | |
JPS59920A (ja) | 半導体装置の製造方法 | |
JPS58116764A (ja) | 半導体装置の製造方法 | |
JPH07169919A (ja) | 半導体装置およびその製造方法 | |
JPS6020890B2 (ja) | 半導体装置 | |
JP2709591B2 (ja) | 再結晶半導体薄膜の製造方法 | |
JPH02864B2 (ja) | ||
JPH0467336B2 (ja) | ||
JPS5833822A (ja) | 半導体基体の製作方法 | |
JPS58184720A (ja) | 半導体膜の製造方法 | |
KR100504347B1 (ko) | 순차측면고상화 폴리실리콘층의 표면평탄화 방법 | |
JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
JPS5856457A (ja) | 半導体装置の製造方法 | |
JPH0257337B2 (ja) | ||
JPH02863B2 (ja) | ||
JPH0251280A (ja) | Pn接合型ダイオード及びその製造方法 | |
JPS6235569A (ja) | Mis型トランジスタ及びその製造方法 | |
JPH0336312B2 (ja) | ||
JPH0574218B2 (ja) | ||
JPS6362894B2 (ja) | ||
JPH02170522A (ja) | 半導体装置の製造方法 | |
JPH04271125A (ja) | 半導体装置とその製造方法 | |
JPS6091624A (ja) | 半導体装置 | |
JP2006073719A (ja) | 低温多結晶シリコン素子の製作方法 | |
JPS6138859B2 (ja) |