JPH0574218B2 - - Google Patents
Info
- Publication number
- JPH0574218B2 JPH0574218B2 JP59045081A JP4508184A JPH0574218B2 JP H0574218 B2 JPH0574218 B2 JP H0574218B2 JP 59045081 A JP59045081 A JP 59045081A JP 4508184 A JP4508184 A JP 4508184A JP H0574218 B2 JPH0574218 B2 JP H0574218B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- opening
- film
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Al配線等が例えば電極取り出し部
における段差部のために断線するのを防止すべ
く、その段差部分を平坦化するようにした半導体
装置の製造方法に関する。
における段差部のために断線するのを防止すべ
く、その段差部分を平坦化するようにした半導体
装置の製造方法に関する。
（従来技術）
従来の構造では、第１図に示すようにソース、
ドレインの電極取り出し部１，２や、ポリシリコ
ンのゲート部分の電極取り出し部３，４等で段差
が大きいためAl配線５が断線しやすいという欠
点がある。
ドレインの電極取り出し部１，２や、ポリシリコ
ンのゲート部分の電極取り出し部３，４等で段差
が大きいためAl配線５が断線しやすいという欠
点がある。
（発明の目的）
本発明の目的は、上記点に鑑み、例えば電極取
り出し部分などの段差部を選択的に低抵抗性の材
料で埋めることにより、その段差部を平坦化でき
る半導体装置の製造方法を提供することにある。
り出し部分などの段差部を選択的に低抵抗性の材
料で埋めることにより、その段差部を平坦化でき
る半導体装置の製造方法を提供することにある。
（発明の構成）
本発明は、半導体基板上の絶縁膜を選択的に除
去し、その除去した開口部内に単結晶シリコン領
域を存在させる第１工程と、 その除去した開口部内及び前記絶縁膜上にポリ
シリコンあるいはアモルフアスシリコンからなる
薄膜を形成する第２工程と、 該薄膜に高融点金属をドープする第３工程と、 この高融点金属のドープされた前記薄膜に対し
て光または電子線により所望の熱処理を施して、
前記開口部上と前記絶縁膜上とでは前記薄膜の膜
質が異なるように該薄膜を変化させる第４工程
と、 前記開口部上と前記絶縁膜上とにおける前記薄
膜のエツチング速度の差を利用して、前記絶縁膜
上の薄膜をエツチングにより除去するとともに、
前記開口部内の前記薄膜は該開口部内にその少な
くとも一部が該エツチングにより除去されずに残
存されるようにする第５工程と を含むようにしたことを特徴としている。
去し、その除去した開口部内に単結晶シリコン領
域を存在させる第１工程と、 その除去した開口部内及び前記絶縁膜上にポリ
シリコンあるいはアモルフアスシリコンからなる
薄膜を形成する第２工程と、 該薄膜に高融点金属をドープする第３工程と、 この高融点金属のドープされた前記薄膜に対し
て光または電子線により所望の熱処理を施して、
前記開口部上と前記絶縁膜上とでは前記薄膜の膜
質が異なるように該薄膜を変化させる第４工程
と、 前記開口部上と前記絶縁膜上とにおける前記薄
膜のエツチング速度の差を利用して、前記絶縁膜
上の薄膜をエツチングにより除去するとともに、
前記開口部内の前記薄膜は該開口部内にその少な
くとも一部が該エツチングにより除去されずに残
存されるようにする第５工程と を含むようにしたことを特徴としている。
（実施例）
以下、本発明を図に示す実施例を用いて説明す
る。第１図はＣ−MOS構造を示す断面図である。
９は半導体基板、１０は選択酸化膜、６はポリシ
リコンのゲート部、７はポリシリコンの導電部、
８は絶縁膜である。ここで、高集積化にともない
１，２，３，４等の段差部でのAl配線５の断線
が問題になつているが、本発明は、この段差部を
平担化するものであり、説明の都合上、以下の２
つ実施例に分けて説明する。
る。第１図はＣ−MOS構造を示す断面図である。
９は半導体基板、１０は選択酸化膜、６はポリシ
リコンのゲート部、７はポリシリコンの導電部、
８は絶縁膜である。ここで、高集積化にともない
１，２，３，４等の段差部でのAl配線５の断線
が問題になつているが、本発明は、この段差部を
平担化するものであり、説明の都合上、以下の２
つ実施例に分けて説明する。
〔1〕 ソース、ドレインの段差部の平坦化（第１
の実施例）： 第２図は、通常のLSIプロセスで、P+，N+の
ソース領域１３、ドレイン領域１４の窓開けを行
なつた後の図であり、１１は単結晶シリコン等の
半導体基板であり、１２はSiO2膜、Si3N4膜、
PSG膜等の絶縁膜であり、この絶縁膜１２はソ
ース、ドレイン領域１３，１４上において選択的
に除去されて、電極取り出し部１５，１６が形成
されている。
の実施例）： 第２図は、通常のLSIプロセスで、P+，N+の
ソース領域１３、ドレイン領域１４の窓開けを行
なつた後の図であり、１１は単結晶シリコン等の
半導体基板であり、１２はSiO2膜、Si3N4膜、
PSG膜等の絶縁膜であり、この絶縁膜１２はソ
ース、ドレイン領域１３，１４上において選択的
に除去されて、電極取り出し部１５，１６が形成
されている。
次に第３図に示すように減圧CVD等でポリシ
リコンまたはアモルフアスシリコン等の薄膜１７
を形成する。この薄膜１７を低抵抗化するために
第４図に示すようにモリブデン（Mo）やタング
ステン(W)等の高融点金属を薄膜１７中にイオン注
入する。そこで、高融点金属をドープされた薄膜
１７Ａにレーザ、ランプ等の光照射によるアニー
ル、熱処理あるいは電子線照射によるアニールを
行なう。すると第５図に示すようにP+，N+のソ
ース、ドレイン領域１３，１４上の薄膜１７Ａ
は、ソース、ドレイン領域１３，１４の結晶面を
種（P+，N+領域はシリコン単結晶からなる）と
して、選択的にエピタキシヤル成長をし、単結晶
薄膜１８になる。このエピタキシヤル成長は横方
向への成長速度は遅いことが知られており、第５
図のようになる。その他の絶縁膜１２上の薄膜１
７Ａは大グレイン化が進む程度で、薄膜１７Ａの
膜質とほとんど変化がない。
リコンまたはアモルフアスシリコン等の薄膜１７
を形成する。この薄膜１７を低抵抗化するために
第４図に示すようにモリブデン（Mo）やタング
ステン(W)等の高融点金属を薄膜１７中にイオン注
入する。そこで、高融点金属をドープされた薄膜
１７Ａにレーザ、ランプ等の光照射によるアニー
ル、熱処理あるいは電子線照射によるアニールを
行なう。すると第５図に示すようにP+，N+のソ
ース、ドレイン領域１３，１４上の薄膜１７Ａ
は、ソース、ドレイン領域１３，１４の結晶面を
種（P+，N+領域はシリコン単結晶からなる）と
して、選択的にエピタキシヤル成長をし、単結晶
薄膜１８になる。このエピタキシヤル成長は横方
向への成長速度は遅いことが知られており、第５
図のようになる。その他の絶縁膜１２上の薄膜１
７Ａは大グレイン化が進む程度で、薄膜１７Ａの
膜質とほとんど変化がない。
このようにして、薄膜１７Ａは、光および電子
線照射により異質な薄膜１８，１７Ａになる。薄
膜１７Ａは大グレイン化してガサガサの膜であ
り、エツチング速度が速く、他方薄膜１８は緻密
でエツチング速度が遅く、しかも低抵抗である。
ここで光、電子線アニールを用いる他の理由は、
照射時間が短くでき、薄膜１７Ａ中のMo，Ｗ等
の高融点金属が再分布のないアズインプラの状態
で活性化でき、シリコン基板１１への拡散を防ぐ
ことができるからである。
線照射により異質な薄膜１８，１７Ａになる。薄
膜１７Ａは大グレイン化してガサガサの膜であ
り、エツチング速度が速く、他方薄膜１８は緻密
でエツチング速度が遅く、しかも低抵抗である。
ここで光、電子線アニールを用いる他の理由は、
照射時間が短くでき、薄膜１７Ａ中のMo，Ｗ等
の高融点金属が再分布のないアズインプラの状態
で活性化でき、シリコン基板１１への拡散を防ぐ
ことができるからである。
次に第５図の状態で通常のドライエツチングま
たはウエイトエツチングを行なうとエツチング速
度の速い薄膜１７Ａは除去され、エツチング速度
の遅い薄膜１８はある程度残り、そのエツチング
時間を調整すれば第６図のようになり、電極取り
出し部１５，１６の段差部が低抵抗性の膜材１９
で埋まり、ほぼ平坦化できる。
たはウエイトエツチングを行なうとエツチング速
度の速い薄膜１７Ａは除去され、エツチング速度
の遅い薄膜１８はある程度残り、そのエツチング
時間を調整すれば第６図のようになり、電極取り
出し部１５，１６の段差部が低抵抗性の膜材１９
で埋まり、ほぼ平坦化できる。
従つて、この上にAl配線をしても断線しなく
なる。また、この方法によれば、ソース、ドレイ
ン領域上の段差部の平坦化が、セルフアラインで
達成できるという利点がある。
なる。また、この方法によれば、ソース、ドレイ
ン領域上の段差部の平坦化が、セルフアラインで
達成できるという利点がある。
〔2〕 ポリシリコンとAl配線の段差部の平坦化
（第２の実施例）； ポリシリコンとAl配線の段差部は以下のよう
にして平坦化が可能である。第７図は通常のLSI
プロセスで絶縁膜２１を選択除去して導電部とな
るポリシリコン２０の一部を露出させた状態であ
る。なお、第７図は多層配線の場合で１層目のポ
リシリコンの導電部と２層目のAl配線との接続
直前の状態と考えてもよい。第７図の状態で、適
当な条件下で光および電子線照射によるアニール
を行なうと、ポリシリコン２０の上部は単結晶化
し第８図のようになる。図中２２は単結晶化した
部分を示している。ポリシリコン２０に対し、光
や電子線照射による単結晶化については、これま
で知られており、例えばアルゴンレーザーによる
場合、面方位は１１０であり、成長方向は１０
０，１１０，２１１，１１１などが観察されてい
る。
（第２の実施例）； ポリシリコンとAl配線の段差部は以下のよう
にして平坦化が可能である。第７図は通常のLSI
プロセスで絶縁膜２１を選択除去して導電部とな
るポリシリコン２０の一部を露出させた状態であ
る。なお、第７図は多層配線の場合で１層目のポ
リシリコンの導電部と２層目のAl配線との接続
直前の状態と考えてもよい。第７図の状態で、適
当な条件下で光および電子線照射によるアニール
を行なうと、ポリシリコン２０の上部は単結晶化
し第８図のようになる。図中２２は単結晶化した
部分を示している。ポリシリコン２０に対し、光
や電子線照射による単結晶化については、これま
で知られており、例えばアルゴンレーザーによる
場合、面方位は１１０であり、成長方向は１０
０，１１０，２１１，１１１などが観察されてい
る。
このように第８図に示すようにポリシリコン２
０の上部の少なくとも一部を予め単結晶化してお
けば、以下は上記第１の実施例の場合と同じプロ
セスで処理できる。すなわち、第９図に示すよう
に、第９図に示すように、ポリシリコンまたはア
モルフアスシリコン等の薄膜２３を形成し、その
後第１０図の如くMo，Ｗ等の高融点金属をイオ
ン注入して膜２３Ａを形成し、その膜２３上に光
や電子線照射によるアニールを行なうと、第１１
図に示すようにポリシリコン２０上の薄膜２３Ａ
は単結晶部２２を種として選択的にエピタキシヤ
ル成長でき、薄膜２３Ａは単結晶化した薄膜２４
及び大グレイン化した薄膜２３Ａに変わり、これ
らの膜２４，２３Ａをエツチングすると、エツチ
ング速度の差で第１２図に示すようにポリシリコ
ン２０上の段差部に膜材２５が埋まり、段差部を
実質的に平坦化でき、その平担化をセルフアライ
ンで達成できる。
０の上部の少なくとも一部を予め単結晶化してお
けば、以下は上記第１の実施例の場合と同じプロ
セスで処理できる。すなわち、第９図に示すよう
に、第９図に示すように、ポリシリコンまたはア
モルフアスシリコン等の薄膜２３を形成し、その
後第１０図の如くMo，Ｗ等の高融点金属をイオ
ン注入して膜２３Ａを形成し、その膜２３上に光
や電子線照射によるアニールを行なうと、第１１
図に示すようにポリシリコン２０上の薄膜２３Ａ
は単結晶部２２を種として選択的にエピタキシヤ
ル成長でき、薄膜２３Ａは単結晶化した薄膜２４
及び大グレイン化した薄膜２３Ａに変わり、これ
らの膜２４，２３Ａをエツチングすると、エツチ
ング速度の差で第１２図に示すようにポリシリコ
ン２０上の段差部に膜材２５が埋まり、段差部を
実質的に平坦化でき、その平担化をセルフアライ
ンで達成できる。
なお、本発明の方法は、上記実施例の他にも電
極取り出し部分などの段差部を有する部分に、電
気配線パターンを施す場合の種々の用途に利用で
きる。
極取り出し部分などの段差部を有する部分に、電
気配線パターンを施す場合の種々の用途に利用で
きる。
（発明の効果）
上述した通り本発明では、光や電子線による熱
処理を用いて、段差部分とそうでない部分の膜質
を変え、エツチング速度の差を利用して段差部分
を選択的に埋めることができ、良好に平坦化でき
るようになる。
処理を用いて、段差部分とそうでない部分の膜質
を変え、エツチング速度の差を利用して段差部分
を選択的に埋めることができ、良好に平坦化でき
るようになる。
第１図は一般のＣ−MOS構造を示す断面図、
第２図〜第６図は本発明の第１実施例を示す工程
図、第７図〜第１２図は本発明の第２実施例を示
す工程図である。 １１…半導体基板、１２…絶縁膜、１３，１４
…ソース領域、ドレイン領域、１５，１６…電極
取り出し部、１７，１７Ａ…薄膜、１９…低抵抗
性の膜材。
第２図〜第６図は本発明の第１実施例を示す工程
図、第７図〜第１２図は本発明の第２実施例を示
す工程図である。 １１…半導体基板、１２…絶縁膜、１３，１４
…ソース領域、ドレイン領域、１５，１６…電極
取り出し部、１７，１７Ａ…薄膜、１９…低抵抗
性の膜材。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上の絶縁膜を選択的に除去し、そ
の除去した開口部内に単結晶シリコン領域を存在
させる第１工程と、 その除去した開口部内及び前記絶縁膜上にポリ
シリコンあるいはアモルフアスシリコンからなる
薄膜を形成する第２工程と、 該薄膜に高融点金属をドープする第３工程と、 この高融点金属のドープされた前記薄膜に対し
て光または電子線により所望の熱処理を施して、
前記開口部上と前記絶縁膜上とでは前記薄膜の膜
質が異なるように該薄膜を変化させる第４工程
と、 前記開口部上と前記絶縁膜上とにおける前記薄
膜のエツチング速度の差を利用して、前記絶縁膜
上の薄膜をエツチングにより除去するとともに、
前記開口部内の前記薄膜は該開口部内にその少な
くとも一部が該エツチングにより除去されずに残
存されるようにする第５工程と を含むことを特徴とする半導体装置の製造方法。 ２ 前記第１工程は、前記開口部内に前記半導体
基板からなる単結晶シリコン領域を露出させる工
程である特許請求の範囲第１項記載の半導体装置
の製造方法。 ３ 前記第１工程は、前記開口部内に前記半導体
基板上に配置したポリシリコン材表面を露出さ
せ、さらに該露出された前記ポリシリコン材表面
を単結晶化させる工程である特許請求の範囲第１
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4508184A JPS60189221A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4508184A JPS60189221A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189221A JPS60189221A (ja) | 1985-09-26 |
| JPH0574218B2 true JPH0574218B2 (ja) | 1993-10-18 |
Family
ID=12709375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4508184A Granted JPS60189221A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189221A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680638B2 (ja) * | 1990-07-05 | 1994-10-12 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594015A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6024013A (ja) * | 1983-07-20 | 1985-02-06 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-03-08 JP JP4508184A patent/JPS60189221A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594015A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6024013A (ja) * | 1983-07-20 | 1985-02-06 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60189221A (ja) | 1985-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| US4577396A (en) | Method of forming electrical contact to a semiconductor substrate via a metallic silicide or silicon alloy layer formed in the substrate | |
| US5510642A (en) | Semiconductor device | |
| US6703268B2 (en) | Method to fabricate an intrinsic polycrystalline silicon film | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| EP0113522A2 (en) | The manufacture of semiconductor devices | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| EP0201250A2 (en) | Process for making a contact arrangement for a semiconductor device | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH0574218B2 (ja) | ||
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH04221821A (ja) | 半導体装置の製造方法 | |
| JPH02864B2 (ja) | ||
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JP3533477B2 (ja) | ポリシリコン膜の形成方法 | |
| JP3359925B2 (ja) | 半導体装置の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| KR0161384B1 (ko) | 얇은 접합을 갖는 반도체 장치의 제조방법 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPH02304937A (ja) | Ｍｏｓ型電界効果トランジスタの形成法 |