JP3359925B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3359925B2 JP3359925B2 JP16846291A JP16846291A JP3359925B2 JP 3359925 B2 JP3359925 B2 JP 3359925B2 JP 16846291 A JP16846291 A JP 16846291A JP 16846291 A JP16846291 A JP 16846291A JP 3359925 B2 JP3359925 B2 JP 3359925B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- contact
- region
- concentration
- carrier concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、微細な接続孔における半導体基板と配線
材料との間のコンタクト抵抗の低減に関する。
に係り、特に、微細な接続孔における半導体基板と配線
材料との間のコンタクト抵抗の低減に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、ＭＯＳ集積回路において
も、ゲート電極や、ソース・ドレイン拡散層と金属配線
との接続を行うための接続部の面積は非常に小さくなっ
ている。
路の微細化は進む一方であり、ＭＯＳ集積回路において
も、ゲート電極や、ソース・ドレイン拡散層と金属配線
との接続を行うための接続部の面積は非常に小さくなっ
ている。
【０００３】この結果、コンタクト抵抗の増大が大きな
問題となってきている。
問題となってきている。
【０００４】単位面積当たりのコンタクト抵抗の値は、
一般に金属と半導体との仕事関数の差、および半導体中
の電気的に活性化した不純物濃度によって決定される。
コンタクト抵抗を下げるためには、仕事関数の差は小さ
い方が望ましく、また半導体中の不純物濃度は高い方が
望ましい。
一般に金属と半導体との仕事関数の差、および半導体中
の電気的に活性化した不純物濃度によって決定される。
コンタクト抵抗を下げるためには、仕事関数の差は小さ
い方が望ましく、また半導体中の不純物濃度は高い方が
望ましい。
【０００５】これまでに用いられている、半導体中の不
純物を活性化して不純物濃度を高めるための方法として
は、半導体基板に不純物をイオン注入した後、高温で熱
処理することにより活性化するという方法がある。
純物を活性化して不純物濃度を高めるための方法として
は、半導体基板に不純物をイオン注入した後、高温で熱
処理することにより活性化するという方法がある。
【０００６】
【発明が解決しようとする課題】しかしながら、この半
導体基板の不純物をイオン注入した後、高温で熱処理す
る従来の方法では熱処理温度における固溶限以上に不純
物の活性化濃度を高めることができなかったため、十分
にコンタクト抵抗を下げることができなかった。本発明
は、前記実情に鑑みてなされたもので、微細化に際して
もコンタクト抵抗の十分に小さいコンタクトを形成する
ことを目的とする。
導体基板の不純物をイオン注入した後、高温で熱処理す
る従来の方法では熱処理温度における固溶限以上に不純
物の活性化濃度を高めることができなかったため、十分
にコンタクト抵抗を下げることができなかった。本発明
は、前記実情に鑑みてなされたもので、微細化に際して
もコンタクト抵抗の十分に小さいコンタクトを形成する
ことを目的とする。
【０００７】
【課題を解決するための手段】前述した問題を解決する
ため、本発明の第１では、半導体基板に形成される導電
型領域に対してコンタクトを形成する工程を含む半導体
装置の製造方法において、前記基板表面のコンタクト領
域に不純物を導入し、熱処理を行った後、表面近傍をエ
ッチング除去し、表面近傍の活性化した不純物の濃度
（キャリア濃度）が十分に高くなるようにして、電極金
属を形成するようにしている。
ため、本発明の第１では、半導体基板に形成される導電
型領域に対してコンタクトを形成する工程を含む半導体
装置の製造方法において、前記基板表面のコンタクト領
域に不純物を導入し、熱処理を行った後、表面近傍をエ
ッチング除去し、表面近傍の活性化した不純物の濃度
（キャリア濃度）が十分に高くなるようにして、電極金
属を形成するようにしている。
【０００８】望ましくは、エッチング後の表面近傍の活
性化した不純物濃度が５×１０20cm-3以上となる深さま
でエッチング除去し、電極金属を形成するようにしてい
る。また、本発明の第２では、基板表面のコンタクト領
域に不純物を導入して、所定の熱処理条件で活性化し、
さらにこのコンタクト領域の表面に反応性の高い導電膜
例えば、金属膜、または金属化合物膜あるいは半導体膜
を形成したのち熱処理を行い、所定の深さまで反応を生
ぜしめることによって前記コンタクト領域の表面のキャ
リア濃度が所定の値以上となるようにしている。
性化した不純物濃度が５×１０20cm-3以上となる深さま
でエッチング除去し、電極金属を形成するようにしてい
る。また、本発明の第２では、基板表面のコンタクト領
域に不純物を導入して、所定の熱処理条件で活性化し、
さらにこのコンタクト領域の表面に反応性の高い導電膜
例えば、金属膜、または金属化合物膜あるいは半導体膜
を形成したのち熱処理を行い、所定の深さまで反応を生
ぜしめることによって前記コンタクト領域の表面のキャ
リア濃度が所定の値以上となるようにしている。
【０００９】
【作用】本発明者らは、比較的低い温度で熱処理条件を
変化させ、熱処理条件とキャリア濃度プロファイルとの
関係を測定した結果、熱処理条件に応じてキャリア濃度
プロファイルが変化し、キャリア濃度が最大となる領域
が変化することを発見した。また、低い温度で熱処理を
行うようにすれば、キャリア濃度プロファイルの変化が
緩やかであり、所望の濃度を得るのに制御が容易である
こともわかった。本発明は、これらの点に着目してなさ
れたもので、熱処理条件に応じて、キャリア濃度が最大
となる深さを求め、この深さが実質的な電極との界面と
なるようにすることにより、キャリア濃度が最大となっ
た領域をコンタクト界面とし、コンタクト抵抗の低いコ
ンタクト形成を行うことができる。
変化させ、熱処理条件とキャリア濃度プロファイルとの
関係を測定した結果、熱処理条件に応じてキャリア濃度
プロファイルが変化し、キャリア濃度が最大となる領域
が変化することを発見した。また、低い温度で熱処理を
行うようにすれば、キャリア濃度プロファイルの変化が
緩やかであり、所望の濃度を得るのに制御が容易である
こともわかった。本発明は、これらの点に着目してなさ
れたもので、熱処理条件に応じて、キャリア濃度が最大
となる深さを求め、この深さが実質的な電極との界面と
なるようにすることにより、キャリア濃度が最大となっ
た領域をコンタクト界面とし、コンタクト抵抗の低いコ
ンタクト形成を行うことができる。
【００１０】すなわち本発明の方法によれば、実質的な
コンタクト領域表面近傍において、活性化した不純物濃
度が高くなるように形成しているため、半導体基板／金
属界面に形成される電気的な障壁の高さを極めて低くす
ることができ、半導体基板／金属間のコンタクト抵抗の
値を低下させることができる。
コンタクト領域表面近傍において、活性化した不純物濃
度が高くなるように形成しているため、半導体基板／金
属界面に形成される電気的な障壁の高さを極めて低くす
ることができ、半導体基板／金属間のコンタクト抵抗の
値を低下させることができる。
【００１１】本発明の第１では、熱処理後所定の深さま
でエッチングを行うことにより、キャリア濃度の高い表
面を得る。また、比較的低温で熱処理を行うことによ
り、時間とプロファイルとの関係が緩やかであるため、
条件により容易にキャリア濃度の高い表面を得ることが
できる。
でエッチングを行うことにより、キャリア濃度の高い表
面を得る。また、比較的低温で熱処理を行うことによ
り、時間とプロファイルとの関係が緩やかであるため、
条件により容易にキャリア濃度の高い表面を得ることが
できる。
【００１２】望ましくは、界面における上記活性化した
不純物濃度が５×１０20cm-3以上とする。
不純物濃度が５×１０20cm-3以上とする。
【００１３】また、熱処理温度および熱処理時間等の熱
処理条件を導入した不純物が最大限に活性化する条件と
なるように選択するのが望ましいが、熱処理温度を７０
０℃以下、さらに望ましくは５５０℃以下とすることに
より熱処理時間によるキャリア濃度の深さ方向での変化
を緩やかにすることができるので、熱処理温度を低くす
る方が制御が容易である。
処理条件を導入した不純物が最大限に活性化する条件と
なるように選択するのが望ましいが、熱処理温度を７０
０℃以下、さらに望ましくは５５０℃以下とすることに
より熱処理時間によるキャリア濃度の深さ方向での変化
を緩やかにすることができるので、熱処理温度を低くす
る方が制御が容易である。
【００１４】本発明の第２では、エッチングに代えて、
熱処理後さらにこのコンタクト領域の表面に反応性の高
い導電膜例えば金属膜、または金属化合物膜あるいは半
導体膜を形成したのち熱処理を行い、所定の深さまで反
応を生ぜしめることによって反応生成膜を形成し、この
膜と半導体基板との界面を実質的に所定の深さまで退出
せしめることにより、前記第１の発明と同様の効果を奏
功する。
熱処理後さらにこのコンタクト領域の表面に反応性の高
い導電膜例えば金属膜、または金属化合物膜あるいは半
導体膜を形成したのち熱処理を行い、所定の深さまで反
応を生ぜしめることによって反応生成膜を形成し、この
膜と半導体基板との界面を実質的に所定の深さまで退出
せしめることにより、前記第１の発明と同様の効果を奏
功する。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１６】図１乃至図４は本発明の第１の実施例の半
導体装置の製造工程を示す断面図である。
導体装置の製造工程を示す断面図である。
【００１７】まず、図１に示すように、ｐ型シリコン基
板１にフィールド酸化膜（図示せず）を形成したのち、
分離された素子領域内に、ヒ素イオンＩを加速電圧３５
ｋｅＶ、注入ドーズ量５×１０15cm-2の条件でイオン注
入（マスクは図示せず）を行い、乾燥窒素雰囲気中、５
５０℃３０分の熱処理を行う。熱処理によってヒ素イオ
ンが拡散され、高濃度領域４が形成される。
板１にフィールド酸化膜（図示せず）を形成したのち、
分離された素子領域内に、ヒ素イオンＩを加速電圧３５
ｋｅＶ、注入ドーズ量５×１０15cm-2の条件でイオン注
入（マスクは図示せず）を行い、乾燥窒素雰囲気中、５
５０℃３０分の熱処理を行う。熱処理によってヒ素イオ
ンが拡散され、高濃度領域４が形成される。
【００１８】この後、図２に示すように、フッ酸、酢
酸、硝酸の混合溶液によって半導体基板表面を約１５nm
エッチングする。
酸、硝酸の混合溶液によって半導体基板表面を約１５nm
エッチングする。
【００１９】そして、図３に示すように、ＣＶＤ法によ
り、膜厚４００nmの酸化シリコン膜２を堆積し、１μm
×１μm のコンタクト孔を開孔する。
り、膜厚４００nmの酸化シリコン膜２を堆積し、１μm
×１μm のコンタクト孔を開孔する。
【００２０】最後に、図４に示すように、この接続孔上
にスパッタリング法によって８００nmのアルミニウム電
極膜３を滞積し電極配線を形成する。
にスパッタリング法によって８００nmのアルミニウム電
極膜３を滞積し電極配線を形成する。
【００２１】このようにして形成されたコンタクトのコ
ンタクト抵抗を測定した結果、４×１０-8Ωcm-2であっ
た。
ンタクト抵抗を測定した結果、４×１０-8Ωcm-2であっ
た。
【００２２】この方法によるコンタクト抵抗の低減効果
を調べるため、比較のために同一条件でのヒ素のイオン
注入の後、従来の窒素雰囲気中で高温熱処理（９００℃
３０分）を行い、エッチングによる表面層の除去を行わ
なかった場合のコンタクト抵抗を測定した。このときの
コンタクト抵抗値は４×１０-7Ωcm-2であった。
を調べるため、比較のために同一条件でのヒ素のイオン
注入の後、従来の窒素雰囲気中で高温熱処理（９００℃
３０分）を行い、エッチングによる表面層の除去を行わ
なかった場合のコンタクト抵抗を測定した。このときの
コンタクト抵抗値は４×１０-7Ωcm-2であった。
【００２３】これらの比較から、本発明の方法により、
コンタクト抵抗値を大幅に低減することができることが
わかる。
コンタクト抵抗値を大幅に低減することができることが
わかる。
【００２４】なお、熱処理条件については前記実施例と
同様にし、エッチング処理による表面層の除去を行わな
かった場合のコンタクト抵抗値は８×１０-8Ωcm-2であ
り、エッチングを行った場合よりも高抵抗ではあったも
のの、従来例の方法よりもコンタクト抵抗値を小さくす
ることができた。
同様にし、エッチング処理による表面層の除去を行わな
かった場合のコンタクト抵抗値は８×１０-8Ωcm-2であ
り、エッチングを行った場合よりも高抵抗ではあったも
のの、従来例の方法よりもコンタクト抵抗値を小さくす
ることができた。
【００２５】なお、接続孔の大きさを変化させて同様の
比較実験を行った結果、接続孔の大きさに依存すること
なく、同様の結果を得ることができた。
比較実験を行った結果、接続孔の大きさに依存すること
なく、同様の結果を得ることができた。
【００２６】このようにしてコンタクト抵抗の値を著し
く低下させることができたのは、半導体基板表面近傍の
活性化不純物濃度を著しく高めることができたためと考
えられる。
く低下させることができたのは、半導体基板表面近傍の
活性化不純物濃度を著しく高めることができたためと考
えられる。
【００２７】この確認のために、ホール測定により、前
記実施例の方法によって形成したコンタクトのキャリア
濃度分布すなわち活性化された不純物の深さ方向濃度分
布を調べた結果、図５に実線ａで示すようになり、表面
近傍において７×１０20cm-3という高い値が得られてい
る。これに対し、９００℃３０分の窒素雰囲気中での熱
処理を行った場合、図５に破線ｂで示すようにコンタク
トのキャリア濃度としては１×１０20cm-3程度の値しか
得る事ができなかった。
記実施例の方法によって形成したコンタクトのキャリア
濃度分布すなわち活性化された不純物の深さ方向濃度分
布を調べた結果、図５に実線ａで示すようになり、表面
近傍において７×１０20cm-3という高い値が得られてい
る。これに対し、９００℃３０分の窒素雰囲気中での熱
処理を行った場合、図５に破線ｂで示すようにコンタク
トのキャリア濃度としては１×１０20cm-3程度の値しか
得る事ができなかった。
【００２８】不純物イオン注入後の熱処理条件等によっ
て、基板表面近傍の活性化不純物濃度に著しい差異が見
られた原因は、今のところ明らかではないが、この原因
を考察するために次のような実験を行った。
て、基板表面近傍の活性化不純物濃度に著しい差異が見
られた原因は、今のところ明らかではないが、この原因
を考察するために次のような実験を行った。
【００２９】ｐ型シリコン基板に、ヒ素イオンを加速電
圧３５ｋｅＶ、注入ドーズ量５×１０15cm-2の条件で基
板中にイオン注入を行い、乾燥窒素雰囲気中、５５０℃
で時間を変化させながら熱処理を行った。
圧３５ｋｅＶ、注入ドーズ量５×１０15cm-2の条件で基
板中にイオン注入を行い、乾燥窒素雰囲気中、５５０℃
で時間を変化させながら熱処理を行った。
【００３０】このときの熱処理時間とキャリアプロファ
イルとの関係を熱処理温度５５０℃において測定した結
果を図６に示す。
イルとの関係を熱処理温度５５０℃において測定した結
果を図６に示す。
【００３１】この図から明らかなように、熱処理時間３
０分では、約１５nmの深さの位置に約８×１０20cm-3の
高いキャリア濃度が得られている。
０分では、約１５nmの深さの位置に約８×１０20cm-3の
高いキャリア濃度が得られている。
【００３２】これに対し、熱処理時間が増加すると、ヒ
素原子の存在する範囲でほぼ平坦なキャリアプロファイ
ルとなり、その濃度は熱処理時間に伴い減少している。
素原子の存在する範囲でほぼ平坦なキャリアプロファイ
ルとなり、その濃度は熱処理時間に伴い減少している。
【００３３】これは、まず３０分の熱処理を行った時点
では、固相成長がヒ素イオン注入によって形成されたア
モルファスシリコン層の途中までしか進んでいない状態
と考えられる。
では、固相成長がヒ素イオン注入によって形成されたア
モルファスシリコン層の途中までしか進んでいない状態
と考えられる。
【００３４】そして、結晶／アモルファスシリコン界面
よりも深い位置では、固相成長で単結晶化した直後であ
るため、固相成長時に格子位置に取り込まれたヒ素原子
がそのまま残っており、高いキャリア濃度を得ることが
できたものと考えられる。
よりも深い位置では、固相成長で単結晶化した直後であ
るため、固相成長時に格子位置に取り込まれたヒ素原子
がそのまま残っており、高いキャリア濃度を得ることが
できたものと考えられる。
【００３５】一方、結晶／アモルファスシリコン界面よ
りも表面に近い位置では、イオン注入層がアモルファス
のまま残っているために、キャリア濃度が極めて低くな
っている。
りも表面に近い位置では、イオン注入層がアモルファス
のまま残っているために、キャリア濃度が極めて低くな
っている。
【００３６】そして熱処理時間が１時間に達すると、固
相成長は表面まで進行するが、その間に、過飽和に存在
するキャリアが不活性化することによって、深さ１５nm
付近のキャリア濃度は減少してしまう。そしてさらに熱
処理時間を増加することにより、キャリアの不活性化が
進み、キャリア濃度が減少する。
相成長は表面まで進行するが、その間に、過飽和に存在
するキャリアが不活性化することによって、深さ１５nm
付近のキャリア濃度は減少してしまう。そしてさらに熱
処理時間を増加することにより、キャリアの不活性化が
進み、キャリア濃度が減少する。
【００３７】このような結果から、最も高いキャリア濃
度を得ることができるのは、５５０℃での熱処理を行う
場合、時間を３０分続行したときである。
度を得ることができるのは、５５０℃での熱処理を行う
場合、時間を３０分続行したときである。
【００３８】従って、半導体基板表面近傍のキャリアの
高濃度化は、この条件で熱処理を行った後に基板表面を
約１５nm程度エッチングすることによって実現すること
ができることがわかる。
高濃度化は、この条件で熱処理を行った後に基板表面を
約１５nm程度エッチングすることによって実現すること
ができることがわかる。
【００３９】この結果として、前記実施例では、コンタ
クト領域に高キャリア濃度層が形成され、コンタクト抵
抗値を４×１０-7Ωcm-2程度まで低減することができた
と考えられる。
クト領域に高キャリア濃度層が形成され、コンタクト抵
抗値を４×１０-7Ωcm-2程度まで低減することができた
と考えられる。
【００４０】なお、前記実施例では、不純物としてヒ素
を用いたが、ボロン、リンなどシリコン中で電気的に活
性化することのできる元素であれば他の不純物を用いて
も良い。
を用いたが、ボロン、リンなどシリコン中で電気的に活
性化することのできる元素であれば他の不純物を用いて
も良い。
【００４１】また活性化していない不純物層の形成方法
としてイオン注入を用いたが、例えば不純物を含んだ半
導体膜の気相、液相成長等による堆積法または真空蒸着
法、（例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ），ＭＢＤ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｄｅｐｏｓｉｔｉｏｎ））等を用いても良い。
としてイオン注入を用いたが、例えば不純物を含んだ半
導体膜の気相、液相成長等による堆積法または真空蒸着
法、（例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ），ＭＢＤ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｄｅｐｏｓｉｔｉｏｎ））等を用いても良い。
【００４２】また、本実施例では不純物を活性化する目
的で５５０℃での熱処理を用いたが他の温度、例えば５
００〜１１５０℃での熱処理を、それぞれの温度におい
て高キャリア濃度を実現するのに適切な時間分だけ行う
ようにしてもよい。また、不純物の種類に応じて、キャ
リア濃度を最大限にすることのできる熱処理温度および
時間を選択するようにするのが望ましい。
的で５５０℃での熱処理を用いたが他の温度、例えば５
００〜１１５０℃での熱処理を、それぞれの温度におい
て高キャリア濃度を実現するのに適切な時間分だけ行う
ようにしてもよい。また、不純物の種類に応じて、キャ
リア濃度を最大限にすることのできる熱処理温度および
時間を選択するようにするのが望ましい。
【００４３】このとき高キャリア濃度を実現するのに適
切な熱処理時間を調整するために、活性化する不純物の
存在する領域に酸素等の不純物を同時に存在させるよう
にしてもよい。
切な熱処理時間を調整するために、活性化する不純物の
存在する領域に酸素等の不純物を同時に存在させるよう
にしてもよい。
【００４４】例えば酸素を同時に存在させるには、酸素
イオン注入によって基板表面に酸素を導入するかまた
は、酸化シリコン膜を形成した状態で活性化不純物イオ
ンを注入するなどの方法が考えられる。
イオン注入によって基板表面に酸素を導入するかまた
は、酸化シリコン膜を形成した状態で活性化不純物イオ
ンを注入するなどの方法が考えられる。
【００４５】なお、本発明は前述した実施例に限定され
るものではない。例えば熱処理方法としては、レーザビ
ーム、イオンビーム、電子ビームなどの照射を用いても
良い。またハロゲンランプによる加熱等、瞬間的にシリ
コン基板を加熱する方法であれば他の方法を用いても良
い。
るものではない。例えば熱処理方法としては、レーザビ
ーム、イオンビーム、電子ビームなどの照射を用いても
良い。またハロゲンランプによる加熱等、瞬間的にシリ
コン基板を加熱する方法であれば他の方法を用いても良
い。
【００４６】また、前記実施例では、酸化シリコン膜の
形成後にイオン注入および熱処理をおこなうようにした
が、その順序は逆でもよい。
形成後にイオン注入および熱処理をおこなうようにした
が、その順序は逆でもよい。
【００４７】さらにまた、シリコン基板のエッチング
は、ドライエッチングなど他のエッチング方法を用いる
ようにしてもよい。また、この酸化シリコン膜に代えて
窒化シリコン等他の絶縁膜を用いるようにしてもよい。
は、ドライエッチングなど他のエッチング方法を用いる
ようにしてもよい。また、この酸化シリコン膜に代えて
窒化シリコン等他の絶縁膜を用いるようにしてもよい。
【００４８】電極金属としても、アルミニウムに限定さ
れることなく、銅、タングステン、チタンなど他の金属
等でもよい。
れることなく、銅、タングステン、チタンなど他の金属
等でもよい。
【００４９】特にシリコンを含む化合物を電極もしくは
電極の下地として用いる場合には、化合物形成時にシリ
コンとの反応によって界面を不純物が活性化した領域内
に位置させることによって、半導体基板表面のエッチン
グに代えることもできる。
電極の下地として用いる場合には、化合物形成時にシリ
コンとの反応によって界面を不純物が活性化した領域内
に位置させることによって、半導体基板表面のエッチン
グに代えることもできる。
【００５０】この例について第２の実施例として説明す
る。
る。
【００５１】図７乃至図１０は本発明の第２の実施例の
半導体装置の製造工程を示す断面図である。
半導体装置の製造工程を示す断面図である。
【００５２】まず、図７に示すように、ｐ型シリコン基
板１１にフィールド酸化膜（図示せず）を形成したの
ち、分離された素子領域内に、ヒ素イオンを加速電圧３
５ｋｅＶ、注入ドーズ量５×１０15cm-2の条件でイオン
注入を行い、乾燥窒素雰囲気中、５５０℃３０分の熱処
理を行う。この熱処理によってヒ素イオンが拡散され、
高濃度領域１４が形成される。
板１１にフィールド酸化膜（図示せず）を形成したの
ち、分離された素子領域内に、ヒ素イオンを加速電圧３
５ｋｅＶ、注入ドーズ量５×１０15cm-2の条件でイオン
注入を行い、乾燥窒素雰囲気中、５５０℃３０分の熱処
理を行う。この熱処理によってヒ素イオンが拡散され、
高濃度領域１４が形成される。
【００５３】この後、図８に示すように、表面にスパッ
タリング法により膜厚４５nmのニッケル層１５を形成
し、５００℃３０分の熱処理を行い、基板１１との界面
に厚さ１６０nmのニッケルシリサイド層１６を形成し、
実質的な基板からの界面の深さを１５５nmとする。この
後反応しないで残っている不要部のニッケル層１５を選
択的に除去する。
タリング法により膜厚４５nmのニッケル層１５を形成
し、５００℃３０分の熱処理を行い、基板１１との界面
に厚さ１６０nmのニッケルシリサイド層１６を形成し、
実質的な基板からの界面の深さを１５５nmとする。この
後反応しないで残っている不要部のニッケル層１５を選
択的に除去する。
【００５４】そして、図９に示すように、ＣＶＤ法によ
り、膜厚４００nmの酸化シリコン膜１２を堆積し、１μ
m ×１μm のコンタクト孔を開孔する。
り、膜厚４００nmの酸化シリコン膜１２を堆積し、１μ
m ×１μm のコンタクト孔を開孔する。
【００５５】最後に、図１０に示すように、この接続孔
上にスパッタリング法によって８００nmのアルミニウム
膜１３を形成する。
上にスパッタリング法によって８００nmのアルミニウム
膜１３を形成する。
【００５６】このようにして形成されたコンタクトのコ
ンタクト抵抗を測定した結果３．５×１０-8Ωcm-2であ
った。
ンタクト抵抗を測定した結果３．５×１０-8Ωcm-2であ
った。
【００５７】この方法によっても、コンタクト抵抗の低
い半導体装置を得ることができる。なお、熱処理条件に
ついては前記実施例２と同様にし、ニッケル膜厚を２０
nm、実行的な基板からの界面の深さを７０nmとした場合
のコンタクト抵抗値は８×１０-8Ωcm-2であり、前記第
２の実施例よりも高抵抗ではあったものの、従来例の方
法よりもコンタクト抵抗値を小さくすることができた。
い半導体装置を得ることができる。なお、熱処理条件に
ついては前記実施例２と同様にし、ニッケル膜厚を２０
nm、実行的な基板からの界面の深さを７０nmとした場合
のコンタクト抵抗値は８×１０-8Ωcm-2であり、前記第
２の実施例よりも高抵抗ではあったものの、従来例の方
法よりもコンタクト抵抗値を小さくすることができた。
【００５８】また、前記実施例では、半導体と金属との
間のコンタクトの形成について説明したが、半導体−半
導体の間のコンタクトについても適用可能である。
間のコンタクトの形成について説明したが、半導体−半
導体の間のコンタクトについても適用可能である。
【００５９】さらにまた、前記第２の実施例では、ニッ
ケルのシリサイド膜を形成したが、他の金属、例えばコ
バルト、バナジウム等のシリサイド膜を形成しても良
く、この場合５５０℃以下の温度で反応を生じさせるの
が望ましい。
ケルのシリサイド膜を形成したが、他の金属、例えばコ
バルト、バナジウム等のシリサイド膜を形成しても良
く、この場合５５０℃以下の温度で反応を生じさせるの
が望ましい。
【００６０】
【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置におけるコンタクト抵抗を大幅に低減す
ることができる。
ば、半導体装置におけるコンタクト抵抗を大幅に低減す
ることができる。
【図１】本発明実施例の半導体装置の製造工程図。
【図２】本発明実施例の半導体装置の製造工程図。
【図３】本発明実施例の半導体装置の製造工程図。
【図４】本発明実施例の半導体装置の製造工程図。
【図５】本発明実施例の場合と従来例の場合の深さとキ
ャリア濃度との関係を示す比較図。
ャリア濃度との関係を示す比較図。
【図６】本発明実施例の半導体装置の製造工程における
熱処理時間とキャリア濃度プロファイルとの関係を示す
図。
熱処理時間とキャリア濃度プロファイルとの関係を示す
図。
【図７】本発明の第２の実施例の半導体装置の製造工程
図。
図。
【図８】本発明の第２の実施例の半導体装置の製造工程
図。
図。
【図９】本発明の第２の実施例の半導体装置の製造工程
図。
図。
【図１０】本発明の第２の実施例の半導体装置の製造工
程図。
程図。
【符号の説明】 １ シリコン基板 ２ 酸化シリコン膜 ３ アルミニウム膜 ４ （高濃度活性化）不純物拡散層 １１ シリコン基板 １２ 酸化シリコン膜 １３ アルミニウム膜 １５ ニッケル層 １６ ニッケルシリサイド層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−6837（ＪＰ，Ａ) 特開 昭59−169128（ＪＰ，Ａ) 特開 平３−155672（ＪＰ，Ａ) 特開 昭62−165952（ＪＰ，Ａ) 特開 昭63−236347（ＪＰ，Ａ) 特開 平２−153525（ＪＰ，Ａ) 特開 平２−45923（ＪＰ，Ａ) 特開 平２−237024（ＪＰ，Ａ) 特開 昭63−9926（ＪＰ，Ａ) 特開 昭58−48924（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768
Claims (2)
- 【請求項１】 半導体基板に形成される導電型領域に対
してコンタクトを形成する工程を含む半導体装置の製造
方法において、 前記基板表面のコンタクト領域に不純物を導入してアモ
ルファス層を形成する不純物導入工程と、 熱処理を施し、結晶側における前記不純物のキャリア濃
度がアモルファス層を完全に結晶化した状態において得
られるキャリア濃度よりも高い、結晶／アモルファス界
面を有する高濃度領域を前記アモルファス層に形成する
活性化工程と、 前記コンタクト領域表面を前記高濃度領域の結晶側まで
エッチング除去するエッチング工程と、 前記コンタクト領域の表面に導電層を形成するコンタク
ト形成工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板に形成される導電型領域に対
してコンタクトを形成する工程を含む半導体装置の製造
方法において、 前記基板表面のコンタクト領域に不純物を導入してアモ
ルファス層を形成する不純物導入工程と、 熱処理を施し、結晶側における前記不純物のキャリア濃
度がアモルファス層を完全に結晶化した状態において得
られるキャリア濃度よりも高い、結晶／アモルファス界
面を有する高濃度領域を前記アモルファス層に形成する
活性化工程と、 前記コンタクト領域上に該コンタクト領域表面との反応
性の高い導電膜を形成したのち熱処理を行い、前記高濃
度領域の結晶側まで反応を生ぜしめることによって前記
コンタクト領域の表面のキャリア濃度を固溶限界よりも
高くするコンタクト形成工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846291A JP3359925B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846291A JP3359925B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521612A JPH0521612A (ja) | 1993-01-29 |
| JP3359925B2 true JP3359925B2 (ja) | 2002-12-24 |
Family
ID=15868563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16846291A Expired - Fee Related JP3359925B2 (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359925B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070052021A1 (en) | 2005-08-23 | 2007-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, and display device, electronic device, and semiconductor device using the same |
| JP5255756B2 (ja) * | 2005-08-23 | 2013-08-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1991
- 1991-07-09 JP JP16846291A patent/JP3359925B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521612A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| JPS60501083A (ja) | 半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| US5593923A (en) | Method of fabricating semiconductor device having refractory metal silicide layer on impurity region using damage implant and single step anneal | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| KR0177534B1 (ko) | 반도체 장치 제조방법 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP3359925B2 (ja) | 半導体装置の製造方法 | |
| JPH06120165A (ja) | 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JPH0235777A (ja) | 半導体装置およびその製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JPH07105494B2 (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPH01103873A (ja) | 半導体装置の製造方法 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| KR950005266B1 (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |