JPS59124145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59124145A JPS59124145A JP57233499A JP23349982A JPS59124145A JP S59124145 A JPS59124145 A JP S59124145A JP 57233499 A JP57233499 A JP 57233499A JP 23349982 A JP23349982 A JP 23349982A JP S59124145 A JPS59124145 A JP S59124145A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- blackened
- film
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、レーザ光等によシ溶断されるヒユーズを備え
た半導体装置忙関する。
た半導体装置忙関する。
従来、バイポーラやＭＯＳ ＩＣメモリー等の半導体装
置においては、ビット不良の発生した行や列を予め用意
しておいた予備の咎や列と選択的に置換してデバイス全
体を良品とするために、主回路の他に該主回路を救済す
る冗長回路を備えたものが知られている。こうした半導
体装置においては、一般に半導体基板上に絶縁膜を介し
てヒユーズが設けられている。かかる半導体装置では、
不良が発生した場合の救済手段として大別してヒユーズ
を選択的に切断することによって救済する方法、あるい
は予めヒーーズに非導通部を設けておきこの非導通部を
導通することによって救済する方法との２つに分けられ
る。
置においては、ビット不良の発生した行や列を予め用意
しておいた予備の咎や列と選択的に置換してデバイス全
体を良品とするために、主回路の他に該主回路を救済す
る冗長回路を備えたものが知られている。こうした半導
体装置においては、一般に半導体基板上に絶縁膜を介し
てヒユーズが設けられている。かかる半導体装置では、
不良が発生した場合の救済手段として大別してヒユーズ
を選択的に切断することによって救済する方法、あるい
は予めヒーーズに非導通部を設けておきこの非導通部を
導通することによって救済する方法との２つに分けられ
る。
前者について更に分類すると、■、第１図に示す如く組
部１を有する例えばＭからなるヒユーズに大電流（矢印
）を流し込み、その際に発生する熱によシ細部１を溶断
することによシ救済する方法（電流カット方式）。（イ
）、第２図に示ス如くヒユーズ２の細部１にレーザ光（
矢印）を照射することによシ加熱溶肋して救済する方法
（レーザカット方式）とが挙げられる。
部１を有する例えばＭからなるヒユーズに大電流（矢印
）を流し込み、その際に発生する熱によシ細部１を溶断
することによシ救済する方法（電流カット方式）。（イ
）、第２図に示ス如くヒユーズ２の細部１にレーザ光（
矢印）を照射することによシ加熱溶肋して救済する方法
（レーザカット方式）とが挙げられる。
一方、非導通部を導通することによって救済する後者の
場合は、（ホ）、第３図に示す如く、例えば多結晶シリ
コンからなるヒユーズ３に予め不純物を含まない非拡散
部（非導通部）４を設けておき、この非拡散部４にレー
デ光を照射することによシ拡散導通させて救済する方法
が挙げられる。
場合は、（ホ）、第３図に示す如く、例えば多結晶シリ
コンからなるヒユーズ３に予め不純物を含まない非拡散
部（非導通部）４を設けておき、この非拡散部４にレー
デ光を照射することによシ拡散導通させて救済する方法
が挙げられる。
しかしながら、従来の冗長技術には以下に示す問題があ
った。
った。
（７）の場合：本来、ヒユーズ２に大電流を流すことに
よシ細部１を溶断することを前提としているため、電源
線の様に大電流を必要とする回路内にこうしたヒユーズ
２を組み込む事は主回路が不良で々い場合にもヒユーズ
２を溶断する恐れを有し、事実上使用が非常に困難であ
る。
よシ細部１を溶断することを前提としているため、電源
線の様に大電流を必要とする回路内にこうしたヒユーズ
２を組み込む事は主回路が不良で々い場合にもヒユーズ
２を溶断する恐れを有し、事実上使用が非常に困難であ
る。
また、大電流を流すために大電流トランジスタやその他
の付属回路が必要となシ、レザーカット方式の場合と比
べ余計な面積を必要とし高集積化の妨げとなる。
の付属回路が必要となシ、レザーカット方式の場合と比
べ余計な面積を必要とし高集積化の妨げとなる。
（イ）及び（ロ）の場合：従来、ヒユーズの材料として
はエネルギ吸収効率等の点から反射率が約５７チと比較
的小さい多結晶シリコンが使用されているが、多結晶シ
リコンは比抵抗が大きいため例えば電源線の様に大電流
を必要とする回路内にヒユーズを組み込むことができ力
い。このようなことから、他の材料としてＡｔが考ええ
られるが、Ａｔは反射率が約９１チと非常に大きいため
、エネルギーの吸収効率が悪くなりエネルギ損失が多く
なる。
はエネルギ吸収効率等の点から反射率が約５７チと比較
的小さい多結晶シリコンが使用されているが、多結晶シ
リコンは比抵抗が大きいため例えば電源線の様に大電流
を必要とする回路内にヒユーズを組み込むことができ力
い。このようなことから、他の材料としてＡｔが考ええ
られるが、Ａｔは反射率が約９１チと非常に大きいため
、エネルギーの吸収効率が悪くなりエネルギ損失が多く
なる。
本発明は上記事情に鑑みてなされたもので、低エネルギ
で溶断し得る表面黒化Ａｔヒユーズを備えた半導体装置
を提供することを目的とするものである。
で溶断し得る表面黒化Ａｔヒユーズを備えた半導体装置
を提供することを目的とするものである。
本発明は、半導体基板上に絶縁膜を介して設けられたヒ
ユーズを黒化処理されたＡｔから形成することによって
、ヒユーズのエネルギ吸収効率を大きくシ、もって低エ
ネルギで該ヒユーズを溶断てきることを図った。
ユーズを黒化処理されたＡｔから形成することによって
、ヒユーズのエネルギ吸収効率を大きくシ、もって低エ
ネルギで該ヒユーズを溶断てきることを図った。
本発明を第４図（ａ） ｓ （ｂ）の製造方法を併記し
て説明する。
て説明する。
まず、例えばｐ型のＳｔｔ板１１上に熱酸化膜ｌｘ、Ａ
ｔ膜１３を順次形成した。つづいて、全面に０２やＡｒ
等をイオン注入することによシＡｔ膜１３０表面にダメ
ージ層９１４を形成して黒化させた（第：４図（、）図
示）。次いで、ダメージ層１４及びＡｔ膜１３を写真蝕
刻法によシバターニングしてＡｔ膜ノックターフ１３２
表面ダメージ層ノぐメー７１４′が被すされた表面黒化
Ａｔヒユーズ１５及びＡｔ配線１６を形成した（第４図
（ｂ）図示）。
ｔ膜１３を順次形成した。つづいて、全面に０２やＡｒ
等をイオン注入することによシＡｔ膜１３０表面にダメ
ージ層９１４を形成して黒化させた（第：４図（、）図
示）。次いで、ダメージ層１４及びＡｔ膜１３を写真蝕
刻法によシバターニングしてＡｔ膜ノックターフ１３２
表面ダメージ層ノぐメー７１４′が被すされた表面黒化
Ａｔヒユーズ１５及びＡｔ配線１６を形成した（第４図
（ｂ）図示）。
なお、前記Ａｔヒユーズ１５は、第５図に示す如路に対
応する予備回路に接続している。
応する予備回路に接続している。
このようにして製造される半導体装置の表面黒化Ａｔヒ
ーーズは、ｐ型のＳｔｔ板１１上に酸化膜１２を介して
形成されたｈｔｌｌＮ／４ｔ−ン１３／上に光吸収性の
よい黒色化したダメージ層／ｆターン１４′を設けた構
造となっている。このため、主回路に不良が生じたとき
は、同第４図（ｂ）に示す如く表面黒化Ａｔヒユーズ１
５の細部１７にレーザ光を照射すれば、細部１７は直接
加熱される熱の他に、光吸収性の高いダメージ層パター
ン１４′に吸収された熱も加わって一層加熱して溶断さ
れ、主回路、予備回路に夫々接続した図示しない配線間
を接続する表面黒化Ａｔヒユーズ１５が電気的に開放状
態となシ、冗長回路が動作する。また、主回路が正常な
動作をしている場合は表面黒化Ａｔヒーーズ１５をその
捷１にしておく。
ーーズは、ｐ型のＳｔｔ板１１上に酸化膜１２を介して
形成されたｈｔｌｌＮ／４ｔ−ン１３／上に光吸収性の
よい黒色化したダメージ層／ｆターン１４′を設けた構
造となっている。このため、主回路に不良が生じたとき
は、同第４図（ｂ）に示す如く表面黒化Ａｔヒユーズ１
５の細部１７にレーザ光を照射すれば、細部１７は直接
加熱される熱の他に、光吸収性の高いダメージ層パター
ン１４′に吸収された熱も加わって一層加熱して溶断さ
れ、主回路、予備回路に夫々接続した図示しない配線間
を接続する表面黒化Ａｔヒユーズ１５が電気的に開放状
態となシ、冗長回路が動作する。また、主回路が正常な
動作をしている場合は表面黒化Ａｔヒーーズ１５をその
捷１にしておく。
しかして、前述した半導体装置によれば、第４図（ｂ）
に示す如く、表面黒化ＡｔヒーーズがＡｔ膜パターン１
３′上に光吸収性のよい黒色化したダメージ層パターン
１４′を設けた構造となっているため、従来のＡｔのみ
からヒユーズを有した半導体装置の場合と比べて反射率
が小さくてエネルギ吸収効率が良好となシ、小さなエネ
ルギでも良好に表面黒化Ａｔ１５を溶断てきる。事実、
従来のＡｔのみからなるヒーーズを備えた半導体装置と
本発明のそれとを用いてヒーーズの溶断を行ったところ
、レーザ光のエネルギとその溶断の成功率との関係は第
６図に示す通り°であった。なお、図中の（ａ） ｌｄ
本発明に用いられるヒユーズの溶断の成功率を、（ｂ）
は従来のＡｔからなるヒユーズのそれを示す。これによ
れば、従来のヒユーズの場合は所定のエネルギ下でせい
ぜい５５チ程度の溶断の成功率であったのに対し、本発
明の場合従来よシ低いエネルギ下で１００チの成功率を
示した。これによシ、本発明の半導体装置の表面黒化Ａ
ｔヒユーズが従来のそれよシ優れていることが確認でき
る。
に示す如く、表面黒化ＡｔヒーーズがＡｔ膜パターン１
３′上に光吸収性のよい黒色化したダメージ層パターン
１４′を設けた構造となっているため、従来のＡｔのみ
からヒユーズを有した半導体装置の場合と比べて反射率
が小さくてエネルギ吸収効率が良好となシ、小さなエネ
ルギでも良好に表面黒化Ａｔ１５を溶断てきる。事実、
従来のＡｔのみからなるヒーーズを備えた半導体装置と
本発明のそれとを用いてヒーーズの溶断を行ったところ
、レーザ光のエネルギとその溶断の成功率との関係は第
６図に示す通り°であった。なお、図中の（ａ） ｌｄ
本発明に用いられるヒユーズの溶断の成功率を、（ｂ）
は従来のＡｔからなるヒユーズのそれを示す。これによ
れば、従来のヒユーズの場合は所定のエネルギ下でせい
ぜい５５チ程度の溶断の成功率であったのに対し、本発
明の場合従来よシ低いエネルギ下で１００チの成功率を
示した。これによシ、本発明の半導体装置の表面黒化Ａ
ｔヒユーズが従来のそれよシ優れていることが確認でき
る。
また、本発明によればヒユーズがＡｔからなるため多結
晶シリコンからなるヒユーズと比べて比抵抗が小さく、
そのヒユーズをそのまま溶断せずに使用する場合、高速
動作゛が可能となる。
晶シリコンからなるヒユーズと比べて比抵抗が小さく、
そのヒユーズをそのまま溶断せずに使用する場合、高速
動作゛が可能となる。
なお、上記実施例では熱酸化膜上にＡｔ膜を形成した後
に表面黒化のためのイオン注入を行ったが、これに限ら
ず、第７図に示す如くＭ膜を形成し、該Ａｔ膜をパター
ニングしてＡｔ膜ノやターン１３′を形成した後イオン
注入を行ってダメージ層・鼾ターン１４′を形成、して
もよい。また、＃８図に示す如＜’ Ａｔ膜を形成し、
該ＡＩ−をパターニングしてＡ−ｔＭ・リーフ１３′を
形成した後、表面黒化ＭヒユーズとなるＡｔ膜ノやター
フ１３フ部分を除く全面にフォトレジスト膜１８を形成
し、しかる後イオン注入を行ってダメージ層パターン１
４′を形成してもよい。
に表面黒化のためのイオン注入を行ったが、これに限ら
ず、第７図に示す如くＭ膜を形成し、該Ａｔ膜をパター
ニングしてＡｔ膜ノやターン１３′を形成した後イオン
注入を行ってダメージ層・鼾ターン１４′を形成、して
もよい。また、＃８図に示す如＜’ Ａｔ膜を形成し、
該ＡＩ−をパターニングしてＡ−ｔＭ・リーフ１３′を
形成した後、表面黒化ＭヒユーズとなるＡｔ膜ノやター
フ１３フ部分を除く全面にフォトレジスト膜１８を形成
し、しかる後イオン注入を行ってダメージ層パターン１
４′を形成してもよい。
更に、上記実施例では、Ａｔ膜の表面を黒化する手段と
してイオン注入を行ったが、これに限らず、例えばＡｔ
膜表面にカーボン薄膜を形成してもよい。
してイオン注入を行ったが、これに限らず、例えばＡｔ
膜表面にカーボン薄膜を形成してもよい。
以上詳述した如く本発明によれば、低エネルギで溶断し
得る表面黒化Ａｔヒーーズを備えた周辺素子への熱的影
響の少ない半導体装置を提供できるものである。
得る表面黒化Ａｔヒーーズを備えた周辺素子への熱的影
響の少ない半導体装置を提供できるものである。
第１図はヒユーズに大電流を流して該ヒユーズを溶断す
る状態を説明するための平面図、第２図はヒユーズにレ
ーザ光を照射して該ヒユーズを溶断する状態を説明する
だめの平面図、第３図はヒユーズにレーデ光を卯−射し
て該ヒユーズを導通する状態を説明するだめの平面図、
第４図（ａ） ｐ （ｂ）は本発明の半導体装置を製造
工程ＩＩに示す断面図、第５図は第４図（ｂ）図示の半
導体装置の表面黒化Ｕヒユーズの拡大平面図、第６図は
レーザ光のエネルギとヒユーズの溶断の成功率との関係
を示す特性図、第７図及び第８図は夫々第４図（ａ）
＋ （ｂ）図示の半導体装置の製造方法と異なる他の方
法を示す断面図である０１ノ・・・ｐ型のＳｉ基板、１
２・・・熱酸化膜、１３・・・Ａｔ膜、ｚｆ・・・Ａｔ
１１ノぐターン、１４・・・ダメージ層、１１・・・ダ
メージ層／々ターン、１５・・・表面黒化Ａｔヒユーズ
、１６・・・アルミ配線、１７・・・細部、′１８・・
・フォトレジスト膜。 出願人代理人 弁理士 鈴 江 武 彦牙６図 ０Ｌ−リ゛尤。エモ７．ギ 牙７図 ０２ ｉ ｒ＜ ＋ｄ Ａｒ
る状態を説明するための平面図、第２図はヒユーズにレ
ーザ光を照射して該ヒユーズを溶断する状態を説明する
だめの平面図、第３図はヒユーズにレーデ光を卯−射し
て該ヒユーズを導通する状態を説明するだめの平面図、
第４図（ａ） ｐ （ｂ）は本発明の半導体装置を製造
工程ＩＩに示す断面図、第５図は第４図（ｂ）図示の半
導体装置の表面黒化Ｕヒユーズの拡大平面図、第６図は
レーザ光のエネルギとヒユーズの溶断の成功率との関係
を示す特性図、第７図及び第８図は夫々第４図（ａ）
＋ （ｂ）図示の半導体装置の製造方法と異なる他の方
法を示す断面図である０１ノ・・・ｐ型のＳｉ基板、１
２・・・熱酸化膜、１３・・・Ａｔ膜、ｚｆ・・・Ａｔ
１１ノぐターン、１４・・・ダメージ層、１１・・・ダ
メージ層／々ターン、１５・・・表面黒化Ａｔヒユーズ
、１６・・・アルミ配線、１７・・・細部、′１８・・
・フォトレジスト膜。 出願人代理人 弁理士 鈴 江 武 彦牙６図 ０Ｌ−リ゛尤。エモ７．ギ 牙７図 ０２ ｉ ｒ＜ ＋ｄ Ａｒ
Claims (1)
- 半導体基板上に絶縁膜を介して設けられたヒユーズを備
えた半導体装置において、前記ヒユーズが黒化処理され
たＡｔからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233499A JPS59124145A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233499A JPS59124145A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59124145A true JPS59124145A (ja) | 1984-07-18 |
Family
ID=16955975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233499A Pending JPS59124145A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124145A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216544A (ja) * | 1985-07-15 | 1987-01-24 | Mitsubishi Electric Corp | 冗長回路用ヒユ−ズ |
| US4826785A (en) * | 1987-01-27 | 1989-05-02 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| US10520126B2 (en) | 2013-02-28 | 2019-12-31 | Panasonic Intellectual Property Management Co., Ltd. | Heat insulating structure using aerogel |
-
1982
- 1982-12-28 JP JP57233499A patent/JPS59124145A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216544A (ja) * | 1985-07-15 | 1987-01-24 | Mitsubishi Electric Corp | 冗長回路用ヒユ−ズ |
| US4826785A (en) * | 1987-01-27 | 1989-05-02 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| US10520126B2 (en) | 2013-02-28 | 2019-12-31 | Panasonic Intellectual Property Management Co., Ltd. | Heat insulating structure using aerogel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561906A (en) | Laser activated polysilicon connections for redundancy | |
| JP2728412B2 (ja) | 半導体装置 | |
| JP2001044281A (ja) | 多層配線構造の半導体装置 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| JPH0121624B2 (ja) | ||
| JPS58170A (ja) | 半導体装置 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| JPS59124145A (ja) | 半導体装置 | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| US20050258504A1 (en) | Fuse structure for a semiconductor device | |
| JP2000208635A (ja) | 半導体装置 | |
| JPH0140500B2 (ja) | ||
| JPS62119938A (ja) | 冗長性回路を備えた半導体装置 | |
| US7208781B2 (en) | Semiconductor device having fuses | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS5867042A (ja) | 半導体装置の製造方法 | |
| JPS61241943A (ja) | 半導体集積回路装置用ヒユ−ズの溶断方法 | |
| JPH03114229A (ja) | 半導体装置の製造方法 | |
| JPH1050852A (ja) | 半導体装置の製造方法 | |
| JPS60136333A (ja) | レ−ザヒユ−ズ装置 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| JPH0516183B2 (ja) |