JP2728412B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2728412B2 JP2728412B2 JP32692987A JP32692987A JP2728412B2 JP 2728412 B2 JP2728412 B2 JP 2728412B2 JP 32692987 A JP32692987 A JP 32692987A JP 32692987 A JP32692987 A JP 32692987A JP 2728412 B2 JP2728412 B2 JP 2728412B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cut
- width
- link
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特にレーザを用いた配線
切断によりプログラミングを行なうための配線切断用リ
ンクを有する半導体装置に関する。 〔従来の技術〕 近年、半導体集積回路の高集積化が進むに従って、素
子製作後の回路変更を行なうプログラム素子が組込まれ
たものが増えてきている。特に、大容量メモリでは、欠
陥メモリ素子を予備メモリ素子に切換えて歩留り向上を
図ることが広がりつつある。通常、このプログラミング
には、レーザによる配線切断が利用されている。この技
術については、例えば「プロシーディング・オブ・ナシ
ョナル・エレクトロン・コンファレンス（Proceeding o
f National Electron Conference）第36巻（1982年発
行）第385〜389頁」に報告されている。 すなわち、第２図（ａ）に示すように、Si基板11上に
SiO2膜12を介して形成されたPoly−Si配線13を燐ガラス
層14で覆って絶縁し、Poly−Si配線13の両端をAl配線15
に接続した構造のリンク部に対して、YAGレーザ（波長
1.06μｍ）またはその第２高調波（波長0.53μｍ）のパ
ルス光16を照射し、Poly−Si配線13を溶融させて切断す
ることにより、プログラミングを行なうものである。第
２図（ｂ）の平面図に示すように、通常、この配線切断
用リンクを形成するPoly−Si配線13は、幅Ｗが一様とな
っている。 〔発明が解決しようとする問題点〕 このような配線幅の一様なリンク構造では、照射した
レーザ光の熱が配線方向への電熱により外部に逃げやす
いので、配線切断にはパワーの高いレーザ光をパルス光
として照射する方法がとられている。しかし、このリン
ク部を十分に覆う第２図（ｂ）の円形領域17に強力なレ
ーザ光を照射すると、Poly−Si配線13が切断されるだけ
でなく、下層のSi基ば11にまで損傷を与え、デバイスの
信頼性を損なう恐れがあった。 本発明の目的は、このような欠点をなくし、基板に損
傷を与えることなく配線切断ができる半導体装置を提供
することにある。 〔問題点を解決するための手段〕 上記目的は、配線切断用リンクを有する半導体装置に
おいて、前記配線切断用リンクの切断すべき部分と前記
配線切断用リンクが前記半導体装置の配線と接続する部
分との間に、前記切断すべき部分の幅及び前記接続する
部分の幅の何れよりも広い幅の部分を設ることにより達
成される。 〔作 用〕 配線切断用リンクを上記のような構造とすることによ
り、切断すべき部分の両側に設けた配線切断用リンクの
切断すべき部分の幅よりも広い幅の部分が、切断用のレ
ーザを照射したときの吸収熱により切断すべき部分から
の熱の拡散を防ぐので、照射部位に熱がより多く保たれ
るため、下層のSi基板に損傷を与えない低パワーの連続
光によってリンク部の切断すべき部分の溶融切断が容易
にできるようになる。 〔実施例〕 以下、本発明の原理及び実施例を、図面により説明す
る。 まず、第１図に、本発明の原理を説明するためのプロ
グラム素子の配線パターンを示す。本原理の説明では、
Si基板上において、外部配線１から汚染侵入防止のため
のガードリング２内に導かれた配線切断用リンク３の両
端に近い２箇所に他の部分より幅の狭い部分（以下、く
びれ部と称す）3a,3bを設けている。上記リンク３のく
びれ部3a,3b間の通常幅Ｗの部分を含む円形領域４にAr
レーザ等の連続発振のレーザ光を照射すると、照射され
た部分は、両端への伝熱がくびれ部3a,3bにより制限さ
れるため、集中的に加熱されて高温となり、中心部５が
溶融切断する。にもかかわらず、照射するレーザ光は連
続光で、パワーのピーク値が低いため、下層のSi基板に
は何の損傷も与えずにすむ。 第３図は上記した本発明の原理において、くびれ部3
a,3bの形状が異なる場合について原理を説明し、（ａ）
〜（ｂ）のいずれでも有効である。 次に、本発明の実施例を、第４図以降に示す。まず、
第４図に示す第１の実施例は、配線切断用リンク３に３
つのくびれ部3a,3b,3cを設けた例で、その中央のくびれ
部3cがレーザ光の照射領域４に入るようにする。このよ
うにすると、なお低いパワーで配線切断ができ、下層の
Si基板に損傷を与えにくい。 第５図は、配線切断用リンク３の両端に近い２箇所に
他の部分より幅の広い部分（以下、広幅部と称す）3d,3
eを設けた他の実施例を示し、配線パターンとしては
（ａ）〜（ｄ）のいずれでも有効である。本実施例で
は、リンク３の広幅部3d,3eを含む広い領域４に連続発
振のレーザ光を照射し、広幅部3d,3eでの吸収熱を大き
くすることにより、中間の通常幅Ｗの部分から配線方向
に熱が逃げないようにして、中心部５の溶融切断を容易
にする。これにより、パワーのピーク値が低い連続光で
の配線切断が可能となり、下層のSi基板に損傷を与えず
にすむ。 第６図は広幅部3d,3eの配置が異なる他の実施例を示
し、配線切断用リンク３の中央に通常幅Ｗの配線を斜め
にとり、その両側に配線幅と同程度のギャップ6,7を残
してSi基板を大きく覆う広幅部3d,3eを配することによ
り、円形領域４に照射されるレーザ光ができるだけSi基
板に入らないようにし、しかも伝熱によりリンク中央部
から配線方向に熱が逃げにくいようにした構造をとって
いる。このようにすることにより、さらに低パワーで中
心部５を溶融切断することができ、下層のSi基板に損傷
を与える可能性は一段と減り、信頼度の高いデバイスが
得られる。 〔発明の効果〕 本発明によれば、プログラミングのためのレーザによ
る配線切断において、配線切断用リンクの中央部から配
線方向に伝熱によって逃げる熱を減らすことができ、よ
り低パワーのレーザ光でリンクの溶融切断ができるた
め、下層のSi基板に損傷を与えることなく、プログラミ
ングを行なうことが可能となる。
切断によりプログラミングを行なうための配線切断用リ
ンクを有する半導体装置に関する。 〔従来の技術〕 近年、半導体集積回路の高集積化が進むに従って、素
子製作後の回路変更を行なうプログラム素子が組込まれ
たものが増えてきている。特に、大容量メモリでは、欠
陥メモリ素子を予備メモリ素子に切換えて歩留り向上を
図ることが広がりつつある。通常、このプログラミング
には、レーザによる配線切断が利用されている。この技
術については、例えば「プロシーディング・オブ・ナシ
ョナル・エレクトロン・コンファレンス（Proceeding o
f National Electron Conference）第36巻（1982年発
行）第385〜389頁」に報告されている。 すなわち、第２図（ａ）に示すように、Si基板11上に
SiO2膜12を介して形成されたPoly−Si配線13を燐ガラス
層14で覆って絶縁し、Poly−Si配線13の両端をAl配線15
に接続した構造のリンク部に対して、YAGレーザ（波長
1.06μｍ）またはその第２高調波（波長0.53μｍ）のパ
ルス光16を照射し、Poly−Si配線13を溶融させて切断す
ることにより、プログラミングを行なうものである。第
２図（ｂ）の平面図に示すように、通常、この配線切断
用リンクを形成するPoly−Si配線13は、幅Ｗが一様とな
っている。 〔発明が解決しようとする問題点〕 このような配線幅の一様なリンク構造では、照射した
レーザ光の熱が配線方向への電熱により外部に逃げやす
いので、配線切断にはパワーの高いレーザ光をパルス光
として照射する方法がとられている。しかし、このリン
ク部を十分に覆う第２図（ｂ）の円形領域17に強力なレ
ーザ光を照射すると、Poly−Si配線13が切断されるだけ
でなく、下層のSi基ば11にまで損傷を与え、デバイスの
信頼性を損なう恐れがあった。 本発明の目的は、このような欠点をなくし、基板に損
傷を与えることなく配線切断ができる半導体装置を提供
することにある。 〔問題点を解決するための手段〕 上記目的は、配線切断用リンクを有する半導体装置に
おいて、前記配線切断用リンクの切断すべき部分と前記
配線切断用リンクが前記半導体装置の配線と接続する部
分との間に、前記切断すべき部分の幅及び前記接続する
部分の幅の何れよりも広い幅の部分を設ることにより達
成される。 〔作 用〕 配線切断用リンクを上記のような構造とすることによ
り、切断すべき部分の両側に設けた配線切断用リンクの
切断すべき部分の幅よりも広い幅の部分が、切断用のレ
ーザを照射したときの吸収熱により切断すべき部分から
の熱の拡散を防ぐので、照射部位に熱がより多く保たれ
るため、下層のSi基板に損傷を与えない低パワーの連続
光によってリンク部の切断すべき部分の溶融切断が容易
にできるようになる。 〔実施例〕 以下、本発明の原理及び実施例を、図面により説明す
る。 まず、第１図に、本発明の原理を説明するためのプロ
グラム素子の配線パターンを示す。本原理の説明では、
Si基板上において、外部配線１から汚染侵入防止のため
のガードリング２内に導かれた配線切断用リンク３の両
端に近い２箇所に他の部分より幅の狭い部分（以下、く
びれ部と称す）3a,3bを設けている。上記リンク３のく
びれ部3a,3b間の通常幅Ｗの部分を含む円形領域４にAr
レーザ等の連続発振のレーザ光を照射すると、照射され
た部分は、両端への伝熱がくびれ部3a,3bにより制限さ
れるため、集中的に加熱されて高温となり、中心部５が
溶融切断する。にもかかわらず、照射するレーザ光は連
続光で、パワーのピーク値が低いため、下層のSi基板に
は何の損傷も与えずにすむ。 第３図は上記した本発明の原理において、くびれ部3
a,3bの形状が異なる場合について原理を説明し、（ａ）
〜（ｂ）のいずれでも有効である。 次に、本発明の実施例を、第４図以降に示す。まず、
第４図に示す第１の実施例は、配線切断用リンク３に３
つのくびれ部3a,3b,3cを設けた例で、その中央のくびれ
部3cがレーザ光の照射領域４に入るようにする。このよ
うにすると、なお低いパワーで配線切断ができ、下層の
Si基板に損傷を与えにくい。 第５図は、配線切断用リンク３の両端に近い２箇所に
他の部分より幅の広い部分（以下、広幅部と称す）3d,3
eを設けた他の実施例を示し、配線パターンとしては
（ａ）〜（ｄ）のいずれでも有効である。本実施例で
は、リンク３の広幅部3d,3eを含む広い領域４に連続発
振のレーザ光を照射し、広幅部3d,3eでの吸収熱を大き
くすることにより、中間の通常幅Ｗの部分から配線方向
に熱が逃げないようにして、中心部５の溶融切断を容易
にする。これにより、パワーのピーク値が低い連続光で
の配線切断が可能となり、下層のSi基板に損傷を与えず
にすむ。 第６図は広幅部3d,3eの配置が異なる他の実施例を示
し、配線切断用リンク３の中央に通常幅Ｗの配線を斜め
にとり、その両側に配線幅と同程度のギャップ6,7を残
してSi基板を大きく覆う広幅部3d,3eを配することによ
り、円形領域４に照射されるレーザ光ができるだけSi基
板に入らないようにし、しかも伝熱によりリンク中央部
から配線方向に熱が逃げにくいようにした構造をとって
いる。このようにすることにより、さらに低パワーで中
心部５を溶融切断することができ、下層のSi基板に損傷
を与える可能性は一段と減り、信頼度の高いデバイスが
得られる。 〔発明の効果〕 本発明によれば、プログラミングのためのレーザによ
る配線切断において、配線切断用リンクの中央部から配
線方向に伝熱によって逃げる熱を減らすことができ、よ
り低パワーのレーザ光でリンクの溶融切断ができるた
め、下層のSi基板に損傷を与えることなく、プログラミ
ングを行なうことが可能となる。
【図面の簡単な説明】
第１図は本発明の原理を説明する図であって、配線切断
用リンクの２箇所にくびれ部を設けた場合について説明
する平面図、第２図（ａ），（ｂ）は従来の配線切断用
リンクの断面図および平面図、第３図（ａ）〜（ｄ）は
本発明の原理を説明する図であって、配線切断用リンク
の形状が第１図と異なる場合について説明する平面図、
第４図は配線切断用リンクの３箇所にくびれ部を設けた
本発明の第１の実施例の平面図、第５図（ａ）〜（ｄ）
は配線切断用リンクの２箇所に広幅部を設けた本発明の
他の実施例の平面図、第６図は広幅部の配置が異なる本
発明の他の実施例の平面図である。 １……外部配線,2……ガードリング,3……配線切断用リ
ンク,3a,3b,3c……くびれ部,3d,3e……広幅部,4……レ
ーザ光照射領域,5……溶融切断部。
用リンクの２箇所にくびれ部を設けた場合について説明
する平面図、第２図（ａ），（ｂ）は従来の配線切断用
リンクの断面図および平面図、第３図（ａ）〜（ｄ）は
本発明の原理を説明する図であって、配線切断用リンク
の形状が第１図と異なる場合について説明する平面図、
第４図は配線切断用リンクの３箇所にくびれ部を設けた
本発明の第１の実施例の平面図、第５図（ａ）〜（ｄ）
は配線切断用リンクの２箇所に広幅部を設けた本発明の
他の実施例の平面図、第６図は広幅部の配置が異なる本
発明の他の実施例の平面図である。 １……外部配線,2……ガードリング,3……配線切断用リ
ンク,3a,3b,3c……くびれ部,3d,3e……広幅部,4……レ
ーザ光照射領域,5……溶融切断部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山口 博司
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所生産技術研究所内
(72)発明者 本郷 幹雄
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所生産技術研究所内
(72)発明者 水越 克郎
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所生産技術研究所内
(72)発明者 斉藤 啓谷
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所生産技術研究所内
(56)参考文献 特開 昭60−57951（ＪＰ，Ａ)
特開 昭59−89431（ＪＰ，Ａ)
実開 昭61−1846（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．配線切断用リンクを有する半導体装置において、前
記配線切断用リンクの切断すべき部分と前記配線切断用
リンクが前記半導体装置の配線と接続する部分との間
に、前記切断すべき部分の幅及び前記接続する部分の幅
の何れよりも広い幅の部分を設けたことを特徴とする半
導体装置。 ２．前記配線切断用リンクの前記切断すべき部分の幅及
び前記接続する部分の幅の何れよりも広い幅の部分が、
前記切断すべき部分に照射する切断用のレーザの照射領
域の外部にも存在するように形成されていることを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32692987A JP2728412B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32692987A JP2728412B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01169942A JPH01169942A (ja) | 1989-07-05 |
| JP2728412B2 true JP2728412B2 (ja) | 1998-03-18 |
Family
ID=18193342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32692987A Expired - Fee Related JP2728412B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728412B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374590A (en) * | 1993-04-28 | 1994-12-20 | International Business Machines Corporation | Fabrication and laser deletion of microfuses |
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US6337507B1 (en) * | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
| FR2778791B1 (fr) * | 1998-05-14 | 2002-10-25 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
| US6323535B1 (en) * | 2000-06-16 | 2001-11-27 | Infineon Technologies North America Corp. | Electrical fuses employing reverse biasing to enhance programming |
| DE10043204A1 (de) | 2000-09-01 | 2002-04-04 | Siemens Ag | Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung |
| DE10045192A1 (de) | 2000-09-13 | 2002-04-04 | Siemens Ag | Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers |
| DE10061297C2 (de) | 2000-12-08 | 2003-05-28 | Siemens Ag | Verfahren zur Sturkturierung eines OFETs |
| DE10105914C1 (de) | 2001-02-09 | 2002-10-10 | Siemens Ag | Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung |
| DE10151036A1 (de) | 2001-10-16 | 2003-05-08 | Siemens Ag | Isolator für ein organisches Elektronikbauteil |
| DE10151440C1 (de) | 2001-10-18 | 2003-02-06 | Siemens Ag | Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung |
| DE10160732A1 (de) | 2001-12-11 | 2003-06-26 | Siemens Ag | Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu |
| DE10212640B4 (de) | 2002-03-21 | 2004-02-05 | Siemens Ag | Logische Bauteile aus organischen Feldeffekttransistoren |
| WO2004017439A2 (de) | 2002-07-29 | 2004-02-26 | Siemens Aktiengesellschaft | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu |
| US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
| US7872897B2 (en) | 2003-04-11 | 2011-01-18 | International Business Machines Corporation | Programmable semiconductor device |
| DE102004059464A1 (de) | 2004-12-10 | 2006-06-29 | Polyic Gmbh & Co. Kg | Elektronikbauteil mit Modulator |
| DE102006013605A1 (de) | 2006-03-22 | 2007-10-11 | Polyic Gmbh & Co. Kg | Verfahren zum Programmieren einer elektronischen Schaltung sowie elektronische Schaltung |
| JP6086781B2 (ja) * | 2013-03-28 | 2017-03-01 | 富士フイルム株式会社 | 有機半導体素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989434A (ja) * | 1982-11-15 | 1984-05-23 | Toshiba Corp | 半導体装置 |
| JPS6057951A (ja) * | 1983-09-09 | 1985-04-03 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-12-25 JP JP32692987A patent/JP2728412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01169942A (ja) | 1989-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728412B2 (ja) | 半導体装置 | |
| US4561906A (en) | Laser activated polysilicon connections for redundancy | |
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| US4853758A (en) | Laser-blown links | |
| KR900004268B1 (ko) | 반도체 장치 제조방법 | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPS6412095B2 (ja) | ||
| EP0256494B1 (en) | Activatable conductive links for semiconductor devices | |
| JPH06310500A (ja) | 半導体装置の製造方法 | |
| US6541868B2 (en) | Interconnecting conductive links | |
| JPH088346A (ja) | アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法 | |
| US5861325A (en) | Technique for producing interconnecting conductive links | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPS6369253A (ja) | 半導体装置を製造する方法および半導体装置 | |
| JPH07131029A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04127524A (ja) | コンタクトホール金属充填方法 | |
| JPS59195843A (ja) | 半導体装置 | |
| JPH077806B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |