JPH0428145B2 - - Google Patents
Info
- Publication number
- JPH0428145B2 JPH0428145B2 JP59119230A JP11923084A JPH0428145B2 JP H0428145 B2 JPH0428145 B2 JP H0428145B2 JP 59119230 A JP59119230 A JP 59119230A JP 11923084 A JP11923084 A JP 11923084A JP H0428145 B2 JPH0428145 B2 JP H0428145B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- resistance region
- polysilicon layer
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
《産業上の利用分野》
本発明は集積回路に関し、更に詳しくは、余分
の又は予備の容量（redundancy or spare
capacity）を組み込んだ集積回路に関する。
の又は予備の容量（redundancy or spare
capacity）を組み込んだ集積回路に関する。
《従来の技術》
集積回路が大規模化し複雑化するに伴い、従来
の製造方法では、使用できる製品の歩留まり（良
品率）が低下する。
の製造方法では、使用できる製品の歩留まり（良
品率）が低下する。
そこで、このような歩留まりの低下を防止する
という観点から、集積回路中に予め冗長回路素子
を組み込んでおき、集積回路中に欠陥が見つかつ
た場合には、その欠陥となつている不良素子をメ
イン回路から切り離して冗長回路素子とつなぎ換
えるという方法が採られている。
という観点から、集積回路中に予め冗長回路素子
を組み込んでおき、集積回路中に欠陥が見つかつ
た場合には、その欠陥となつている不良素子をメ
イン回路から切り離して冗長回路素子とつなぎ換
えるという方法が採られている。
一つの冗長技術においては、電気的に金属ヒユ
ーズを飛ばして不良素子を切り離すことが行われ
ており（『フイツツジユラルド他、「Ａ−288Kb−
ダイナミツクRAM」、1982年アメリカ電気・電
子学会（IEEE）会報国際固体回路会議、68頁
（1982）』及び『石原他、「アルフア免疫
（Immue）及び冗長度（Redundancy）を有する
Ａ−256K−ダイナミツク−MOS−RAM」、同
書、74頁』）、他の方法においては、ポリシリコン
ヒユーズをレーザー光で飛ばして不良素子を切断
することが行われている（『ベネビツト
（Benevit）他、「256K−ダイナミツクRAM」、
1982年 アメリカ電気・電子学会会報 国際固体
回路会議、76頁』及び『アルフア−64K−ダイナ
ミツクRAMにおけるレーザープログラム可能な
冗長度及び歩留まりの改善」、アメリカ電気・電
子学会誌 固体回路編、SC−16、506頁
（1981）』）。
ーズを飛ばして不良素子を切り離すことが行われ
ており（『フイツツジユラルド他、「Ａ−288Kb−
ダイナミツクRAM」、1982年アメリカ電気・電
子学会（IEEE）会報国際固体回路会議、68頁
（1982）』及び『石原他、「アルフア免疫
（Immue）及び冗長度（Redundancy）を有する
Ａ−256K−ダイナミツク−MOS−RAM」、同
書、74頁』）、他の方法においては、ポリシリコン
ヒユーズをレーザー光で飛ばして不良素子を切断
することが行われている（『ベネビツト
（Benevit）他、「256K−ダイナミツクRAM」、
1982年 アメリカ電気・電子学会会報 国際固体
回路会議、76頁』及び『アルフア−64K−ダイナ
ミツクRAMにおけるレーザープログラム可能な
冗長度及び歩留まりの改善」、アメリカ電気・電
子学会誌 固体回路編、SC−16、506頁
（1981）』）。
もつと最近では、電気的接続を行うのにレーザ
ー光が使用されている。例えば、レーザー光で孔
を開けた場合に、一方から他方に金属が流れるよ
うに絶縁フイルムで分離された２つの金属層を、
鉛直に接続する方法（ラフエル他、「構成変更可
能な（Restructurable）大規模集積回路（VLSI）
に関するレーザー用にプログラムされたバイア
ス」、国際電子デバイス学会技術ダイジエスト、
132頁（1980））、或いは、2μｍの隙間を開けて設
けられた２本の金属線をレーザー光で溶接して
1Ω以下の抵抗で結線し、横方向に接続する方法
がある（ヤサイタス他、「レーザーによる低抵抗
横方向リンクの形成」、国際電気・電子学会 電
子デバイス・レター、EDL−３、184頁
（1982））。
ー光が使用されている。例えば、レーザー光で孔
を開けた場合に、一方から他方に金属が流れるよ
うに絶縁フイルムで分離された２つの金属層を、
鉛直に接続する方法（ラフエル他、「構成変更可
能な（Restructurable）大規模集積回路（VLSI）
に関するレーザー用にプログラムされたバイア
ス」、国際電子デバイス学会技術ダイジエスト、
132頁（1980））、或いは、2μｍの隙間を開けて設
けられた２本の金属線をレーザー光で溶接して
1Ω以下の抵抗で結線し、横方向に接続する方法
がある（ヤサイタス他、「レーザーによる低抵抗
横方向リンクの形成」、国際電気・電子学会 電
子デバイス・レター、EDL−３、184頁
（1982））。
更に、短い区域を真性又は高抵抗のままにし
て、他の区域に高濃度の不純物をドープしたポリ
シリコンを用いてリンクを形成する方法も知られ
ている（ミナト他、「高速Hi−CMOS 4K
スタテイツクRAM」、国際電気・電子学会誌16
固体回路編、449頁（1981））。
て、他の区域に高濃度の不純物をドープしたポリ
シリコンを用いてリンクを形成する方法も知られ
ている（ミナト他、「高速Hi−CMOS 4K
スタテイツクRAM」、国際電気・電子学会誌16
固体回路編、449頁（1981））。
この最後の方法においては、不純物が真性領域
に流れ込んで該領域を導電性にするように、真性
領域にパルスレーザーを照射して該領域及び隣接
する不純物含有領域を少し溶融させる。この方法
によるリンク抵抗は約500Ωである。
に流れ込んで該領域を導電性にするように、真性
領域にパルスレーザーを照射して該領域及び隣接
する不純物含有領域を少し溶融させる。この方法
によるリンク抵抗は約500Ωである。
《発明が解決しようとする課題》
しかしながら、上記３つの接続方法において
は、以下のような問題がある。
は、以下のような問題がある。
即ち、金属層を二重に重ね合わせて接続する方
法は、リソグラフイーの工程が煩雑になる上、レ
ーザー光で孔を開けて上下の金属層を接続するの
で精密なレーザー光照射が必要であり、更に、レ
ーザー光により溶融した金属破片が周囲に飛び散
るという欠点を有していた。
法は、リソグラフイーの工程が煩雑になる上、レ
ーザー光で孔を開けて上下の金属層を接続するの
で精密なレーザー光照射が必要であり、更に、レ
ーザー光により溶融した金属破片が周囲に飛び散
るという欠点を有していた。
金属線を溶接する方法も上記の方法と同様にレ
ーザー光の位置及び焦点を正確に決める必要があ
る上、溶融した金属破片が周囲に飛び散り集積回
路の他の領域に悪影響を及ぼすという欠点を有し
ていた。
ーザー光の位置及び焦点を正確に決める必要があ
る上、溶融した金属破片が周囲に飛び散り集積回
路の他の領域に悪影響を及ぼすという欠点を有し
ていた。
ポリシリコン層による接続方法は、リンク抵抗
が十分に小さいというわけではないので、用途が
限定されるという欠点を有していた。
が十分に小さいというわけではないので、用途が
限定されるという欠点を有していた。
従つて、本発明の目的は、リソグラフイーの工
程や、レーザー光の位置決め、焦点合わせ等に過
大な要件を課すことが必要でない上、溶融破片が
周囲に飛び散ることのない余分のリンクを有する
集積回路を提供することにある。
程や、レーザー光の位置決め、焦点合わせ等に過
大な要件を課すことが必要でない上、溶融破片が
周囲に飛び散ることのない余分のリンクを有する
集積回路を提供することにある。
《課題を解決するための手段》
本発明の上記の目的は、シリコン基板、該シリ
コン基板の上に積層せしめた酸化物層、及び該酸
化物層上に、該ポリシリコン層への不純物ドーピ
ングのためのマスクとなる如く設けられたレーザ
ー光反射防止層とからなる余分のリンクを有する
集積回路であつて、 前記反射防止層の直下が、不純物を含まない高
抵抗シリコン層、反射防止層が設けられていない
部分のポリシリコン層が不純物を含有する低抵抗
のポリシリコン層であつて、該低抵抗領域のポリ
シリコン層が、前記高抵抗領域のポリシリコン層
によつて、２つの部分に分割されていると共に、
該高抵抗領域が、レーザー照射によつて溶融され
た場合に低抵抗領域からの不純物の拡散によつて
低抵抗となる如く設けられていることを特徴とす
る余分のリンクを有する集積回路によつて達成さ
れた。
コン基板の上に積層せしめた酸化物層、及び該酸
化物層上に、該ポリシリコン層への不純物ドーピ
ングのためのマスクとなる如く設けられたレーザ
ー光反射防止層とからなる余分のリンクを有する
集積回路であつて、 前記反射防止層の直下が、不純物を含まない高
抵抗シリコン層、反射防止層が設けられていない
部分のポリシリコン層が不純物を含有する低抵抗
のポリシリコン層であつて、該低抵抗領域のポリ
シリコン層が、前記高抵抗領域のポリシリコン層
によつて、２つの部分に分割されていると共に、
該高抵抗領域が、レーザー照射によつて溶融され
た場合に低抵抗領域からの不純物の拡散によつて
低抵抗となる如く設けられていることを特徴とす
る余分のリンクを有する集積回路によつて達成さ
れた。
本発明において、ポリシリコン層は、減圧
CVD法（LPCVD）により積層されることが好ま
しく、このポリシリコン層は第１段階のマスクを
使用してフオトリソグラフイー的にパターン化さ
れ、これによつて必要に応じて形成されるべきリ
ンク部分（以後潜在的リンクとする）が形成され
る。
CVD法（LPCVD）により積層されることが好ま
しく、このポリシリコン層は第１段階のマスクを
使用してフオトリソグラフイー的にパターン化さ
れ、これによつて必要に応じて形成されるべきリ
ンク部分（以後潜在的リンクとする）が形成され
る。
この場合、上記潜在的リンク部分と同時に集積
回路の他の素子を含めて形成せしめることもでき
る。
回路の他の素子を含めて形成せしめることもでき
る。
本発明における好ましい反射防止層は減圧
CVD法により形成された窒化ケイ素の膜であり、
これは第２段階のマスクを使用してパターン化さ
れ、ポリシリコン層にドーパントを導入する際の
マスクとして機能すると共に反射防止層としても
機能する、マスク／反射防止層が形成される。ポ
リシリコン層へのドーパントの導入は、拡散法又
はイオン注入法によつてなされる。
CVD法により形成された窒化ケイ素の膜であり、
これは第２段階のマスクを使用してパターン化さ
れ、ポリシリコン層にドーパントを導入する際の
マスクとして機能すると共に反射防止層としても
機能する、マスク／反射防止層が形成される。ポ
リシリコン層へのドーパントの導入は、拡散法又
はイオン注入法によつてなされる。
上記マスク／反射防止層によつて覆われた領域
のポリシリコン層に隣接するポリシリコン層の電
導度は、リンを拡散させることによつて増加させ
ることができるが、これによつて、真性半導体部
分の電導度を約１mmΩ・cmのレベルにまで増加さ
せることができる。
のポリシリコン層に隣接するポリシリコン層の電
導度は、リンを拡散させることによつて増加させ
ることができるが、これによつて、真性半導体部
分の電導度を約１mmΩ・cmのレベルにまで増加さ
せることができる。
不純物の導入に拡散法を用いた場合には、不純
物の拡散が反射防止層の下の領域にまで及ぶの
で、拡散領域と、電気的リンクを形成するために
レーザー光が照射される領域とは、完全には一直
線に揃わない。
物の拡散が反射防止層の下の領域にまで及ぶの
で、拡散領域と、電気的リンクを形成するために
レーザー光が照射される領域とは、完全には一直
線に揃わない。
係る観点から、特に短いリンクを形成する場合
には、イオン注入法を用いることが好ましい。イ
オン注入法を用いる場合、反射防止層のパターニ
ングに使用したフオトレジストは、不純物種を注
入するまで除去してはならない。
には、イオン注入法を用いることが好ましい。イ
オン注入法を用いる場合、反射防止層のパターニ
ングに使用したフオトレジストは、不純物種を注
入するまで除去してはならない。
不純物の導入をイオン注入法により行えば高抵
抗領域の長さを2μｍまで短くすることができる
が、集積回路の製造工程における高温処理の段階
で低抵抗領域から高抵抗領域へ不純物の拡散が起
こるので、高抵抗領域の中央部にまでその拡散が
及ばないように、高抵抗領域を十分に長くする必
要がある。不純物がリンの場合には、通常、上記
の拡散は3μｍの範囲で起こるので、もし高温処
理を必要とする場合には高抵抗領域の長さは少な
くとも10μｍ以上とすべきである。他方、高抵抗
領域が約18μｍより長い場合には、後述する条件
でレーザー処理を行つても、必要とされる最小の
抵抗率を得ることはできない。従つて、もし高抵
抗領域を長く形成した場合にはレーザーの走査速
度を遅くして所望の抵抗率を得る必要がある。
抗領域の長さを2μｍまで短くすることができる
が、集積回路の製造工程における高温処理の段階
で低抵抗領域から高抵抗領域へ不純物の拡散が起
こるので、高抵抗領域の中央部にまでその拡散が
及ばないように、高抵抗領域を十分に長くする必
要がある。不純物がリンの場合には、通常、上記
の拡散は3μｍの範囲で起こるので、もし高温処
理を必要とする場合には高抵抗領域の長さは少な
くとも10μｍ以上とすべきである。他方、高抵抗
領域が約18μｍより長い場合には、後述する条件
でレーザー処理を行つても、必要とされる最小の
抵抗率を得ることはできない。従つて、もし高抵
抗領域を長く形成した場合にはレーザーの走査速
度を遅くして所望の抵抗率を得る必要がある。
以上の観点から、高抵抗領域の長さは12〜16μ
ｍの範囲とすることが好ましい。
ｍの範囲とすることが好ましい。
又、リンクの電気抵抗はリンクの幅が大きいほ
ど小さくなることに鑑み、リンクの幅は集積回路
のウエハー又はチツプ上で利用できる空間を出来
る限りいつぱいに使用することが好ましい。もし
リンク幅が金属接点間のリンクの総合計である約
25μｍに等しいとするならば、リンクの抵抗は約
20Ωになる。これは、レーザーでアニールされた
ポリシリコン層の抵抗率が約0.5mmΩ・cmに減少
するからである。又、レーザーによる溶融時間が
長ければ不純物の拡散も増加するので、リンクの
抵抗率を比較的速やかに小さくする上から、レー
ザーとしてはパルスレーザーよりもアルゴンレー
ザーのような持続波レーザーを使用することが好
ましい。
ど小さくなることに鑑み、リンクの幅は集積回路
のウエハー又はチツプ上で利用できる空間を出来
る限りいつぱいに使用することが好ましい。もし
リンク幅が金属接点間のリンクの総合計である約
25μｍに等しいとするならば、リンクの抵抗は約
20Ωになる。これは、レーザーでアニールされた
ポリシリコン層の抵抗率が約0.5mmΩ・cmに減少
するからである。又、レーザーによる溶融時間が
長ければ不純物の拡散も増加するので、リンクの
抵抗率を比較的速やかに小さくする上から、レー
ザーとしてはパルスレーザーよりもアルゴンレー
ザーのような持続波レーザーを使用することが好
ましい。
本発明においては、上記の工程に続けて、以下
に例示したような公知の方法により最終処理する
ことができる。
に例示したような公知の方法により最終処理する
ことができる。
即ち、耐熱ガラス層をポリシリコン層の上に積
層せしめ、第３段階のマスクを用いてポリシリコ
ン層に接触窓（contact windows）を開く。
層せしめ、第３段階のマスクを用いてポリシリコ
ン層に接触窓（contact windows）を開く。
次に、構造体にアルミニウム層を蒸着し、第４
段階のマスクを使用してパターン化し、ポリシリ
コン層に金属接点を設け、最後にパイロツクス
（商標）層を集積回路の全体に積層する。
段階のマスクを使用してパターン化し、ポリシリ
コン層に金属接点を設け、最後にパイロツクス
（商標）層を集積回路の全体に積層する。
本発明の集積回路は、以上のようにして集積回
路の中に冗長性又は余分の容量を組み込だもので
あり、潜在的なリンクは、通常、集積回路の制御
部と複製部との間に設けられる。
路の中に冗長性又は余分の容量を組み込だもので
あり、潜在的なリンクは、通常、集積回路の制御
部と複製部との間に設けられる。
以上のようにして予備の回路を組み込んで製造
したチツプ又はウエハーのオリジナル回路に不良
箇所が見つかつた場合には、前述した公知の方法
により溶断可能に接続したオリジナル回路のリン
クを切り離し、次いで、複製された回路部分を、
１又は２以上の潜在的なリンクに持続波レーザー
光を照射することによつて、回路中に取り込むこ
とができる。
したチツプ又はウエハーのオリジナル回路に不良
箇所が見つかつた場合には、前述した公知の方法
により溶断可能に接続したオリジナル回路のリン
クを切り離し、次いで、複製された回路部分を、
１又は２以上の潜在的なリンクに持続波レーザー
光を照射することによつて、回路中に取り込むこ
とができる。
《作用》
本発明における真性の又は比較的高い電気抵抗
を有するポリシリコンは不純物を含む２つの低抵
抗領域の間に形成されているので、実質的に非電
導性の状態にある。
を有するポリシリコンは不純物を含む２つの低抵
抗領域の間に形成されているので、実質的に非電
導性の状態にある。
この非電導性の状態にあるポリシリコンリンク
を電導性にする事は、反射防止層の厚さに対応す
る波長の持続波レーザーを集積回路上に走査する
ことにより達成される。反射防止層の厚みｄ、反
射防止層の屈折率ｎ及びレーザー光の波長λは、
ｄ＝λ／4nの関係を有する。この式において反
射防止層の厚さは10％の許容誤差が認められる。
従つて、レーザー光を集積回路の全体にわたつて
走査すると反射防止層の下のポリシリコンのみが
溶融され、他のポリシリコン部分は何ら影響され
ない。
を電導性にする事は、反射防止層の厚さに対応す
る波長の持続波レーザーを集積回路上に走査する
ことにより達成される。反射防止層の厚みｄ、反
射防止層の屈折率ｎ及びレーザー光の波長λは、
ｄ＝λ／4nの関係を有する。この式において反
射防止層の厚さは10％の許容誤差が認められる。
従つて、レーザー光を集積回路の全体にわたつて
走査すると反射防止層の下のポリシリコンのみが
溶融され、他のポリシリコン部分は何ら影響され
ない。
真性ポリシリコンが溶解すると、低抵抗層か
ら、その中に含有されている不純物が拡散してき
て低抵抗層間のリンクを電導性にする。これによ
つて複製された回路が回路中に取り込まれる。
ら、その中に含有されている不純物が拡散してき
て低抵抗層間のリンクを電導性にする。これによ
つて複製された回路が回路中に取り込まれる。
本発明で使用するレーザーとしては、アルゴン
レーザーやその他の高出力持続波レーザー（たと
えば、クリプトン）を使用することができるが、
入手が容易である上、効率も良いので、特にアル
ゴンイオンレーザーを使用することが好ましい。
レーザーやその他の高出力持続波レーザー（たと
えば、クリプトン）を使用することができるが、
入手が容易である上、効率も良いので、特にアル
ゴンイオンレーザーを使用することが好ましい。
レーザー光の走査は、リンクを流れる電流の方
向に沿つて行うが、例えば直径が50μｍのレーザ
ービームを用いる場合には走査間隔を10μｍとす
ることが好ましい。
向に沿つて行うが、例えば直径が50μｍのレーザ
ービームを用いる場合には走査間隔を10μｍとす
ることが好ましい。
所望の抵抗の接続を得るために必要なレーザー
の出力は、酸化物層の厚み、レーザー光の幅、レ
ーザー光の走査速度、集積回路の周辺温度及びそ
の上に積層せしめた層の厚さに依存する。
の出力は、酸化物層の厚み、レーザー光の幅、レ
ーザー光の走査速度、集積回路の周辺温度及びそ
の上に積層せしめた層の厚さに依存する。
《実施例》
以下、本発明の実施例を図面に基づいて詳述す
るが、本発明はこれによつて限定されるものでは
ない。
るが、本発明はこれによつて限定されるものでは
ない。
第１図は、潜在的電気伝導性リンクを示すため
の、本発明に係る余分のリンクを有する集積回路
の断面図である。
の、本発明に係る余分のリンクを有する集積回路
の断面図である。
第２図はポリシリコンリンクの平面図であり、
第３図ａ〜ｈは、本発明における製造工程を示す
断面図である。
第３図ａ〜ｈは、本発明における製造工程を示す
断面図である。
図中、符号１０はシリコン基板、１２はシリコ
ン基板１０の上に積層せしめた酸化物層、１４は
酸化物層１２の上に積層せしめたポリシリコン
層、１６はポリシリコン層１４の上に積層せしめ
た反射防止層、及び１８はガラス層である。
ン基板１０の上に積層せしめた酸化物層、１４は
酸化物層１２の上に積層せしめたポリシリコン
層、１６はポリシリコン層１４の上に積層せしめ
た反射防止層、及び１８はガラス層である。
先ず、シリコン基板１０の上に、1.45μｍの酸
化物層１２を熱成長させた後（第３図ａ）、625℃
で減圧CVD法によつて500nmのポリシリコン層
１４を積層せしめ、次いで第１段階のマスクを使
用してフオトリソグラフイー的にパターン化しリ
ンク部分を形成する（第３図ｂ）。
化物層１２を熱成長させた後（第３図ａ）、625℃
で減圧CVD法によつて500nmのポリシリコン層
１４を積層せしめ、次いで第１段階のマスクを使
用してフオトリソグラフイー的にパターン化しリ
ンク部分を形成する（第３図ｂ）。
次に、650℃で減圧CVD法によつて60nmの窒
化ケイ素を積層せしめた後、第２段階のマスクを
使用してフオトリソグラフイー的にパターン化し
て反射防止層１６を形成する（第３図ｃ）。反射
防止層１６の厚みは、60nmの奇数倍であつても
同じ効果を得ることができるが、60nmの厚みで
積層せしめた方が制御が容易であるので好まし
い。
化ケイ素を積層せしめた後、第２段階のマスクを
使用してフオトリソグラフイー的にパターン化し
て反射防止層１６を形成する（第３図ｃ）。反射
防止層１６の厚みは、60nmの奇数倍であつても
同じ効果を得ることができるが、60nmの厚みで
積層せしめた方が制御が容易であるので好まし
い。
次に、ポリシリコン層１４にリンを拡散させ
て、低抵抗領域２２の抵抗を約１mmΩ・cmにする
（第３図ｄ）。
て、低抵抗領域２２の抵抗を約１mmΩ・cmにする
（第３図ｄ）。
ウエハーの最終処理は、前述した如く公知の製
造工程により行うことができ、例えば、次の順序
で処理される。
造工程により行うことができ、例えば、次の順序
で処理される。
先ず、耐熱ガラス２６をポリシリコン層１４の
上に積層せしめ、第３段階のマスクを使用し
て、ポリシリコン層１４に接触窓を開く（第３図
ｅ）。
上に積層せしめ、第３段階のマスクを使用し
て、ポリシリコン層１４に接触窓を開く（第３図
ｅ）。
次に、第３図ｅに示した構成体の上にアルミニ
ウム層２８を蒸着し、第４段階のマスクを使用
してパターン化し、ポリシリコン層１４に金属接
点を設けた後（第３図ｆ）、パイロツクス（商標）
層３０を集積回路の全体に積層する（第３図ｇ）。
ウム層２８を蒸着し、第４段階のマスクを使用
してパターン化し、ポリシリコン層１４に金属接
点を設けた後（第３図ｆ）、パイロツクス（商標）
層３０を集積回路の全体に積層する（第３図ｇ）。
以上の工程で製造した集積回路のオリジナル回
路に欠陥が見つかつた場合には、例えば次のよう
にしてレーザー処理を行い余分のリンクを接続す
る。
路に欠陥が見つかつた場合には、例えば次のよう
にしてレーザー処理を行い余分のリンクを接続す
る。
出力が約３ワツト、ビームの直径が約50μｍの
持続波アルゴンイオンレーザー３２を、集積回路
の周囲温度を300℃に維持して約50cm／秒の速度
で走査する（第３図ｈ）。レーザ走査は電流が流
れる方向に10μｍの間隔で行う。
持続波アルゴンイオンレーザー３２を、集積回路
の周囲温度を300℃に維持して約50cm／秒の速度
で走査する（第３図ｈ）。レーザ走査は電流が流
れる方向に10μｍの間隔で行う。
前述した如く、所望の抵抗の接続を得るために
必要なレーザーの出力は、酸化物層１２の厚み、
ヘーザー光の幅、レーザー光の走査速度、集積回
路の周囲の温度、及び集積回路上の耐熱ガラス層
２６とパイロツクス層３０を合わせた厚さに依存
する。従つて、所望のドーパントの拡散３４を得
るには、酸化物層１２が1.45μｍより薄い場合、
レーザービームの直径が50μｍより大きい場合、
レーザービームの走査速度が50cm／秒より速い場
合、或いは集積回路の周囲温度が300℃より低い
場合には、３ワツト以上のレーザー出力が必要で
ある。又、耐熱ガラス層２６とパイロツクス層３
０とは実質的にアルゴンイオンレーザー光に対し
て透過性を有するが、これらの層を合わせた厚さ
に応じてレーザー出力を10％増減することもでき
る。
必要なレーザーの出力は、酸化物層１２の厚み、
ヘーザー光の幅、レーザー光の走査速度、集積回
路の周囲の温度、及び集積回路上の耐熱ガラス層
２６とパイロツクス層３０を合わせた厚さに依存
する。従つて、所望のドーパントの拡散３４を得
るには、酸化物層１２が1.45μｍより薄い場合、
レーザービームの直径が50μｍより大きい場合、
レーザービームの走査速度が50cm／秒より速い場
合、或いは集積回路の周囲温度が300℃より低い
場合には、３ワツト以上のレーザー出力が必要で
ある。又、耐熱ガラス層２６とパイロツクス層３
０とは実質的にアルゴンイオンレーザー光に対し
て透過性を有するが、これらの層を合わせた厚さ
に応じてレーザー出力を10％増減することもでき
る。
《効果》
以上詳述した如く、本発明の余分のリンクを有
する集積回路は、ポリシリコン層の高抵抗領域の
上面に窒化ケイ素層が積層されているので、リン
クよりもビームの直径が大きいレーザーを使用し
ても、反射防止層の下のポリシリコン領域だけ
が、溶融するのに十分なレーザーパワーを吸収す
るので、集積回路の他の部分にはレーザー照射に
よる影響が及ばない。
する集積回路は、ポリシリコン層の高抵抗領域の
上面に窒化ケイ素層が積層されているので、リン
クよりもビームの直径が大きいレーザーを使用し
ても、反射防止層の下のポリシリコン領域だけ
が、溶融するのに十分なレーザーパワーを吸収す
るので、集積回路の他の部分にはレーザー照射に
よる影響が及ばない。
従つて、本発明の集積回路によれば、精密なレ
ーザー照射の技術を必要とせず、容易に冗長回路
素子をメイン回路に接続することができる上、従
来の方法において発生した接続工程に伴う他の部
分への影響をなくすことができる。
ーザー照射の技術を必要とせず、容易に冗長回路
素子をメイン回路に接続することができる上、従
来の方法において発生した接続工程に伴う他の部
分への影響をなくすことができる。
又、上記の効果は、ポリシリコン層に反射防止
層を積層せしめるだけで得られるので、従来の金
属層を用いたリンクを設けた集積回路よりも製造
が容易である。
層を積層せしめるだけで得られるので、従来の金
属層を用いたリンクを設けた集積回路よりも製造
が容易である。
第１図は本発明の余分のリンクを有する集積回
路の断面図である。第２図は本発明におけるポリ
シリコンリンクの平面図である。第３図ａ図乃至
第３ｈ図は本発明の余分のリンクを有する集積回
路の製造工程を示す断面図である。 １０……シリコン基板、１２……酸化物層、１
４……ポリシリコン層、１６……反射防止層、１
８……ガラス層、２０……高抵抗領域、２２……
低抵抗領域、２６……耐熱ガラス層、２８……ア
ルミニウム層、３０……パイロツクス層、３２…
…レーザビーム。
路の断面図である。第２図は本発明におけるポリ
シリコンリンクの平面図である。第３図ａ図乃至
第３ｈ図は本発明の余分のリンクを有する集積回
路の製造工程を示す断面図である。 １０……シリコン基板、１２……酸化物層、１
４……ポリシリコン層、１６……反射防止層、１
８……ガラス層、２０……高抵抗領域、２２……
低抵抗領域、２６……耐熱ガラス層、２８……ア
ルミニウム層、３０……パイロツクス層、３２…
…レーザビーム。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板、該シリコン基板の上に積層せ
しめた酸化物層、該酸化物層の上に積層せしめた
ポリシリコン層、及び該ポリシリコン層上に、該
ポリシリコン層への不純物ドーピングのためのマ
スクとなる如く設けられたレーザー光反射防止層
とからなる余分のリンクを有する集積回路であつ
て、 前記反射防止層の直下が、不純物を含まない高
抵抗シリコン層、反射防止層が設けられていない
部分のポリシリコン層が不純物を含有する低抵抗
のポリシリコン層であつて、該低抵抗領域のポリ
シリコン層が、前記高抵抗領域のポリシリコン層
によつて、２つの部分に分割されていると共に、
該高抵抗領域が、レーザー照射によつて溶融され
た場合に低抵抗領域からの不純物の拡散によつて
低抵抗となる如く設けられていることを特徴とす
る余分のリンクを有する集積回路。 ２ 反射防止層が窒化ケイ素（Si3N4）で形成さ
れている請求項１に記載の余分のリンクを有する
集積回路。 ３ 反射防止層の厚みｄ、反射防止層の屈折率ｎ
及び余分のリンクの接続に使用するレーザービー
ムの波長λとの関係が、ｄ＝λ／4nである請求
項１又は２に記載の余分のリンクを有する集積回
路。 ４ 低抵抗領域を分割する高抵抗領域の長さが、
12〜16μｍである請求項１〜３に記載の余分のリ
ンクを有する集積回路。 ５ 低抵抗領域に含有されるドーパントがリンで
ある請求項１〜４に記載の余分のリンクを有する
集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA430698 | 1983-06-16 | ||
| CA000430698A CA1186070A (en) | 1983-06-17 | 1983-06-17 | Laser activated polysilicon connections for redundancy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609142A JPS609142A (ja) | 1985-01-18 |
| JPH0428145B2 true JPH0428145B2 (ja) | 1992-05-13 |
Family
ID=4125511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119230A Granted JPS609142A (ja) | 1983-06-17 | 1984-06-12 | 余分のリンクを有する集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4561906A (ja) |
| JP (1) | JPS609142A (ja) |
| CA (1) | CA1186070A (ja) |
| GB (1) | GB2141581B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008729A (en) * | 1984-06-18 | 1991-04-16 | Texas Instruments Incorporated | Laser programming of semiconductor devices using diode make-link structure |
| JPS6115319A (ja) * | 1984-07-02 | 1986-01-23 | Sharp Corp | 半導体装置の製造方法 |
| US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
| JPS61154146A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
| US4681795A (en) * | 1985-06-24 | 1987-07-21 | The United States Of America As Represented By The Department Of Energy | Planarization of metal films for multilevel interconnects |
| US4674176A (en) * | 1985-06-24 | 1987-06-23 | The United States Of America As Represented By The United States Department Of Energy | Planarization of metal films for multilevel interconnects by pulsed laser heating |
| FR2601500B1 (fr) * | 1986-07-11 | 1988-10-21 | Bull Sa | Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant |
| US4826785A (en) * | 1987-01-27 | 1989-05-02 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| IL81849A0 (en) * | 1987-03-10 | 1987-10-20 | Zvi Orbach | Integrated circuits and a method for manufacture thereof |
| IL82113A (en) * | 1987-04-05 | 1992-08-18 | Zvi Orbach | Fabrication of customized integrated circuits |
| JP2529264B2 (ja) * | 1987-06-04 | 1996-08-28 | 三菱電機株式会社 | ト―ションバ―による操作機構 |
| US4924294A (en) * | 1989-03-01 | 1990-05-08 | The Boeing Company | Structure and method for selectively producing a conductive region on a substrate |
| DE69125886T2 (de) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| US5960263A (en) | 1991-04-26 | 1999-09-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| JP2791525B2 (ja) * | 1992-04-16 | 1998-08-27 | 三菱電機株式会社 | 反射防止膜の選定方法およびその方法により選定された反射防止膜 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| GB9520901D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Electronic device manufacture |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US6355544B1 (en) * | 2000-07-20 | 2002-03-12 | National Semiconductor Corporation | Selective high concentration doping of semiconductor material utilizing laser annealing |
| US6549548B2 (en) * | 2000-10-25 | 2003-04-15 | Axsun Technologies, Inc. | Interferometric filter wavelength meter and controller |
| US6426903B1 (en) * | 2001-08-07 | 2002-07-30 | International Business Machines Corporation | Redundancy arrangement using a focused ion beam |
| US20040056350A1 (en) * | 2002-09-24 | 2004-03-25 | Medtronic, Inc. | Electrical connection through nonmetal |
| US7477943B2 (en) * | 2003-11-26 | 2009-01-13 | Medtronic, Inc. | Medical device and method of manufacturing |
| DE102004030354B3 (de) * | 2004-06-23 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiterschaltung und Halbleiterschaltung |
| US20060292853A1 (en) * | 2005-06-22 | 2006-12-28 | Infineon Technologies Ag | Method for fabricating an integrated semiconductor circuit and semiconductor circuit |
| JP2019149513A (ja) * | 2018-02-28 | 2019-09-05 | 新日本無線株式会社 | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268950A (en) * | 1978-06-05 | 1981-05-26 | Texas Instruments Incorporated | Post-metal ion implant programmable MOS read only memory |
| JPS5548926A (en) * | 1978-10-02 | 1980-04-08 | Hitachi Ltd | Preparation of semiconductor device |
| JPS5633822A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Preparation of semiconductor device |
| US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4387503A (en) * | 1981-08-13 | 1983-06-14 | Mostek Corporation | Method for programming circuit elements in integrated circuits |
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5880852A (ja) * | 1981-11-10 | 1983-05-16 | Toshiba Corp | 半導体装置の製造方法 |
| US4415383A (en) * | 1982-05-10 | 1983-11-15 | Northern Telecom Limited | Method of fabricating semiconductor devices using laser annealing |
| US4466179A (en) * | 1982-10-19 | 1984-08-21 | Harris Corporation | Method for providing polysilicon thin films of improved uniformity |
| JPS59108313A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 半導体単結晶層の製造方法 |
-
1983
- 1983-06-17 CA CA000430698A patent/CA1186070A/en not_active Expired
- 1983-10-24 US US06/544,497 patent/US4561906A/en not_active Expired - Lifetime
-
1984
- 1984-05-01 GB GB08411141A patent/GB2141581B/en not_active Expired
- 1984-06-12 JP JP59119230A patent/JPS609142A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2141581A (en) | 1984-12-19 |
| CA1186070A (en) | 1985-04-23 |
| JPS609142A (ja) | 1985-01-18 |
| GB8411141D0 (en) | 1984-06-06 |
| US4561906A (en) | 1985-12-31 |
| GB2141581B (en) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0428145B2 (ja) | ||
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US5485032A (en) | Antifuse element with electrical or optical programming | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| US4853758A (en) | Laser-blown links | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| JPH06310500A (ja) | 半導体装置の製造方法 | |
| US4835118A (en) | Non-destructive energy beam activated conductive links | |
| JP2728412B2 (ja) | 半導体装置 | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| JPH01184942A (ja) | トリミング素子とその電気短絡方法 | |
| US4931353A (en) | Structure and method for selectively producing a conductive region on a substrate | |
| US4924294A (en) | Structure and method for selectively producing a conductive region on a substrate | |
| TWI413235B (zh) | 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變 | |
| US5861325A (en) | Technique for producing interconnecting conductive links | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPS6351382B2 (ja) | ||
| JPS6076140A (ja) | 半導体装置 | |
| JPS5858742A (ja) | 半導体装置 | |
| US4929995A (en) | Selective integrated circuit interconnection | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| US4849365A (en) | Selective integrated circuit interconnection | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0311650A (ja) | 冗長回路付半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |