JPS5858742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5858742A JPS5858742A JP15849781A JP15849781A JPS5858742A JP S5858742 A JPS5858742 A JP S5858742A JP 15849781 A JP15849781 A JP 15849781A JP 15849781 A JP15849781 A JP 15849781A JP S5858742 A JPS5858742 A JP S5858742A
- Authority
- JP
- Japan
- Prior art keywords
- wiring means
- regions
- pair
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は冗長機能を持たせた半導体装置に係り、特に
冗長機能を用いる場合の配線の切換えが効率良く行なえ
るようにした改良に関する。
冗長機能を用いる場合の配線の切換えが効率良く行なえ
るようにした改良に関する。
第１図は冗長機能を備えた従来の半導体装置の構成図で
ある１図において１は本来の機能回路プロ、りでＴｏす
、２はこの機能回路プロ、り１が故障等の原因により使
用出来ない場合に、代わりに使用される冗長用の機能回
路プロ、りである、そして上記本来の機能回路グロ、り
１は遮断専用の７、ズ部３を介して他の機能回路（図示
しない）と接続されていると共に、冗長用の機能回路グ
ロ、り２は接続専用のフユーズ部４を介して他の機能回
路と接続されている。
ある１図において１は本来の機能回路プロ、りでＴｏす
、２はこの機能回路プロ、り１が故障等の原因により使
用出来ない場合に、代わりに使用される冗長用の機能回
路プロ、りである、そして上記本来の機能回路グロ、り
１は遮断専用の７、ズ部３を介して他の機能回路（図示
しない）と接続されていると共に、冗長用の機能回路グ
ロ、り２は接続専用のフユーズ部４を介して他の機能回
路と接続されている。
上記遮断専用の７．−ズ部３はその詳細な構成を第２５
！Ｊの断面図で示すように、シリコン基板１１の表面上
に熱酸化工程によってシリコン酸化膜１２を形成し、さ
らにＣＶＤ工程によってその上に一すシリコン（多結晶
シリコン）層１１を形成して、所望する場所以外のポリ
シリコン層ＩＳを工、チング工程によって除去するよう
にして形成したものである。さらに上記接続専用のフユ
ーズ部４はその詳細な構成を第３図の断面図で示すよう
に、上記フユーズ部３を形成する場合のポリシリコン層
１３を第１層目とし、この第１層目のポリシリコン層１
３の一部分を除去して離間した一対の／ リシリコン層
１３１．１３２を形成し、その上にＣＶＤ工程によって
新たなシリコン酸化膜１４を堆積形成し、所望する場所
以外のシリコン酸化膜１４を工。
！Ｊの断面図で示すように、シリコン基板１１の表面上
に熱酸化工程によってシリコン酸化膜１２を形成し、さ
らにＣＶＤ工程によってその上に一すシリコン（多結晶
シリコン）層１１を形成して、所望する場所以外のポリ
シリコン層ＩＳを工、チング工程によって除去するよう
にして形成したものである。さらに上記接続専用のフユ
ーズ部４はその詳細な構成を第３図の断面図で示すよう
に、上記フユーズ部３を形成する場合のポリシリコン層
１３を第１層目とし、この第１層目のポリシリコン層１
３の一部分を除去して離間した一対の／ リシリコン層
１３１．１３２を形成し、その上にＣＶＤ工程によって
新たなシリコン酸化膜１４を堆積形成し、所望する場所
以外のシリコン酸化膜１４を工。
チング除去してコンタクトホール１５１，１Ｂ意を開孔
し、さらに第２層目のＩリシリコン層１６を形成、選択
除９去するようにして形成したものである。なお、上記
第１層目のポリシコン層１３には比較的高濃度の不純物
が拡散されていて低抵抗状態になっており、第２層目の
ポリシリコン層１６にはほとんど不純物が拡散されてい
す高抵抗状態になっている。し九がって、初期状態では
、遮断専用のフユーズ部３は接続状態、接続専用の７ユ
一ズ部４は遮断状態となり、フユーズ部３を介して本来
２の機能回路プロ、り１のみが他の機能回路と電気的に
接続されることになる。
し、さらに第２層目のＩリシリコン層１６を形成、選択
除９去するようにして形成したものである。なお、上記
第１層目のポリシコン層１３には比較的高濃度の不純物
が拡散されていて低抵抗状態になっており、第２層目の
ポリシリコン層１６にはほとんど不純物が拡散されてい
す高抵抗状態になっている。し九がって、初期状態では
、遮断専用のフユーズ部３は接続状態、接続専用の７ユ
一ズ部４は遮断状態となり、フユーズ部３を介して本来
２の機能回路プロ、り１のみが他の機能回路と電気的に
接続されることになる。
次にこのような状態において、本来の機能回路プロ、り
１が故障環の原因によって使用出来ず、冗長用の機能回
路プロ、り２を使用する場合には、接続専用のフユーズ
部４の２個所のコンタクトホール１５％、１５ｓの付近
をレーデ光線を照射することによって加熱する。この加
熱によって第１層目のポリシリコン層１３に拡散されて
いた不純物が第２層目のポリシリコン層１６に拡散され
て、ポリシリコン層１６が低抵抗化され、この結果、電
流が流れ易くなって７、−ズ部４は電気的に接続状態と
なる。一方、遮断専用の７１−ズ部３のポリシリコン層
１３を上記加熱時よりも強いエネルギーのレーデ光線の
照射によって加熱することにより、このポリシリコン層
１３が溶断され、この結果、電流が流れなくなってフユ
ーズ部３は電気的に遮断状態となり、これによって配線
の切換えが完了する０ ところで、上記従来の半導体装置では、冗兼用の機能回
路ブロック２を使用する場合には、二つのフユーズ部３
，４それぞれを加熱しなければならずしかも加熱する際
のエネルギーを異ならせる必要があるために同時に加熱
することができず、この結果、配線の切換えが効率良く
行なえないという欠点がある。
１が故障環の原因によって使用出来ず、冗長用の機能回
路プロ、り２を使用する場合には、接続専用のフユーズ
部４の２個所のコンタクトホール１５％、１５ｓの付近
をレーデ光線を照射することによって加熱する。この加
熱によって第１層目のポリシリコン層１３に拡散されて
いた不純物が第２層目のポリシリコン層１６に拡散され
て、ポリシリコン層１６が低抵抗化され、この結果、電
流が流れ易くなって７、−ズ部４は電気的に接続状態と
なる。一方、遮断専用の７１−ズ部３のポリシリコン層
１３を上記加熱時よりも強いエネルギーのレーデ光線の
照射によって加熱することにより、このポリシリコン層
１３が溶断され、この結果、電流が流れなくなってフユ
ーズ部３は電気的に遮断状態となり、これによって配線
の切換えが完了する０ ところで、上記従来の半導体装置では、冗兼用の機能回
路ブロック２を使用する場合には、二つのフユーズ部３
，４それぞれを加熱しなければならずしかも加熱する際
のエネルギーを異ならせる必要があるために同時に加熱
することができず、この結果、配線の切換えが効率良く
行なえないという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的とするところは、冗長機能を用いる場合
の配線の切換えを効率良く行なうことができる半導体装
置を提供することにある。
あり、その目的とするところは、冗長機能を用いる場合
の配線の切換えを効率良く行なうことができる半導体装
置を提供することにある。
以下、図面を参照してこの発明の一夾施例を説明する。
第４図はこの発明に係る半導体装置の構成図であり、こ
の発明は、従来２個所に設ける必！！□のありた遮断専
用のフユーズ部および接続専用□のフユーズ部の代わり
に、第１の配線手段２１と第２の配線手段２２からなる
１個所の断続兼用回路■を設けるようにしたものである
・第５図（ａ） ＃ （ｂ）は、上記断続兼用回路２３
を具体重に示すツヤターン平面図および断面図である。
の発明は、従来２個所に設ける必！！□のありた遮断専
用のフユーズ部および接続専用□のフユーズ部の代わり
に、第１の配線手段２１と第２の配線手段２２からなる
１個所の断続兼用回路■を設けるようにしたものである
・第５図（ａ） ＃ （ｂ）は、上記断続兼用回路２３
を具体重に示すツヤターン平面図および断面図である。
図において３１はＮ型シリコン半導体基体であり、この
奉体３１の表面領域には所定間隔を保って一対のＰ型の
半導体装ｆ１．３ Ｊｔ ＃ ３２鵞が形成されてい
て、との一対の半導体領域３２１゜３２３と、この両領
斌によってはさまれている上記基体Ｓ１の一部領域３３
とで前記第１の配線手段２１を構成している。そして上
記一部領域Ｓ３の表面領域にはＮ型の不純物が基体３１
の濃度より高い濃度で拡散されてＮ−型の半導体領域３
４が形成されていると共に、この半導体領域３４付近に
はここの結晶格子欠陥を増加させる目的で予め水素イオ
ン婢が注入されている。
奉体３１の表面領域には所定間隔を保って一対のＰ型の
半導体装ｆ１．３ Ｊｔ ＃ ３２鵞が形成されてい
て、との一対の半導体領域３２１゜３２３と、この両領
斌によってはさまれている上記基体Ｓ１の一部領域３３
とで前記第１の配線手段２１を構成している。そして上
記一部領域Ｓ３の表面領域にはＮ型の不純物が基体３１
の濃度より高い濃度で拡散されてＮ−型の半導体領域３
４が形成されていると共に、この半導体領域３４付近に
はここの結晶格子欠陥を増加させる目的で予め水素イオ
ン婢が注入されている。
さらに上記一部領域３Ｊの表面上には、シリコン酸化膜
Ｊ５を介して、アルミニウム層３６が形成されていて、
このアルミニウム層３６は前記第２の配線手段２２を構
成している。そして上記アルミニウム層Ｓ６の両端部は
、シリコン酸化膜３５を介して、図示するように前記一
対の半導体領域３２１，３２２上に延長された構成とな
っている。また図において３１はフィ・−ルド部分のシ
リコン酸化膜、３８１ ．３１３意は上記シリコン酸化
膜３５に開孔されたコンタクトホール、３９．．３９．
は上記各コンタクトホール３８１．３８．を介して前記
一対の各半導体領域３２１，３２２と接続されるアルミ
ニウム層である。
Ｊ５を介して、アルミニウム層３６が形成されていて、
このアルミニウム層３６は前記第２の配線手段２２を構
成している。そして上記アルミニウム層Ｓ６の両端部は
、シリコン酸化膜３５を介して、図示するように前記一
対の半導体領域３２１，３２２上に延長された構成とな
っている。また図において３１はフィ・−ルド部分のシ
リコン酸化膜、３８１ ．３１３意は上記シリコン酸化
膜３５に開孔されたコンタクトホール、３９．．３９．
は上記各コンタクトホール３８１．３８．を介して前記
一対の各半導体領域３２１，３２２と接続されるアルミ
ニウム層である。
このような構成の半導体装置において、製造後である初
期状態では、第１の配線手段２１における一対の半導体
領域３２１，３２．はその間に逆導電型の基体３１の一
部領域３３をはさみ込んでいるために、この第１の配線
手段２１は電気的に遮断状態になっている。
期状態では、第１の配線手段２１における一対の半導体
領域３２１，３２．はその間に逆導電型の基体３１の一
部領域３３をはさみ込んでいるために、この第１の配線
手段２１は電気的に遮断状態になっている。
ところで、この半導体装置は第５図に示すようにＭＯＳ
）ランソスタ構造を呈しており、シリコン酸化膜３５
の膜厚によっては、アルミニウム層３６にある電圧が印
加されると前記一対の半導体装−３２１，３２，間が反
転して反転層 ・が生じ、この両領域３２１，３
２．が電気的に接続状態になってしまう場合があるが、
前記Ｎ−型の半導体領域３４を形成することによってし
きい値電圧を高くして、アルミニウム層３６に通常印加
される電圧で、け上記反転層が生じないようにしている
。
）ランソスタ構造を呈しており、シリコン酸化膜３５
の膜厚によっては、アルミニウム層３６にある電圧が印
加されると前記一対の半導体装−３２１，３２，間が反
転して反転層 ・が生じ、この両領域３２１，３
２．が電気的に接続状態になってしまう場合があるが、
前記Ｎ−型の半導体領域３４を形成することによってし
きい値電圧を高くして、アルミニウム層３６に通常印加
される電圧で、け上記反転層が生じないようにしている
。
一方、初期状態では、アルミニウム層３６ｆ′ｉ切れ目
がなく連続した状態となっているために、第２の配線手
段２２は電気的に接続状態になっている。
がなく連続した状態となっているために、第２の配線手
段２２は電気的に接続状態になっている。
したがって、この初期状態では、断続兼用回路２３を介
して本来の機能回路プロ、り１のみが他の機能回路と接
続され、このとき冗長用の機能回路プロ、り２は分離さ
れた状態となる。
して本来の機能回路プロ、り１のみが他の機能回路と接
続され、このとき冗長用の機能回路プロ、り２は分離さ
れた状態となる。
次にこのような状態において、本来の機能回路プロ、り
１が故障等の原因によって使用することが出来ず、冗長
用の機能回路ブロックを使用する場合には、第５図（ａ
）中の破線で囲こんだ領域を加熱する。この加熱の方法
としては、たとえば、波長が約５３２０Ｘでエネルギー
が約８μＪｏｕｌ・のＮｄ、 ＹＡＧレーデの第２高調
波光線をノＱルス的に数ｎ秒〜数μ秒照射することによ
って行なう。
１が故障等の原因によって使用することが出来ず、冗長
用の機能回路ブロックを使用する場合には、第５図（ａ
）中の破線で囲こんだ領域を加熱する。この加熱の方法
としては、たとえば、波長が約５３２０Ｘでエネルギー
が約８μＪｏｕｌ・のＮｄ、 ＹＡＧレーデの第２高調
波光線をノＱルス的に数ｎ秒〜数μ秒照射することによ
って行なう。
このようなレーザー光線を照射することによって、アル
ミニウム層３６はその溶解温度の約６６０℃よりは、は
るかに温度が高くなるので、容易に溶解する。
ミニウム層３６はその溶解温度の約６６０℃よりは、は
るかに温度が高くなるので、容易に溶解する。
さらに、レーザー光線の照射によって基体３１に与えら
れる熱エネルギーは極めて大きいために、一対のＰ型の
半導体領域３２１，３２゜それぞれからＰ型の不純物が
基体ｓ１に対して拡散され、両領域３２Ｋ 、３２．は
融合して第６図に示すように一つのＰへの半導体領域３
２となる。この融合の際、半導体領域Ｊ４付近には多く
の結晶格子欠陥が存在しているので、容すに融合させる
ことができる。
れる熱エネルギーは極めて大きいために、一対のＰ型の
半導体領域３２１，３２゜それぞれからＰ型の不純物が
基体ｓ１に対して拡散され、両領域３２Ｋ 、３２．は
融合して第６図に示すように一つのＰへの半導体領域３
２となる。この融合の際、半導体領域Ｊ４付近には多く
の結晶格子欠陥が存在しているので、容すに融合させる
ことができる。
レーザ光線照射後の状態では、第１の配線手段２１は電
気的に接続状態になり、また第２の配線手段２２は電気
的に遮断状態となるために配線の切換えが行なわれて、
この場合には断続兼用回路２３を介して冗長用の機能回
路プロ。
気的に接続状態になり、また第２の配線手段２２は電気
的に遮断状態となるために配線の切換えが行なわれて、
この場合には断続兼用回路２３を介して冗長用の機能回
路プロ。
り２が本来の機能回路プロ、り１の代わりに他の機能回
路と接続される。
路と接続される。
このように上記実施例によれば、配線を切換える場合、
従来ではエネルギーの異なるレーデ光線を少なくとも２
回照射する必要があるのに対して、ｌ＠の照射で行なう
ことができる六め、効率良く行なうととができる。
従来ではエネルギーの異なるレーデ光線を少なくとも２
回照射する必要があるのに対して、ｌ＠の照射で行なう
ことができる六め、効率良く行なうととができる。
次にこの発明に係る半導体装置の製造方法の一例を第７
図（ａ）ないしく・）に示す各工程の断面図を用いて説
明する。まず第７図（＆）に示すように、Ｎ型のシリコ
ン半導体基体ｓｌ上にレジスト膜４０を塗付形成し、さ
らにこのレゾス）Ｍ４゜が形成されていないところに熱
酸化法によってフィールド部分のシリコン酸化膜３ｒを
形成する。次に上記レジスト膜４ｏを全面除去した後、
第７図（ｂ）に示すように新たなレジストＭ４１を塗付
形成し、このレジスト＠４１およびフィールド部分のシ
リコン酸化膜３７、をマスクとして、ゲロンなどのＰ型
不純物をイオン打ち込み技術によって基体３１に打ち込
んでＰ＋ｆＩｉの一対の半導体領域３２＊、３２雪を形
成する０次に第７図（ｃ）Ｋ示すようにレジスト膜４１
を除去した後、フィールド部分のシリコン酸化膜３′″
７形成部分を除く基体３１の表面［３００Ｘ程度の厚さ
のシリコン酸化膜３５を形成し、これに続いて一対の半
導体領域３２１，３２３間の基体３１の表面領域に水素
イオンおよびＮ型の不純物を打ち込むために、その対応
する箇所以外にレジスト膜４２を形成し、このレゾスト
膜４２をマスクとしてシリコン酸化膜３５の上からイオ
ン打ち込み技術により水素イオンを打ち込んで結晶格子
欠陥を増加させるとともに、リンなどのＮｍ不純物を拡
散してＮ−型の半導体領域３４を形成する。なお、この
際、レジスト膜４２として前記レジスト膜４）の反転マ
スクを用いてもよい。
図（ａ）ないしく・）に示す各工程の断面図を用いて説
明する。まず第７図（＆）に示すように、Ｎ型のシリコ
ン半導体基体ｓｌ上にレジスト膜４０を塗付形成し、さ
らにこのレゾス）Ｍ４゜が形成されていないところに熱
酸化法によってフィールド部分のシリコン酸化膜３ｒを
形成する。次に上記レジスト膜４ｏを全面除去した後、
第７図（ｂ）に示すように新たなレジストＭ４１を塗付
形成し、このレジスト＠４１およびフィールド部分のシ
リコン酸化膜３７、をマスクとして、ゲロンなどのＰ型
不純物をイオン打ち込み技術によって基体３１に打ち込
んでＰ＋ｆＩｉの一対の半導体領域３２＊、３２雪を形
成する０次に第７図（ｃ）Ｋ示すようにレジスト膜４１
を除去した後、フィールド部分のシリコン酸化膜３′″
７形成部分を除く基体３１の表面［３００Ｘ程度の厚さ
のシリコン酸化膜３５を形成し、これに続いて一対の半
導体領域３２１，３２３間の基体３１の表面領域に水素
イオンおよびＮ型の不純物を打ち込むために、その対応
する箇所以外にレジスト膜４２を形成し、このレゾスト
膜４２をマスクとしてシリコン酸化膜３５の上からイオ
ン打ち込み技術により水素イオンを打ち込んで結晶格子
欠陥を増加させるとともに、リンなどのＮｍ不純物を拡
散してＮ−型の半導体領域３４を形成する。なお、この
際、レジスト膜４２として前記レジスト膜４）の反転マ
スクを用いてもよい。
さらに次に第７図（ｄ）に示すように、上記レノスト膜
４２を除去し、シリコン酸化８１５に一対のコンタクト
ホール３１３１，３８．を開孔した後、全面にアルミニ
ウムを蒸着させてアルミニウム層３９を形成する。そし
て次に第７図（・）に示すように上記アルミニウム層３
９を選択エツチングして前記一対の各半導体領域３２１
。
４２を除去し、シリコン酸化８１５に一対のコンタクト
ホール３１３１，３８．を開孔した後、全面にアルミニ
ウムを蒸着させてアルミニウム層３９を形成する。そし
て次に第７図（・）に示すように上記アルミニウム層３
９を選択エツチングして前記一対の各半導体領域３２１
。
３２、と接続された一対のアルミニウム層３９１゜３＃
茸とアルミニウム層３６を形成する。なお、上記アル１
＝ウム層３６の幅１ｔ’２．５μｍとし、１型の半導体
領域３２の縦方向の接合深さＸｊを約１．５μｍ程度に
設定する。Ｘｊを１．５μｍとすれば、横方向の接合深
さＸｙは約１．０μｍとなり、両側から約１．０μｍず
つ半導体領域３２１，３２゜が張り出してこの一対の半
導体領域３２１ 。
茸とアルミニウム層３６を形成する。なお、上記アル１
＝ウム層３６の幅１ｔ’２．５μｍとし、１型の半導体
領域３２の縦方向の接合深さＸｊを約１．５μｍ程度に
設定する。Ｘｊを１．５μｍとすれば、横方向の接合深
さＸｙは約１．０μｍとなり、両側から約１．０μｍず
つ半導体領域３２１，３２゜が張り出してこの一対の半
導体領域３２１ 。
３２１の間の距離は約α５μｍとなり、前記のような条
件でレーデ光線゛を照射すバば両領域３２１゜３２１を
容易に融合させることができる。
件でレーデ光線゛を照射すバば両領域３２１゜３２１を
容易に融合させることができる。
なお、この発明は上記の一実施例に限定されるものでは
なく、たとえば上記実施例ではレーデ光線を照射するこ
とによって、配線の切換えを行なうようにしたが、これ
は電子線を照射するようにしてもよい、ま良加熱は外部
から行なうようにしたが、これは半導体装置内に何らか
の発熱体を設けておき内部で加熱するようにしてもよい
。さらに上記実施例では、第２の配線手段として、アル
ミニウム層を用いたが、シリコン、白金、タングステン
、モリｆｆンあるいはこれらをきむ合金を用いてもよい
。
なく、たとえば上記実施例ではレーデ光線を照射するこ
とによって、配線の切換えを行なうようにしたが、これ
は電子線を照射するようにしてもよい、ま良加熱は外部
から行なうようにしたが、これは半導体装置内に何らか
の発熱体を設けておき内部で加熱するようにしてもよい
。さらに上記実施例では、第２の配線手段として、アル
ミニウム層を用いたが、シリコン、白金、タングステン
、モリｆｆンあるいはこれらをきむ合金を用いてもよい
。
また上記実施例では一対の半導体領域３２１゜３２１を
融合させる場合に、両領域３２１ 。
融合させる場合に、両領域３２１ 。
３２！から不純物を拡散させることによって行なうよう
にしたが、これは一方の領域のみから拡散させるように
加熱して行なうようにしてもよい。さらに前記結晶の格
子欠陥を増加させる目的で水素イオンを打ち込む場合に
ついて説明したが、これは水素イオンの他にアルジンイ
オン、ヘリウムイオン等を打ち込むようにしてもよい。
にしたが、これは一方の領域のみから拡散させるように
加熱して行なうようにしてもよい。さらに前記結晶の格
子欠陥を増加させる目的で水素イオンを打ち込む場合に
ついて説明したが、これは水素イオンの他にアルジンイ
オン、ヘリウムイオン等を打ち込むようにしてもよい。
以上説明したようにこの発明によれば、冗長機能を用い
る場合の配線の切換えが、１個所の加熱によって実現す
ることができるために、効率良く行なうことができる半
導体装置を提供することができる。
る場合の配線の切換えが、１個所の加熱によって実現す
ることができるために、効率良く行なうことができる半
導体装置を提供することができる。
第１図は冗長機能を備えた従来の半導体装置の構成図、
第２図および第３図はそれぞれ上記従来装置の一部分の
詳細な構成を示す断面図、第４図はこの発明の一実施例
の構成図、第５図（１） ｅ （ｂ）は同実施例装置の
一部分を具体的に示すツヤターン平面図および断面図、
第６図は同実施例装置の配線切換え後の状態を示す断面
図、第７図（、）ないしく・）は同実施例装置の製造方
法の一例を示す工程断面図である。 １・・・本来の機能回路プロ、り、２・・・冗長用の機
能回路プロ、り、２１・・・第１の配線手段、２２・・
・第２の配線手段、す・・・断続兼用−路、３１・・・
Ｎ！Ｉ！のシリコン半導体基体、３２・・・ｒ型の半導
体領域、３３・・・基体の゛一部領領域３４・・・ＮＮ
の半導体領域、ｓｓ、ｓｒ・・・シリコン酸化膜、ｓｇ
、ｓｓ−・・アルミニウム層、４０゜４１．４１・・・
レジスト膜。 出願人 弁理士 鈴 江 武 彦 第１図 第２図 ３ 第３図
第２図および第３図はそれぞれ上記従来装置の一部分の
詳細な構成を示す断面図、第４図はこの発明の一実施例
の構成図、第５図（１） ｅ （ｂ）は同実施例装置の
一部分を具体的に示すツヤターン平面図および断面図、
第６図は同実施例装置の配線切換え後の状態を示す断面
図、第７図（、）ないしく・）は同実施例装置の製造方
法の一例を示す工程断面図である。 １・・・本来の機能回路プロ、り、２・・・冗長用の機
能回路プロ、り、２１・・・第１の配線手段、２２・・
・第２の配線手段、す・・・断続兼用−路、３１・・・
Ｎ！Ｉ！のシリコン半導体基体、３２・・・ｒ型の半導
体領域、３３・・・基体の゛一部領領域３４・・・ＮＮ
の半導体領域、ｓｓ、ｓｒ・・・シリコン酸化膜、ｓｇ
、ｓｓ−・・アルミニウム層、４０゜４１．４１・・・
レジスト膜。 出願人 弁理士 鈴 江 武 彦 第１図 第２図 ３ 第３図
Claims (5)
- （１）一方導電型半導体基体の表面領域に所定間隔を保
って形成される一対の他方導電型半導体領域およびこの
領域によってはさまれた基体の一部からなり初期状態で
は電気的に遮断状態にある第１の配線手段と、上記基体
の表面上に絶縁膜を介して設けられる金属層からなり初
期状態では電気的に接続状態にある第２の配線手段とを
備え、必要に応じて加熱することによって上記金属層を
溶断すると同時に上記一対の他方導電型半導体領域の一
方または両方から基体に向って他方導電型不純物を拡散
して両領域を融合せしめて上記第１の配線手段を電気的
に接続状態とすると共に第２の配線手段を電気的に遮断
状態とするようにしたことを特徴とする半導体装置。 - （２）前記加熱はレーデ光線、電子線のいずれか一方を
外部から照射することによって行なうようにした特許請
求の範囲第１項に記載の半導体装置。 - （３）前記一対の他方導電型半導体領域によってはさま
れた一部基体が、前記金属層に印加される通常の電圧に
よって反転層が生じないようなしきい値電圧を有する特
許請求の範囲第１項に記載の半導体装置。 - （４）＠記一対の他方導電型半導体領域によってはさま
れた一部基体には、水素イオン、アルゴンイオン、ヘリ
ウムイオンのうち少なくとも一つのイオ／が注入されて
いる特許請求の範囲第１項に記載の半導体装置。 - （５） 前記金属層は、アルミニウム、白金、モリブ
デン、タングステンのうちいづれか１つ以上の金′属あ
るいは、これらを含む合金からなることを特徴とする特
許請求の範囲第１項に記載ｑ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15849781A JPS5858742A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15849781A JPS5858742A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858742A true JPS5858742A (ja) | 1983-04-07 |
Family
ID=15673025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15849781A Pending JPS5858742A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06239454A (ja) * | 1992-12-25 | 1994-08-30 | Takeuchi Shoten:Kk | 板ガラス運搬用補助具 |
-
1981
- 1981-10-05 JP JP15849781A patent/JPS5858742A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06239454A (ja) * | 1992-12-25 | 1994-08-30 | Takeuchi Shoten:Kk | 板ガラス運搬用補助具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0112675B1 (en) | A link structure selectively activable to create a conducting link in an integrated circuit | |
| US4561906A (en) | Laser activated polysilicon connections for redundancy | |
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| JPS5858742A (ja) | 半導体装置 | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPS6360536B2 (ja) | ||
| JPS6348838A (ja) | 半導体装置の製造方法 | |
| JPH01241854A (ja) | 半導体装置 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPS5816569A (ja) | 縦形ｍｏｓｆｅｔ | |
| JPS6348837A (ja) | 逆ヒユ−ズ素子 | |
| JPS59119850A (ja) | 半導体装置 | |
| JPS58207665A (ja) | 半導体装置 | |
| JPH058579B2 (ja) | ||
| JP4154928B2 (ja) | 半導体装置 | |
| JP3633492B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62293716A (ja) | 半導体装置の製造方法 | |
| JPH01154532A (ja) | 半導体装置 | |
| JPH05308139A (ja) | 半導体装置 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| JPH0311650A (ja) | 冗長回路付半導体装置の製造方法 | |
| JPH0365903B2 (ja) |