JPS6360536B2 - - Google Patents
Info
- Publication number
- JPS6360536B2 JPS6360536B2 JP13882981A JP13882981A JPS6360536B2 JP S6360536 B2 JPS6360536 B2 JP S6360536B2 JP 13882981 A JP13882981 A JP 13882981A JP 13882981 A JP13882981 A JP 13882981A JP S6360536 B2 JPS6360536 B2 JP S6360536B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- polysilicon layer
- regions
- conductivity type
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 11
- -1 hydrogen ions Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】
この発明は冗長機能を持たせた半導体装置に係
り、特に冗長機能を用いる場合の配線の切換えが
効率良く行なえるようにした改良に関する。 第１図は冗長機能を備えた従来の半導体装置の
構成図である。図において１は本来の機能回路ブ
ロツクであり、２はこの機能回路ブロツク１が故
障等の原因により使用出来ない場合に代わりに使
用される冗長用の機能回路ブロツクである。そし
て上記本来の機能回路ブロツク１は遮断専用のフ
ユーズ部３を介して他の機能回路（図示しない）
と接続されていると共に、冗長用の機能回路ブロ
ツク２は接続専用のフユーズ部４を介して他の機
能回路と接続されている。 上記遮断専用のフユーズ部３はその詳細な構成
を第２図の断面図で示すように、シリコン基板１
１の表面上に熱酸化工程によつてシリコン酸化膜
１２を形成し、さらにCVD工程によつてその上
にポリシリコン（多結晶シリコン）層１３を形成
して、所望する場所以外のポリシリコン層１３を
エツチング工程によつて除去するようにしたもの
である。さらに上記接続専用のフユーズ部４はそ
の詳細な構成を第３図の断面図で示すように、上
記フユーズ部３を形成する場合のポリシリコン層
１３を第１層目とし、この第１層目のポリシリコ
ン層１３の一部分を除去して離間した一対のポリ
シリコン層１３1，１３2を形成し、その上に
CVD工程によつて新たなシリコン酸化膜１４を
堆積形成し、所望する場所以外のシリコン酸化膜
１４をエツチング除去してコンタクトホール１５
１，１５2を開孔し、さらに第２層目のポリシリコ
ン層１６を形成、選択除去するようにしたもので
ある。なお、上記第１層目のポリシリコン層１３
には比較的高濃度の不純物が拡散されていて低抵
抗状態になつており、第２層目のポリシリコン層
１６にはほとんど不純物が拡散されていず高抵抗
状態になつている。したがつて、初期状態では、
遮断専用のフユーズ部３は接続状態、接続専用の
フユーズ部４は遮断状態となり、フユーズ部３を
介して本来の機能回路ブロツク１のみが他の機能
回路と電気的に接続されることになる。 次にこのような状態において、本来の機能回路
ブロツク１が故障等の原因によつて使用出来ず、
冗長用の機能回路ブロツク２を使用する場合に
は、接続専用のフユーズ部４の２個所のコンタク
トホール１５1，１５2の付近をレーザ光線を照射
することによつて加熱する。この加熱によつて第
１層目のポリシリコン層１３に拡散されていた不
純物が第２層目のポリシリコン層１６に拡散され
て、ポリシリコン層１６が低抵抗化され、この結
果、電流が流れ易くなつてフユーズ部４は電気的
に接続状態となり、一方、遮断専用のフユーズ部
３のポリシリコン層１３を上記加熱時よりも強い
エネルギーのレーザ光線の照射によつて加熱する
ことにより、このポリシリコン層１３が溶断さ
れ、この結果、電流が流れなくなつてフユーズ部
３は電気的に遮断状態となり、これによつて配線
の切換えが完了する。 ところで、上記従来の半導体装置では、冗長用
の機能回路ブロツク２を使用する場合には、二つ
のフユーズ部３，４それぞれを加熱しなければな
らずしかも加熱する際のエネルギーを異ならせる
必要があるために同時に加熱することができず、
この結果、配線の切換えが効率良く行なえないと
いう欠点がある。 この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、冗長用
の機能回路ブロツクを用いる場合の配線の切換え
を効率良く行なうことができる半導体装置を提供
することにある。 以下、図面を参照してこの発明の一実施例を説
明する。 第４図はこの発明に係る半導体装置の回路構成
図であり、この発明は、従来２個所に設ける必要
のあつた遮断専用のフユーズ部および接続専用の
フユーズ部の代わりに、第１の配線手段２１と第
２の配線手段２２からなる１個所の断続兼用回路
２３を設けるようにしたものである。 第５図ａ，ｂは、上記断続兼用回路２３を具体
的に示すパターン平面図および断面図である。図
において３１はＮ型のシリコン半導体基体であ
り、この基体３１の表面領域には所定間隔を保つ
て一対のP+型の半導体領域３２1，３２2が形成さ
れていて、この一対の半導体領域３２1，３２2
と、この両領域によつてはさまれている上記基体
３１の一部領域３３とで前記第１の配線手段２１
を構成している。そして上記一部領域３３の表面
領域にはＮ型の不純物が基体３１の濃度より高い
濃度で拡散されてN+型の半導体領域３４が形成
されていると共に、この半導体領域３４付近には
ここの結晶格子欠陥を増加させる目的で予め水素
イオン等が注入されている。さらに上記一部領域
３３の表面上には、シリコン酸化膜３５を介し
て、不純物が拡散されているポリシリコン層３６
が形成されていて、このポリシリコン層３６は前
記第２の配線手段２２を構成している。そして上
記シリコン酸化膜３５およびポリシリコン層３６
の両端部は、図示するように前記一対の半導体領
域３２1，３２2上に延長された構成となつてい
る。また図において３７はフイールド部分のシリ
コン酸化膜である。 このような構成の半導体装置において、製造後
である初期状態では、第１の配線手段２１におけ
る一対の半導体領域３２1，３２2はその間に逆導
電型の基体３１の一部領域３３をはさみ込んでい
るために、この第１の配線手段２１は電気的に遮
断状態になつている。 ところで、この半導体装置は第５図に示すよう
にMOSトランジスタ構造を呈しており、シリコ
ン酸化膜３５の膜厚によつては、ポリシリコン層
３６にある電圧が印加されると前記一対の半導体
領域３２1，３２2間が反転して反転層が生じ、こ
の両領域３２1，３２2が電気的に接続状態になつ
てしまう場合があるが、前記N+型の半導体領域
３４を形成することによつてしきい値電圧を高く
して、ポリシリコン層３６に通常印加される電圧
では上記反転層が生じないようにしている。 一方、初期状態ではポリシリコン層３６は切れ
目がなく連続した状態となつており、しかも不純
物が拡散されて低抵抗状態になつているために、
第２の配線手段２２は電気的に接続状態になつて
いる。 したがつて、この初期状態では、断続兼用回路
２３を介して本来の機能回路ブロツク１のみが他
の機能回路と接続され、このとき冗長用の機能回
路ブロツク２は分離された状態となる。 次にこのような状態において、本来の機能回路
ブロツク１が故障等の原因によつて使用すること
が出来ず、冗長用の機能回路ブロツクを使用する
場合には、第５図ａ中の破線で囲こんだ領域に入
熱を行なう。この入熱の方法としてはたとえば、
波長が5320Åでエネルギーが約8uJouleのNd.
YAGレーザの第２高調波光線をパルス的に数ｎ
秒〜数ｕ秒照射することによつて行なう。このよ
うなレーザ光線を照射することによつてポリシリ
コン層３６の温度はその溶解温度である約1400℃
以上に上昇し、この結果、ポリシリコン層３６の
一部が溶解して第６図に示すようになる。またこ
のとき、ポリシリコン層３６の温度をこのような
高温にすると、一対のP+型の半導体領域３２1，
３２2それぞれからＰ型の不純物が基体３１に対
して拡散が行なわれ、両領域３２1，３２2は融合
して第６図に示すように一つのP+型の半導体領
域３２となる。この融合の際、半導体領域３４付
近には多くの結晶格子欠陥が存在しているので、
容易に融合させることができる。 レーザ光線照射後の状態では、第１の配線手段
２１は電気的に接続状態になり、また第２の配線
手段２２は電気的に遮断状態となるために配線の
切換えが行なわれて、この場合には断続兼用回路
２３を介して冗長用の機能回路ブロツク２が本来
の機能回路ブロツク１の代わりに他の機能回路と
接続される。 このように上記実施例によれば、配線を切換え
る場合、従来ではエネルギーの異なるレーザ光線
を少なくとも２回照射する必要があるのに対し
て、１回の照射で行なうことができるため、効率
良く行なうことができる。 次にこの発明の半導体装置を製造する場合の方
法を、第７図ａ〜ｄの断面図を用いて説明する。
まず、第７図ａに示すように、Ｎ型のシリコン半
導体基体３１の表面上にパターニングされたシリ
コン窒化膜Si3N4３８をマスクにして、熱酸化法
によつてフイールド部分に前記シリコン酸化膜３
７を形成する。次に第７図ｂに示すように、マス
クに用いた上記シリコン窒化膜３８を除去した
後、上記シリコン酸化膜３７をマスクとしてイオ
ン打ち込み技術により水素イオンを打ち込んで基
体３１の表面の結晶格子欠陥を増加させると共
に、Ｎ型不純物を拡散して前記N+型の半導体領
域３４を形成する。さらに次に第７図ｃに示すよ
うに、基体３１の表面上に約800Å程度の厚みの
シリコン酸化膜３５を堆積形成し、さらにその上
に約3000Å程度の厚みのポリシリコン層３６を堆
積形成する。次に第７図ｄに示すように、上記シ
リコン酸化膜３５およびポリシリコン層３６をパ
ターニングして一部を残し、他は除去する。つい
で、残されたポリシリコン層３６、シリコン酸化
膜３５，３７をマスクとしてＰ型不純物を拡散し
て一対のP+型の半導体領域３２1，３２2を形成す
る。このとき、上記両半導体領域３２1，３２2の
縦方向の接合深さXjは1.5μｍ程度にする。Xj＝
1.5μｍとすれば、横方向の接合深さXyは約1.0μ
ｍとなる。ここでポリシリコン層３６の幅ｌを
2.5μｍとすれば、左右方向からそれぞれ1μｍずつ
半導体領域３２1，３３2が張り出し、その間の距
離は約0.5μｍとなり、前記のような条件でレーザ
光線を照射すれば容易に融合させることができ
る。さらに一対の半導体領域３２1，３２2を形成
した後は、CVD法によつて全面にシリコン酸化
膜３９を堆積形成し、このシリコン酸化膜３９の
一対の半導体領域３２1，３２2上それぞれにコン
タクトホール４０1，４０2を開孔し、ついでアル
ミニウムを蒸着、パターニングして半導体領域３
２1，３２2に接続した電極４１1，４１2を形成す
ることによつて完成する。 なお、この発明は上記の一実施例に限定される
ものではなく、たとえば上記実施例ではレーザ光
線を照射することによつて配線の切換えを行なう
ようにしたが、これは電子線を照射するようにし
てもよい。さらに上記実施例では第２の配線手段
としてポリシリコン層を用いたが、モリブテンシ
リサイドやプラチナムシリサイドのようなシリサ
イド層を用いても良い。また上記実施例では一対
の半導体領域３２1，３２2を融合させる場合に、
両領域３２1，３２2から不純物を拡散させること
によつて行なうようにしたが、これは一方の領域
のみから拡散させるように加熱して行なうように
してもよい。さらに前記結晶の格子欠陥を増加さ
せる目的で水素イオンを打し込む場合について説
明したが、これは水素イオンの他にアルゴンイオ
ン、ヘリウムイオン等を打ち込むようにしてもよ
い。 以上説明したようにこの発明によれば、冗長機
能を用いる場合の配線の切換えが、１個所の入熱
によつて実現することができるために、効率良く
行なうことができる半導体装置を提供することが
できる。
り、特に冗長機能を用いる場合の配線の切換えが
効率良く行なえるようにした改良に関する。 第１図は冗長機能を備えた従来の半導体装置の
構成図である。図において１は本来の機能回路ブ
ロツクであり、２はこの機能回路ブロツク１が故
障等の原因により使用出来ない場合に代わりに使
用される冗長用の機能回路ブロツクである。そし
て上記本来の機能回路ブロツク１は遮断専用のフ
ユーズ部３を介して他の機能回路（図示しない）
と接続されていると共に、冗長用の機能回路ブロ
ツク２は接続専用のフユーズ部４を介して他の機
能回路と接続されている。 上記遮断専用のフユーズ部３はその詳細な構成
を第２図の断面図で示すように、シリコン基板１
１の表面上に熱酸化工程によつてシリコン酸化膜
１２を形成し、さらにCVD工程によつてその上
にポリシリコン（多結晶シリコン）層１３を形成
して、所望する場所以外のポリシリコン層１３を
エツチング工程によつて除去するようにしたもの
である。さらに上記接続専用のフユーズ部４はそ
の詳細な構成を第３図の断面図で示すように、上
記フユーズ部３を形成する場合のポリシリコン層
１３を第１層目とし、この第１層目のポリシリコ
ン層１３の一部分を除去して離間した一対のポリ
シリコン層１３1，１３2を形成し、その上に
CVD工程によつて新たなシリコン酸化膜１４を
堆積形成し、所望する場所以外のシリコン酸化膜
１４をエツチング除去してコンタクトホール１５
１，１５2を開孔し、さらに第２層目のポリシリコ
ン層１６を形成、選択除去するようにしたもので
ある。なお、上記第１層目のポリシリコン層１３
には比較的高濃度の不純物が拡散されていて低抵
抗状態になつており、第２層目のポリシリコン層
１６にはほとんど不純物が拡散されていず高抵抗
状態になつている。したがつて、初期状態では、
遮断専用のフユーズ部３は接続状態、接続専用の
フユーズ部４は遮断状態となり、フユーズ部３を
介して本来の機能回路ブロツク１のみが他の機能
回路と電気的に接続されることになる。 次にこのような状態において、本来の機能回路
ブロツク１が故障等の原因によつて使用出来ず、
冗長用の機能回路ブロツク２を使用する場合に
は、接続専用のフユーズ部４の２個所のコンタク
トホール１５1，１５2の付近をレーザ光線を照射
することによつて加熱する。この加熱によつて第
１層目のポリシリコン層１３に拡散されていた不
純物が第２層目のポリシリコン層１６に拡散され
て、ポリシリコン層１６が低抵抗化され、この結
果、電流が流れ易くなつてフユーズ部４は電気的
に接続状態となり、一方、遮断専用のフユーズ部
３のポリシリコン層１３を上記加熱時よりも強い
エネルギーのレーザ光線の照射によつて加熱する
ことにより、このポリシリコン層１３が溶断さ
れ、この結果、電流が流れなくなつてフユーズ部
３は電気的に遮断状態となり、これによつて配線
の切換えが完了する。 ところで、上記従来の半導体装置では、冗長用
の機能回路ブロツク２を使用する場合には、二つ
のフユーズ部３，４それぞれを加熱しなければな
らずしかも加熱する際のエネルギーを異ならせる
必要があるために同時に加熱することができず、
この結果、配線の切換えが効率良く行なえないと
いう欠点がある。 この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、冗長用
の機能回路ブロツクを用いる場合の配線の切換え
を効率良く行なうことができる半導体装置を提供
することにある。 以下、図面を参照してこの発明の一実施例を説
明する。 第４図はこの発明に係る半導体装置の回路構成
図であり、この発明は、従来２個所に設ける必要
のあつた遮断専用のフユーズ部および接続専用の
フユーズ部の代わりに、第１の配線手段２１と第
２の配線手段２２からなる１個所の断続兼用回路
２３を設けるようにしたものである。 第５図ａ，ｂは、上記断続兼用回路２３を具体
的に示すパターン平面図および断面図である。図
において３１はＮ型のシリコン半導体基体であ
り、この基体３１の表面領域には所定間隔を保つ
て一対のP+型の半導体領域３２1，３２2が形成さ
れていて、この一対の半導体領域３２1，３２2
と、この両領域によつてはさまれている上記基体
３１の一部領域３３とで前記第１の配線手段２１
を構成している。そして上記一部領域３３の表面
領域にはＮ型の不純物が基体３１の濃度より高い
濃度で拡散されてN+型の半導体領域３４が形成
されていると共に、この半導体領域３４付近には
ここの結晶格子欠陥を増加させる目的で予め水素
イオン等が注入されている。さらに上記一部領域
３３の表面上には、シリコン酸化膜３５を介し
て、不純物が拡散されているポリシリコン層３６
が形成されていて、このポリシリコン層３６は前
記第２の配線手段２２を構成している。そして上
記シリコン酸化膜３５およびポリシリコン層３６
の両端部は、図示するように前記一対の半導体領
域３２1，３２2上に延長された構成となつてい
る。また図において３７はフイールド部分のシリ
コン酸化膜である。 このような構成の半導体装置において、製造後
である初期状態では、第１の配線手段２１におけ
る一対の半導体領域３２1，３２2はその間に逆導
電型の基体３１の一部領域３３をはさみ込んでい
るために、この第１の配線手段２１は電気的に遮
断状態になつている。 ところで、この半導体装置は第５図に示すよう
にMOSトランジスタ構造を呈しており、シリコ
ン酸化膜３５の膜厚によつては、ポリシリコン層
３６にある電圧が印加されると前記一対の半導体
領域３２1，３２2間が反転して反転層が生じ、こ
の両領域３２1，３２2が電気的に接続状態になつ
てしまう場合があるが、前記N+型の半導体領域
３４を形成することによつてしきい値電圧を高く
して、ポリシリコン層３６に通常印加される電圧
では上記反転層が生じないようにしている。 一方、初期状態ではポリシリコン層３６は切れ
目がなく連続した状態となつており、しかも不純
物が拡散されて低抵抗状態になつているために、
第２の配線手段２２は電気的に接続状態になつて
いる。 したがつて、この初期状態では、断続兼用回路
２３を介して本来の機能回路ブロツク１のみが他
の機能回路と接続され、このとき冗長用の機能回
路ブロツク２は分離された状態となる。 次にこのような状態において、本来の機能回路
ブロツク１が故障等の原因によつて使用すること
が出来ず、冗長用の機能回路ブロツクを使用する
場合には、第５図ａ中の破線で囲こんだ領域に入
熱を行なう。この入熱の方法としてはたとえば、
波長が5320Åでエネルギーが約8uJouleのNd.
YAGレーザの第２高調波光線をパルス的に数ｎ
秒〜数ｕ秒照射することによつて行なう。このよ
うなレーザ光線を照射することによつてポリシリ
コン層３６の温度はその溶解温度である約1400℃
以上に上昇し、この結果、ポリシリコン層３６の
一部が溶解して第６図に示すようになる。またこ
のとき、ポリシリコン層３６の温度をこのような
高温にすると、一対のP+型の半導体領域３２1，
３２2それぞれからＰ型の不純物が基体３１に対
して拡散が行なわれ、両領域３２1，３２2は融合
して第６図に示すように一つのP+型の半導体領
域３２となる。この融合の際、半導体領域３４付
近には多くの結晶格子欠陥が存在しているので、
容易に融合させることができる。 レーザ光線照射後の状態では、第１の配線手段
２１は電気的に接続状態になり、また第２の配線
手段２２は電気的に遮断状態となるために配線の
切換えが行なわれて、この場合には断続兼用回路
２３を介して冗長用の機能回路ブロツク２が本来
の機能回路ブロツク１の代わりに他の機能回路と
接続される。 このように上記実施例によれば、配線を切換え
る場合、従来ではエネルギーの異なるレーザ光線
を少なくとも２回照射する必要があるのに対し
て、１回の照射で行なうことができるため、効率
良く行なうことができる。 次にこの発明の半導体装置を製造する場合の方
法を、第７図ａ〜ｄの断面図を用いて説明する。
まず、第７図ａに示すように、Ｎ型のシリコン半
導体基体３１の表面上にパターニングされたシリ
コン窒化膜Si3N4３８をマスクにして、熱酸化法
によつてフイールド部分に前記シリコン酸化膜３
７を形成する。次に第７図ｂに示すように、マス
クに用いた上記シリコン窒化膜３８を除去した
後、上記シリコン酸化膜３７をマスクとしてイオ
ン打ち込み技術により水素イオンを打ち込んで基
体３１の表面の結晶格子欠陥を増加させると共
に、Ｎ型不純物を拡散して前記N+型の半導体領
域３４を形成する。さらに次に第７図ｃに示すよ
うに、基体３１の表面上に約800Å程度の厚みの
シリコン酸化膜３５を堆積形成し、さらにその上
に約3000Å程度の厚みのポリシリコン層３６を堆
積形成する。次に第７図ｄに示すように、上記シ
リコン酸化膜３５およびポリシリコン層３６をパ
ターニングして一部を残し、他は除去する。つい
で、残されたポリシリコン層３６、シリコン酸化
膜３５，３７をマスクとしてＰ型不純物を拡散し
て一対のP+型の半導体領域３２1，３２2を形成す
る。このとき、上記両半導体領域３２1，３２2の
縦方向の接合深さXjは1.5μｍ程度にする。Xj＝
1.5μｍとすれば、横方向の接合深さXyは約1.0μ
ｍとなる。ここでポリシリコン層３６の幅ｌを
2.5μｍとすれば、左右方向からそれぞれ1μｍずつ
半導体領域３２1，３３2が張り出し、その間の距
離は約0.5μｍとなり、前記のような条件でレーザ
光線を照射すれば容易に融合させることができ
る。さらに一対の半導体領域３２1，３２2を形成
した後は、CVD法によつて全面にシリコン酸化
膜３９を堆積形成し、このシリコン酸化膜３９の
一対の半導体領域３２1，３２2上それぞれにコン
タクトホール４０1，４０2を開孔し、ついでアル
ミニウムを蒸着、パターニングして半導体領域３
２1，３２2に接続した電極４１1，４１2を形成す
ることによつて完成する。 なお、この発明は上記の一実施例に限定される
ものではなく、たとえば上記実施例ではレーザ光
線を照射することによつて配線の切換えを行なう
ようにしたが、これは電子線を照射するようにし
てもよい。さらに上記実施例では第２の配線手段
としてポリシリコン層を用いたが、モリブテンシ
リサイドやプラチナムシリサイドのようなシリサ
イド層を用いても良い。また上記実施例では一対
の半導体領域３２1，３２2を融合させる場合に、
両領域３２1，３２2から不純物を拡散させること
によつて行なうようにしたが、これは一方の領域
のみから拡散させるように加熱して行なうように
してもよい。さらに前記結晶の格子欠陥を増加さ
せる目的で水素イオンを打し込む場合について説
明したが、これは水素イオンの他にアルゴンイオ
ン、ヘリウムイオン等を打ち込むようにしてもよ
い。 以上説明したようにこの発明によれば、冗長機
能を用いる場合の配線の切換えが、１個所の入熱
によつて実現することができるために、効率良く
行なうことができる半導体装置を提供することが
できる。
第１図は冗長機能を備えた従来の半導体装置の
構成図、第２図および第３図はそれぞれその一部
の詳細な構成を示す断面図、第４図はこの発明の
一実施例の回路構成図、第５図ａ，ｂは上記実施
例回路の一部を具体的に示すパターン平面図およ
び断面図、第６図はレーザ光線照射後の状態を示
す断面図、第７図ａ〜ｄは上記実施例回路を製造
する場合の各工程の断面図である。 １……本来の機能回路ブロツク、２……冗長用
の機能回路ブロツク、２１……第１の配線手段、
２２……第２の配線手段、２３……断続兼用回
路、３１……Ｎ型のシリコン半導体基体、３２…
…P+型の半導体領域、３３……一部領域、３４
……N+型の半導体領域、３５……シリコン酸化
膜、３６……ポリシリコン層、３７……シリコン
酸化膜、３８……シリコン窒化膜、３９……シリ
コン酸化膜、４０……コンタクトホール、４１…
…電極。
構成図、第２図および第３図はそれぞれその一部
の詳細な構成を示す断面図、第４図はこの発明の
一実施例の回路構成図、第５図ａ，ｂは上記実施
例回路の一部を具体的に示すパターン平面図およ
び断面図、第６図はレーザ光線照射後の状態を示
す断面図、第７図ａ〜ｄは上記実施例回路を製造
する場合の各工程の断面図である。 １……本来の機能回路ブロツク、２……冗長用
の機能回路ブロツク、２１……第１の配線手段、
２２……第２の配線手段、２３……断続兼用回
路、３１……Ｎ型のシリコン半導体基体、３２…
…P+型の半導体領域、３３……一部領域、３４
……N+型の半導体領域、３５……シリコン酸化
膜、３６……ポリシリコン層、３７……シリコン
酸化膜、３８……シリコン窒化膜、３９……シリ
コン酸化膜、４０……コンタクトホール、４１…
…電極。
Claims (1)
- 【特許請求の範囲】 １ 一方導電型半導体基体の表面領域に所定間隔
を保つて形成される一対の他方導電型半導体領域
およびこの領域によつてはさまれた基体の一部か
らなり初期状態では電気的に遮断状態にある第１
の配線手段と、上記基体の表面上に絶縁膜を介し
て設けられるポリシリコン層もしくはシリサイド
層からなり初期状態では電気的に接続状態にある
第２の配線手段とを備え、必要に応じて外部から
の入熱によつて上記ポリシリコン層もしくはシリ
サイド層を溶断すると同時に上記一対の他方導電
型半導体領域の一方または両方から基体に向つて
他方導電型不純物を拡散して両領域を融合せしめ
て上記第１の配線手段を電気的に接続状態とする
と共に第２の配線手段を電気的に遮断状態とする
ようにしたことを特徴とする半導体装置。 ２ 上記入熱はレーザ光線、電子線のいずれか一
方を外部から照射することによつて行なうように
した特許請求の範囲第１項に記載の半導体装置。 ３ 前記一対の他方導電型半導体領域によつては
さまれた一部基体が、前記ポリシリコン層もしく
はシリサイド層に印加される通常の電圧によつて
反転層が生じないようなしきい値電圧を有する特
許請求の範囲第１項に記載の半導体装置。 ４ 前記一対の他方導電型半導体領域によつては
さまれた一部基体には、水素イオン、アルゴンイ
オン、ヘリウムイオンのうち少なくとも一つのイ
オンが注入されている特許請求の範囲第１項に記
載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882981A JPS5840842A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
| US06/763,088 US4608668A (en) | 1981-09-03 | 1985-08-06 | Semiconductor device |
| US06/834,101 US4783424A (en) | 1981-09-03 | 1986-02-21 | Method of making a semiconductor device involving simultaneous connection and disconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882981A JPS5840842A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840842A JPS5840842A (ja) | 1983-03-09 |
| JPS6360536B2 true JPS6360536B2 (ja) | 1988-11-24 |
Family
ID=15231189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13882981A Granted JPS5840842A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840842A (ja) |
-
1981
- 1981-09-03 JP JP13882981A patent/JPS5840842A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5840842A (ja) | 1983-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739549A (en) | Thin film transistor having offset region | |
| EP0091686A2 (en) | Semiconductor device having a diffused region of reduced length and method of fabricating the same | |
| JPS62128556A (ja) | 半導体装置 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US5670811A (en) | Vertical insulated gate semiconductor device having high current density and high reliability | |
| JPS6360536B2 (ja) | ||
| JPH02178965A (ja) | 絶縁分離型電界効果半導体装置 | |
| JPH02864B2 (ja) | ||
| JPS5858742A (ja) | 半導体装置 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JP2863767B2 (ja) | 平面型アンチヒューズ素子の製造方法 | |
| JPH02863B2 (ja) | ||
| JP4154928B2 (ja) | 半導体装置 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6348838A (ja) | 半導体装置の製造方法 | |
| JPS63111665A (ja) | 半導体装置 | |
| JPH01204473A (ja) | 薄膜トランジスタ | |
| JPS6348837A (ja) | 逆ヒユ−ズ素子 | |
| JPH06224222A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH06120501A (ja) | 薄膜トランジスタ | |
| JPH03209773A (ja) | 半導体装置 | |
| JPH05308139A (ja) | 半導体装置 | |
| JPH08116061A (ja) | 薄膜半導体装置 | |
| JPS61187253A (ja) | 半導体装置の製造方法 | |
| JPH0311650A (ja) | 冗長回路付半導体装置の製造方法 |