JPH01204473A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜トランジスタに係り、特に、ゲート電極が
、島状の半導体薄膜の表面にゲート絶縁膜を介してクロ
スオーバ状に形成される薄膜トランジスタにおいて、前
記島状の半導体薄膜とゲート電極とがゲート絶縁膜を介
してクロスオーバする段差部におけるゲート絶縁膜の破
壊を防止した薄膜トランジスタに関する。

（従来の技術） 薄膜トランジスタの構造を示した最も近い公知例は、ロ
経エレクトロニクス、１９８４年９月１０口号の第２１
９頁に掲載されている。

第２図は従来技術の薄膜トランジスタの平面図であり、
第３図は、第２図のＡ−Ａ断面図である。

第２図および第３図において、透明絶縁基板１の表面に
は、Ｐｏ１ｙ　　Ｓｔ（ポリシリコン）で島状パターン
２が形成され、その表面にはＳｉｎ、。

膜から成るゲート絶縁膜３とＰｏ１ｙ　　Ｓｔから成る
ゲート電極４とが全面に形成される。

該ゲート電極４、ゲート絶縁膜３はエツチングによって
同形状に形成され、その後、自己整合によってソース領
域となる部分４６、ドレイン領域となる部分４７にリン
のイオン打込みが行なわれる。このとき、ゲート電極４
は島状パターン２をクロスオーバして形成される。

この後、基板の表面にはＰＳＧ　（ρｈｏｓｐｂ。

５ｉｌｉｃａｔｅ　Ｇｌａｓｓ）を用いてパッシベーシ
ョン）艮５が形成される。

その後、ソース領域６、ドレイン領域７、ゲート電極部
４の所定個所に、それぞれコンタクト用窓開は部８，９
．１０が設けられる。

該コンタクト用窓開は部８．９．１０には、それぞれ電
極配線１１，１２．１３が形成されてトランジスタが完
成する。

このようにして形成された従来技術の薄膜トランジスタ
においては、第３図に示されるように、ゲート電極４が
、島状パターン２」二のゲート絶縁膜３を介してクロス
オーバ状に形成される。

このゲート電極４は数十〜数百Ω／口の抵抗を有するの
で、何等かの原因によってパターンの長小方向に若干の
電圧変動が生じると、チャネル領域１６に電位差が生じ
てソース・ドレイン電流の流れ力見しれ、電流の集中箇
所において発熱が起こる。

ところで、第３図の点円内に示された島状パターン２と
ゲート電極４との段差部１７．３７では、その構造−１
ユ、ゲート絶縁膜３が局所的に薄く形成されてしまう。

したがって、この部分に電流が集中して発熱が起こると
ゲート絶縁膜３が簡単に破壊されてしまう。

なお、この現象はゲート電極４の取り出し側の段差部１
７において特に顕著に現れることが実験的に確認されて
いる。

（発明が解決しようとする課題） 上記した従来技術では、島状パターン２とゲート電極４
とがゲート絶縁膜３を介してクロスオーバする段差部１
７．３７において、ソース・ドレイン電流が集中するの
を防ぐための工夫がなされておらず、ゲート絶縁膜３が
破壊するという問題があった。

本発明のＩ」的は、上記した問題を解決して、段差部に
おけるソース・ドレイン電流の集中を防ぎ、ゲート絶縁
膜の破壊を防止した薄膜トランジスタを提供することに
ある。

（課題を解決するための手段） 前記の問題点を解決するために、本発明は、絶縁性基板
の表面上に形成された島状の半導体薄膜と、島状の半導
体薄膜の表面にゲート絶縁膜を介してクロスオーバ状に
形成されたゲート電極とをＨする薄膜トランジスタにお
いて、 島状の半導体薄膜の端部であって、該島状の半導体薄膜
とゲート電極とがゲート絶縁膜を介してクロスオーバす
る段差部近傍の抵抗値を、その他の部分の抵抗値よりも
高くした点に特徴がある。

また、本発明は、前記段差部がソース・ドレイン電流の
主通路内に存在しないようにした点に特徴がある。

さらに、本発明は、前記段差部近傍のゲート電極とゲー
ト絶縁膜との間に、さらに絶縁膜パターンを形成した点
に特徴がある。

（作用） 上記したように、島状の半導体薄膜の端部であって、該
島状の半導体薄膜とゲート電極とがゲート絶縁膜を介し
てクロスオーバする段差部近傍の抵抗値を、その他の部
分の抵抗値よりも高くしたので、該段差部近傍ではソー
ス・ドレイン電流が流れにくくなり、該段差部近傍での
電流密度の増加を防止できる。

また、該段差部が、ソース・ドレイン電流の主通路内に
存在しないようにしたので、段差部近傍を流れるソース
・ドレイン電流が小さくなり、該段差部近傍での電流密
度の増加を防止できる。

また、段差部近傍では、ゲート電極とゲート絶縁膜との
間にさらに絶縁膜パターンを形成したので、その下部に
おいては島状の半導体薄膜へ印加されるゲート電圧が、
その他の部分に印加されるゲート電圧よりも低くなる。

したがって、段差部近傍を流れるソース・ドレイン電流
が小さくなり、該段差部近傍での電流密度の増加を防止
できる。

（実施例） 以ドに、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例の製造プロセスを示した平面
図である。同図において、透明絶縁基板（図示せず）の
表面にはＰｏ１ｙ　　Ｓｔによって島状パターン２が形
成される［同図（１）］。

つづいて、Ｓ　ｉ　Ｏ２膜から成るゲート絶縁膜（図示
せず）とＰｏ１ｙ　　Ｓｉ膜から成るゲート電極４とが
前記島状パターン２の全面に順次積層される。

つづいて、該ゲート絶縁膜とゲート電極４とが同形状に
ドライエツチングされる。

その後、自己整合によってソース領域となる部分４６、
ドレイン領域となる部分４７およびゲート電極４にリン
のイオン打込みが行なわれる。

さらに、６００℃のアニールでリン打込み領域の活性化
が行なわれてソース領域６、ドレイン領域７、ゲート電
極４が完成する［同図（２）］。

次いで、基板全面にＰＳＧバッンベーション膜５が形成
され、ソース領域６、ドレイン領域７、ゲート電極４の
所定部に、それぞれコンタクト窓開は部８．　９．　１
０が形成される［同図（３）〕。

さらに、金属Ａｌによって前記ソース、ドレイン、ゲー
トコンタクト窓開部８．　９．　１０に引出し用を兼ね
た配線パターンであるソース、ドレイン、ゲートの電極
配線１１，１２．１３およびＡｌ配線パターン３２が形
成される。

最後に、水素プラズマ雰囲気にさらすことによってチャ
ネル領域１６のＰｏ１ｙ　　Ｓｔの結晶化向上をはかっ
て薄膜トランジスタが完成する［同図（４）］。

ここで特徴的なのは、配線パターンとなるゲート電極配
線１３が島状パターン２とゲート電極４とがクロスする
段差部１７をのり越え、ゲート電極３１とほぼ同じ幅で
島状パータン２Ｌにまで延長して接続され、さらに、Ａ
ｔ配線パターン３２が同じく段差部３７」二に形成され
ていることである。

このような構造を有する本実施例では、ゲート電極４が
島状パターン２とクロスする段差部１７および３７の近
傍の表面をＡＩのゲート電極配線１３、Ａ１配線パター
ン３２で覆っているため、電極配線１３、Ａｌ配線パタ
ーン３２下では水素化処理による島状パターン２の結晶
化が十分に行なわれない。

Ｐｏ１ｙ　　Ｓｉ膜の結晶性は、電流の流れ方に大きく
影響し、結晶化が不十分な領域では電流が流れにくくな
る。

したがって、本実施例ではソース・ドレイン電流が段差
部１７．３７近傍を流れにくくなる。

さらに、ゲート電極配線１３、Ａｌ配線パターン３２が
、ソース・ドレイン電流の集中を受けやすい上記島状パ
ターン２の段差部１７．３７から透明絶縁基板へ達して
いるので、段差部１７゜３７近傍で発生した熱はゲート
電極配線工３、Ａｌ配線パターン３２を通して、透明絶
縁基板へ放散される。

以上のように、本実施例においては段差部１７゜３７で
の電流集中がなくなり、しかも冷却効率のよい構造とな
っているため、段差部１７．３７近傍におけるゲート絶
縁膜の破壊を防ぐことができる。

さらに、本実施例で用いた電極配線パターンは、回路に
組み入れた場合コンパクトとなり、実用に適している。

第４図は本発明の第２の実施例の断面図であり、第１図
と同一の符号は、同一または同等部分を表わしでいる。

この実施例の素子構造は、ゲート？［ｉ極４が、段差部
１７．３７周辺で厚くなっている点に特徴がある。

このような構造を有する薄膜トランジスタを水素プラズ
マ雰囲気にさらすと、ゲート電極４の厚い部分２４の下
では、島状パータン２の水素化状態が悪く、結晶化が不
十分となる。

第５図は、薄膜トランジスタにおけるゲート電圧Ｖ　と
ソース・ドレイン電流工。Ｄとの関係を示した図であり
、特に、実線は第４図のＢ−Ｂ部での関係を表し、点線
は第４図のＣ−Ｃ部での関係を表している。

同図より明らかなように、水素化状態が悪く結晶化が不
十分なＣ−Ｃ部では、水素化状態が良く、結晶化が十分
に行われたＢ−Ｂ部よりもゲート電圧Ｖ　に対するソー
ス・ドレイン電流ＩＳＤが小さくなっており、Ｃ−Ｃ部
の抵抗値がＢ−Ｂ部の抵抗値よりも大きいことがわかる
。

すなわち、本実施例ではＣ−Ｃ部の電流密度がＢ−Ｂ部
の電流密度に比べて小さくなり、段差部近傍での発熱が
起こりにくくなる。

したがって、本実施例は第２図に示した従来技術の薄膜
トランジスタに比較して、段差部１７゜３７でのゲート
絶縁膜３の破壊が起こりにくい。

第６図は本発明の′：４１３の実施例の製造プロセスを
示した平面図であり、第１図と同一の符号は、同一また
は同等部分を表している。

透明絶縁基板（図示せず）の表面にはＰｏ１ｙＳｉの島
状パターン２が、ゲート電極４との交差部に凸状に張出
した部分１５を有するように形成される［同図（１）］
。

つづいて、Ｓ　ｉＯ２膜から成るゲート絶縁膜およびＰ
ｏ１ｙ　　Ｓｉ膜から成るゲート電極４が形成され、該
ゲート絶縁膜とゲート電極４との積層膜は同形状にエツ
チングカットされる。

その後、自己整合によってソース領域となる部分４６、
ドレイン領域となる部分４７およびゲート電極４にリン
のイオン打込みが行なわれ、さらに、６００℃アニール
でリン打込み領域の活性化が行なわれる［同図（２）］
。

次いで、基板全面にＰＳＧパッシベーション膜５が形成
され、さらに、ソース領域６、ドレイン領域７、ゲート
電極４の所定部にコンタクト窓開は部８．　９．　１０
がそれぞれ形成される［同図（３）］。

さらに、金属Ａｌによって、前記ソース、ドレイン、ゲ
ートコンタクト窓開は部８．９．１０に引出し用を兼ね
たソース、ドレイン、ゲートの電極配線１１．１２．１
３が形成される。

最後に、水素プラズマ雰囲気にさらすことにより、チャ
ネル領域１６のＰｏ１ｙ　　Ｓｔの結晶化向１−をはか
って薄膜トランジスタが完成する［同図（４）］。

このような構造を何する本実施例では、ゲート電極４と
島状パターン２とがクロスする段差部１７．３７が、ソ
ースコンタクト窓開は部８とドレインコンタクト窓開は
部９とを向かい合う２辺とする四角形によって囲まれる
領域内に存在しないので、ソース・ドレイン電流集中が
緩和される。

第７図は、第６図に示した構造を有するＰｏ１ｙ　　Ｓ
ｔ島状パターン２と、ゲート電極４とのクロス部におけ
るソース・ドレイン電流の流れ分布を模式的に表わした
図であり、第６図と同一の符号は、同一または同等部分
を表わしている。

同図より明らかなように、本実施例ではソース・ドレイ
ン電流が段差部１７に集中しないので、段差部１７の近
傍のゲート絶縁膜３が破壊する問題は生じない。

第８図は、従来構造の薄膜トランジスタ（Ｏ印）と第６
図に示した構造を有する本実施例の薄膜トランジスタ（
Δ印）との故障発生率を比較した図であり、特に、チャ
ネル幅Ｗとチャネル長し［第６図（２）］との比をかえ
た試料多数について、高嵩バイアス試験（Ｂ−Ｔ処理）
を行なったときの故障発生率の結果である。

同図より明らかなように、従来構造品ではＷ／Ｌが１０
より大きくなると故障発生率が急増するが、本実施例の
構造では破壊耐量が増し、故障はほとんど発生しなくな
る。なお破壊品の破壊個所は、ゲート配線コンタク側の
ゲート電極４が島状パターン２の端部とクロスする段差
部エフであった。

第９図は本発明の第４の実施例の平面図であり、第１図
ないし第６図と同一の符号は、同一または同等部分を表
わしている。

本実施例は、ゲート電極４と島状パターン２とのクロス
部において、前記第３の実施例で述べた島状パータン２
の凸状張出し部分工５をゲート電極４の幅内に納まるよ
うに形成したものである。

この場合も上記第３の実施例と同様に破壊耐量が向上す
る。

第１０図は本発明の第５の実施例の平面図であり、第１
図ないし第９図と同一の符号は、同一または同等部分を
表わしている。

本実施例の素子構造は、第１図において説明した実施例
と同様に、島状パターン２の端部とゲート電極４とが交
差する段差部１７．３７の表面を、最終プロセスの電極
配線工程においてＡＩ配線パターン１８でカバーした点
に特徴がある。

このような構造を有する本実施例では、第１図に示した
実施例とは異なり、段差部１７．３７にて発生した熱を
放散する効果は有しないが、ＡＩ配線パターン１８下部
のＰｏ１ｙ　　Ｓｔは水素化されず結晶化が不十分とな
る。

したがって、島状パターン２とゲート電極４とが交差す
る段差部１７．３７近傍での電流集中が緩和されて、該
段差部近傍でのゲート絶縁膜の破壊を防１にすることが
できる。

第１２図は本発明の第６の実施例の平面図であり、第１
図ないし第１１図と同一の符号は、同一または同等部分
を表わしている。

本実施例では、ソースコンタクト窓開は部８およびドレ
インコンタクト窓開は部９の幅ｄを、チャネル幅Ｗの１
／２とし、さらに該コンタクト部をチャネルの中心に形
成した。

このような構造のトランジスタでは、段差部１７．３７
が、ソースコンタクト窓開は部８とドレインコンタクト
窓開は部とを向かい合う２辺とする四角形によって囲ま
れる領域に存在しない。

すなわち、段差部１７．３７はソース・ドレイン電流の
主通路内に存在しないので、該段差部１７．３７には前
記主通路部を外れて外側に広がった分のソース・ドレイ
ン電流のみが流れる。

したがって、段差部１７．３７近傍の電流集中が緩和さ
れ、ゲート絶縁膜３の破壊が防ＩＩ−される。

第１３図は本発明の第７の実施例の平面図であり、第１
６図は第１３図のＡ−Ａ断面図である。

同図において、第１図ないし第１２図と同一の符号は、
同一または同等部分を表わしている。

本実施例は、障壁部２１を、段差部１７．３７が形成さ
れる該島状パターンの端部に設けた点に特徴がある。

この障壁部２１は、ゲート絶縁膜３とゲート電極４とを
形成するときに同時に形成されるＳ　ｉＯ２膜４８とＰ
ｏ１ｙ　　Ｓｉ膜４９との積層膜である。

このような構造を６する本実施例では、障壁部２１下部
のソース領域、ドレイン領域が十分に結晶化されず高抵
抗化するので電流が流れにくくなる。

したがって、ゲート電極４がクロスオーバする島状パタ
ーン２の端部における電流集中を抑制でき、段差部１７
．３７でのゲート絶縁膜３の破壊を防止することができ
る。

第１４図は本発明の第８の実施例の平面図であり、第１
図ないし第１３図と同一の符号は、同一または同等部分
を表している。

本実施例では、第１３図に示した第７の実施例における
障壁部２１を設ける代わりに、その部分を除去すること
によって凹状の切欠部２２を設けた点に特徴がある。

このような構造を９する薄膜トランジスタでは、ソース
・トレイン電流が切欠部２２によって妨げられるので、
段差部１７．３７がソース・ドレイン電流の主通路部に
存在しないこととなる。

すなわち、本実施例は、前記第７の実施例における障壁
部２１下部の島状パターン２のの抵抗値を）！１（限大
にしたのと同等の効果を有する。

さらに、前記第７の実施例の場合、障壁部２１を形成す
るためには、ゲート絶縁膜３を形成するためのマスク、
およびゲート電極４を形成するためのマスクの両方を変
更しなければならないが、本実施例では島状パターン２
を形成するためのマスクのみを変更すれば良い。

第１５図は本発明の第９の実施例の平面図であり、第１
図ないし第１４図と同一の符号は、同一または同等部分
を表している。

本実施例では、段差部１７．３７近傍のゲート絶縁膜３
と島状パターン２との間に、Ｓ　ｉ　Ｏ２膜から成る絶
縁膜パターン２３を介在させた点に特徴かある。

このような構造を有する薄膜トランジスタでは、ゲート
電極４に電圧が印加されても、絶縁膜パターン２３の下
部では、それ以外の部分に比較してゲート電圧による電
界か抑制される。

したがって、同じチャネル領域であっても絶縁膜パター
ン２３の下部に相当する部分では、他の部分に比べてソ
ース・ドレイン電流が流れにくくなる。

すなわち、ゲート電極４がクロスオーバする島状パター
ン２の端部近傍のチャネル領域では電流が流れにくくな
るので、段差部１７．３７における電流集中を抑制でき
る。

したがって、段差部１７．３７におけるゲート絶縁膜３
の破壊を防１１−することができる。

この実施例では、絶縁膜パターン２３を５ｉ０２膜によ
って形成するものとして説明したが、ＰＳＧ、シリコン
窒化膜、Ｔ　ａ　２０　ｓ、Ａ　１２０３等であっても
かまわない。

以上の実施例においては、島状パターン２とゲート電極
４とがゲート絶縁膜３を介してクロスオ−バする段差部
１７．３７近傍のゲート絶縁膜３の破壊防止手段を、一
つの薄膜トランジスタにつき一手段づつ講じるものとし
て説明したが、これらの手段を必要に応じて組み合わせ
、１ｑ数講じたものであってもかまわない。

第１１図は本発明の第１０の実施例の平面図であり、第
１図ないし第１６図と同一の符号は、同一または同等部
分を表わしている。

この実施例は、第６図に示された第３の実施例と第１０
図に示された第５の実施例とを組合せた（１が造である
。

すなわち、Ｐｏ１ｙ　　Ｓｔ島状パターン２は、ゲート
電極４との交差部において凸状に形成され、凸状部分１
５はゲート電極配線１３またはＡＩ配線パターン１８で
カバーされている。

このような構造を有する本実施例では、水素プラズマ処
理か行なわれても、ＡＩ配線パターン１８、ゲート電極
配線１３下の凸状張出し部１５の結晶化がおさえられる
。

したがって、凸状張出し部１５による電流の分散効果と
、ＡＩ配線パターン１８を形成したことによる結晶化の
抑制効果という２つの相乗効果により、段差部１７．３
７でのソース・ドレイン電流の極部的集中によるゲート
絶縁膜３の破壊を防止できる。

（発明の効果） 本発明によれば、薄膜トランジスタにおいて、島状パタ
ーンとゲート電極とがオーバラップするの段差部近傍に
流れるソース・ドレイン電流量を少なくすることができ
るので、上記段差部近傍のゲート絶縁膜の破壊を防止で
き、長期間使用に耐える薄膜トランジスタを製作するこ
とができるようになる。

【図面の簡単な説明】

第１，６図は本発明の実施例の製造プロセスを示した平
面図である。 第２図は従来の薄膜トランジスタの平面図である。 第３図は従来の薄膜トランジスタの断面図である。 第４．１５．１６図は本発明の実施例の断面図である。 第５図はゲート電圧とソース・ドレイン電流との関係を
示した図である。 第７図はソース・ドレイン電流の流れ分布を示した模式
図である。 第８図はチャネル形状と故障発生率との関係を示した図
である。 第９図ないし第１４図は本発明の実施例の平面図である
。 １・・・透明絶縁基板、２・・・島状パターン、３・・
・ゲート絶縁膜、４・・・ゲート電極、６・・・ソース
領域、７・・・ドレイン領域、１３・・・ゲート電極配
線、１５・・・凸状に張出した部分、１７．３７・・・
段差部、１８・・・ＡＩ配線パターン、２１・・・障壁
部、２２・・・切欠部、２３・・・絶縁膜パターン、２
４・・・ゲート電極の厚い部分 代理人　　　弁理士　ヘ［シ　　本　道　人第１図 第４図 第５図 ＶＧ（Ｖ） 第６図 第７図 Ｗ花 第９図 第１０図 第１Ｉ図 第１２図

Claims (9)

【特許請求の範囲】
1. （１）絶縁性基板と、 絶縁性基板の表面上に形成された島状の半導体薄膜と、 島状の半導体薄膜の表面に、第１の絶縁膜を介してクロ
   スオーバ状に形成されたゲート電極と、島状の半導体薄
   膜領域に、ゲート電極をはさんで互いに対向して形成さ
   れたソース領域およびドレイン領域と、 前記ゲート電極および島状の半導体薄膜の表面に形成さ
   れた第２の絶縁膜とを有する薄膜トランジスタにおいて
   、 島状の半導体薄膜の端部であって、該島状の半導体薄膜
   とゲート電極とが第１の絶縁膜を介してクロスオーバす
   る段差部近傍の抵抗値は、その他の部分の抵抗値よりも
   高いことを特徴とする薄膜トランジスタ。
2. （２）前記段差部近傍の表面には、前記第２の絶縁膜を
   介して配線パターンが形成されていることを特徴とする
   特許請求の範囲第１項記載の薄膜トランジスタ。
3. （３）ゲート電極の厚さは、段差部近傍がその他の部分
   よりも厚く形成されていることを特徴とする特許請求の
   範囲第１項または第２項記載の薄膜トランジスタ。
4. （４）前記段差部近傍のソース領域およびドレイン領域
   の表面には、絶縁膜と導電膜とが積層状に形成されてい
   ることを特徴とする特許請求の範囲第１項ないし第３項
   のいずれかに記載の薄膜トランジスタ。
5. （５）絶縁性基板と、 絶縁性基板の表面上に形成された島状の半導体薄膜と、 島状の半導体薄膜の表面に、第１の絶縁膜を介してクロ
   スオーバ状に形成されたゲート電極と、島状の半導体薄
   膜領域に、ゲート電極をはさんで互いに対向して形成さ
   れたソース領域およびドレイン領域と、 前記ゲート電極および島状の半導体薄膜の表面に形成さ
   れた第２の絶縁膜と、 前記ソース領域およびドレイン領域を外部の配線パター
   ンと接続するために、前記第２の絶縁膜に設けられたコ
   ンタクト窓開け部とを有する薄膜トランジスタにおいて
   、 島状の半導体薄膜の端部であって、該島状の半導体薄膜
   とゲート電極とが第１の絶縁膜を介してクロスオーバす
   る段差部は、前記ソース領域およびドレイン領域の問を
   流れるソース・ドレイン電流の主通路内に存在しないこ
   とを特徴とする薄膜トランジスタ。
6. （６）前記段差部は、島状の半導体薄膜の向かい合う２
   辺の少なくとも１辺に形成された凸状に広がった部分に
   形成されていることを特徴とする特許請求の範囲第５項
   記載の薄膜トランジスタ。
7. （７）前記ソースコンタクト窓開け部およびドレインコ
   ンタクト窓開け部の幅が十分小さく、前記段差部が、該
   ソースコンタクト窓開け部とドレインコンタクト窓開け
   部とを向かい合う２辺とする四角形によって囲まれる領
   域に存在しないことを特徴とする特許請求の範囲第５項
   または第６項記載の薄膜トランジスタ。
8. （８）前記段差部が形成される島状の半導体薄膜の辺に
   は、凹状の切り込みが形成されていることを特徴とする
   特許請求の範囲第５項ないし第７項のいずれかに記載の
   薄膜トランジスタ。
9. （９）絶縁性基板と、 絶縁性基板の表面上に形成された島状の半導体薄膜と、 島状の半導体薄膜の表面に、第１の絶縁膜を介してクロ
   スオーバ状に形成されたゲート電極とを有する薄膜トラ
   ンジスタにおいて、 島状の半導体薄膜の端部であって、該島状の半導体薄膜
   とゲート電極とが第１の絶縁膜を介してクロスオーバす
   る段差部近傍では、該ゲート電極と第１の絶縁膜との間
   に、絶縁膜パターンが形成されていることを特徴とする
   薄膜トランジスタ。