JPS61187253A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特にシリサイド
化された多結晶シリコン配線層により回路素子を構成し
た半導体装置の製造方法に関する。

〔従来の技術〕

従来、回路素子の一部の高抵抗化によシ動作機能のプロ
グラミングを行う半導体装置を構成する場合、高抵抗化
の為の回路素子（以下、ヒユーズと記す）を多結晶シリ
コン配線層で構成し、これを適当な電流の通電や、もし
くけ外部からのレーザビーム等のエネルギービーム照射
等の方法で加熱溶断し、高抵抗化を実現していたｏしか
し、この方法はヒユーズを完全に溶断しなくてはならず
、溶断に用いる電流やエネルギービームが周囲の層間形
成層や他の回路素子等を破損する事があるほか、通常数
千オングストローム床）の厚さをもつ多結晶シリコン配
線層によるヒユーズを溶断することで、溶断個所に半導
体装置の信頼性上好ましくない段差が生じるなどの欠点
があった。

〔発明が解決しようとする問題点〕

本発明の目的は、前記欠点を改善し、ヒユーズの高抵抗
化に際しての溶断処置を不要とする事で溶断時に生じて
いた半導体装置のヒーーズ以外の部分の破損や、信頼性
上問題となるヒーーズ溶断後の段部の発生を無くシ、ヒ
ーーズ高抵抗化処置後も信頼性上不安の無いようにした
半導体装置の製造方法を枡供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法の構成は、回路素子を構
成する多結晶シリコン配線層の少なくとも一部分がシリ
サイド化され、前記シリサイド化された部分を除去して
前記配線層を電気的に高抵抗化することによシ、所定の
機能を持たせることを特徴とする。

〔実施例〕

次に図面を参照しながら本発明の詳細な説明する０ 第１図および第２図は本発明の実施例の半導体装置の製
造方法で用いられるヒーーズの平面図および断面図、第
３図は第１図、第２図に示すヒユーズを用いて構成した
プログラミング回路の一部を示した回路図である。第３
図におけるヒユーズＡは第１図、第２図に示すヒーーズ
に対応する○第１図、第２図において、本ヒーーズは、
半導体基板上に設けられた多結晶シリコン配線層１と、
両端の接続窓４とを有する。この多結晶７リコン配線層
１の表面はタングステン・シリサイド化される。接続窓
４はアルミニウム配線３によって電気的に接続される。

第３図の回路動作を説明すると概ね次の様になる。第１
図にも示したヒユーズＡはリン・ドープによって層抵抗
約３００Ω／口にコントロールされた多結晶シリコン配
線層をタングステンにより表面をシリサイド化したもの
で形成されており、層抵抗は約５Ω／１コ、ヒーーズＡ
自体の抵抗値は５００Ω程！テアルｏ　イ”！、ｌｉ緑
ＶＤｎ　、　Ｖｓ８　（７）電位はそれぞれ５Ｖ、ｏＶ
であるとする。初段のインバータを構成するトランジス
タＱｔ　＊　Ｑｚ　（７）ゲートは、ヒユーズＡを介し
て電源ＶＤＤに吊られている為、ゲートの電位は３Ｖ程
度である。Ｐ形チャネル・トランジスタＱｌ、Ｎ形チャ
ネル・トランジスタＱ２のし縫い値電圧は、このときゲ
ート宝玉Ｖｇ（３Ｖ）を高インピーダンス状態（以下″
′Ｈ”レベルと記す）と感じる様に半導体製造時にあら
かじめ設定しであるので、このとき回路ブロックａの出
力は低インピーダンス状態（以下”Ｌ”レベルと記す）
である。

次に、回路プログラミングの必要から、回路プロ、りｂ
の初段を′Ｈ”レベルに切換える為、ヒーーズＡに上部
からＹＡＧレーザビームを胛射し高抵抗化をはかる。即
ち、レーザビームのもつエネルギによりヒユーズのシリ
サイド化された部分を除去する結果、ヒユーズの層抵抗
はシリサイド化以前の多結晶シリコンの層抵抗にほぼ戻
るので、ヒユーズへの抵抗は３０にΩ程度にはね上がる
。

するとトランジスタＱ！、Ｑｈのゲート電位は、レーザ
照射前の３ｖに比して十分低い値、すなわちＬ”レベル
となるので回路ブロックｂの初段は′Ｈ”レベルとなっ
て、回路プログラミングが実行される。

前記実施例のごとく、初段のレベルを′Ｈ”→”Ｌ”ｔ
たは１Ｌ”→”Ｈ″′へ切替える事ができるから、従来
の様に、ヒユーズの高抵抗化の為に−５＝ 溶断する必要は全くなく、レーザビーム服射処置後も半
導体装置は構造的、電気的に安定になる。

これにより、信頼性を損なわずにヒーーズによる回路プ
ログラミングを施した半導体装置を提供できる。

本実施例では、多結晶シリコン配線層をタングステン・
シリサイド化したものと、スパッタアルミニウムによる
金属配線層との２層配線プロセスを用いている。ヒーー
ズＡの形成に用いる多結晶シリコン層は、通常トランジ
スタのゲート電極や素子分離用酸化膜上において通常の
配線として使用される。層の厚さは約５００ＯＡ内外が
望′中しく、これを成長した後配線抵抗を低減させるべ
く、リン拡散を１０００″０程度の雰囲気中で行う。更
にヒユーズＡのパターニングをトランジスタのゲート電
極のそれらと同時に行う。

次に拡散層領域にＰ形、Ｎ形のシース、ドレイン領域を
形成する為、前に形成したゲート電極によるセルフ・ア
ライメント法を用いて不純物イオンの打込みを行う。１
１００℃程変の熱処理を施し、適当な接合深度を得る。

次に、タングステンによるシリサイド処理を行うが、前
処理として多結晶シリコン層の表面のみを選択的にクリ
サイド化する為、トランジスタのゲート電極や、多結晶
シリコン層配線上、およびソースドレイン領域上に１０
００’Ｏ程度の秀囲気中で酸化膜をつけた後、ゲート電
極表面上の酸化膜のみを選択的にエツチング除去する。

最後に、タングステンを高周波スパッタ法により５００
０Ａ程付着させてシリサイド化が終了する。

この後は、通常の金属配線形成のプロセスと同様である
。すなわち、シリサイド化多結晶シリコン配線層上に２
０００Ａ程度の層間形成膜をたい積成長させた後、この
上に形成するアルミニウム配線と下の多結晶シリコン層
配線や拡散層等とを接続すべく接続窓を適当なエツチン
グ法により開孔する。最後にヒユーズＡやトランジスタ
Ｑｔ、Ｑｈに至るアルミ配線を、高周波スパッタ法とド
ライエツチング法によるパターニングによ多形成する。

本発明の実施例ではプログラミングを、半導体装置守成
後に外部からレーザビーム照射によって行っているが、
要は多結晶シリコン配線層表面のクリサイド化部分が除
去できれば良く、その除去処理が半導体製造工程中に行
なわれてもよい０この例としては、アルミ配線と下との
接続窓開孔エツチングの処置を、シリサイド部分を除去
すべきヒーーズ上で行えば、エツチング条件さえ吟味す
ればクリサイド部の除去が前記開孔工程と同時に出来る
事になる。また後天的に行う場合も、レーザビーム照射
に限定される事はなく、他の線源電子ビームや高田力Ｘ
線を照射してもよい。また、本実施例でヒーーズと呼ん
でいる部分は、例えばトランジスタのゲート電極そのも
のであっても何ら支障はない。シリサイドプロセスも、
タングステンに限定されることなく、Ｍｏ＋Ｔｉ　　な
ど他の金属シリサイドプロセスであってかまわない０〔
発明の効果〕 本発明によれば以上説明したように、従来ヒユーズを高
抵抗化して回路プログラミングを行う場合、通電やレー
ザビーム照射による溶断処置に依っていたところをヒユ
ーズを溶断することなく高抵抗化が実現できる為、ビー
ム照射溶断時に起きていた他の素子や層間膜の破損を免
れ、もって処置後の半導体装置が構造的、電気的に処置
前に比して劣化せず安定し、しいては信頼性を落とすこ
となく、ヒユーズによるプログラミングを施すことがで
きるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の半導体装置の調造方法のヒー
ーズを示す平面図、第２図は第１図の断面図、第３図は
第１図に示すヒーーズを用いたプログラミング回路図で
ある。 面図において、 １・・・・・・多結晶シリコン配線層、２・・・・・・
多結晶シリコン表面のタングステンシリサイド化された
部分、３・・・・・・アルミニウム配線、４・・・・・
・接続窓、ＶＤＤ、ＶＳＳ・・・・・・電源、ａ・・・
・・・ヒユーズを含むプログラミング回路初段プロ、り
、ｂ・・・・・・プログラミング回路本体、Ｑｌ・・・
・・・初段Ｐチャネルトランシスタｓ　Ｑｈ　・・・・
・・初段Ｎ形トランジスタ、Ａ・・曲ヒユーズ。

Claims (2)

【特許請求の範囲】
1. （１）回路素子を構成する多結晶シリコン配線層が部分
   的シリサイド化され、前記シリサイド化された部分を除
   去して前記配線層を電気的に高抵抗化し、前記回路素子
   を所定の機能とすることを特徴とする半導体装置の製造
   方法。
2. （２）シリサイド化された部分を除去する方法として、
   エネルギービームを照射する方法が用いられることを特
   徴とする特許請求の範囲第１項記載の半導体装置の製造
   方法。