TWI413235B - 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變 - Google Patents

用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變 Download PDF

Info

Publication number
TWI413235B
TWI413235B TW098130968A TW98130968A TWI413235B TW I413235 B TWI413235 B TW I413235B TW 098130968 A TW098130968 A TW 098130968A TW 98130968 A TW98130968 A TW 98130968A TW I413235 B TWI413235 B TW I413235B
Authority
TW
Taiwan
Prior art keywords
resistive
region
link
substrate
resistor
Prior art date
Application number
TW098130968A
Other languages
English (en)
Other versions
TW201029149A (en
Inventor
Frank A Baiocchi
James T Cargo
John M Delucca
Barry J Dutt
Charles Martin
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW201029149A publication Critical patent/TW201029149A/zh
Application granted granted Critical
Publication of TWI413235B publication Critical patent/TWI413235B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變
本發明大體上係關於半導體製造，且更具體而言，本發明係關於改變積體電路中之電阻器的值。
將可熔鏈(fusible link)併入於一積體電路設計中係一種提供用於改變已製作的IC器件以修補缺陷之已熟知的方法。該方法典型地包含使用電力或雷射輻射以開斷一可熔鏈熔線(fusible link fuse)。用於改變IC器件之其他方法包含設計修訂及聚焦離子束(FIB)修改，該兩者均大體上涉及相當大的費用。
可熔鏈的切斷係一破壞性處理程序，其係用以解除電路元件的有效使用。因此，例如金屬熔線典型地位於接近器件的表面(在一上部互連層級)，致使金屬熔線可被熔斷而不影響更接近該基板之其他材料或電路元件。熔線斷開處理程序中之附帶性損害係可靠性掛慮，其可能導致器件良率降低及/或在遞送給一消費者後提早失效。
一項實施例提供一種電子器件。該電子器件包含一基板及在該基板上之一電介質層。一電阻鏈接位於該基板與該電介質層之間。該鏈接包含一第一電阻區域及一第二電阻區域。該第一電阻區域包含具有一第一電阻率及一第一形態之一半導體。該第二電阻區域包含具有一第二電阻率及一不同的第二形態之半導體。
另一實施例係一種製造一電子器件之方法。在一步驟中，該方法提供一半導體基板，該半導體基板具有形成於其上之一電介質層及在該基板與該電介質之間的一電阻器。該電阻器包含具有一第一形態之一半導體。在另一步驟中，以電磁輻射照明該電阻器。在另一步驟中，藉由該照明將該電阻器之一部分從該半導體之該第一形態轉換為一不同之第二形態。
前文已概括本發明之特徵致使熟悉此項技術者可較好地理解下文之本發明的詳細說明。形成本發明技術方案的主題之本發明的額外特徵將在下文中描述。熟悉此項技術者應瞭解的是，其等可容易地使用所揭示之概念及特定實施例作為用於設計或修改用於實現與本發明相同目的之其他結構之一基礎。熟悉此項技術者亦應認識到此類等效結構不脫離本發明之精神及範圍。
為更完全理解本發明，現結合附圖對以下說明作出參考。
本文之實施例描述在製作一電子器件後用光照明一半導體電阻器來修改該電阻器的電阻。該照明加熱該半導體電阻器之一部分。該加熱可引起該部分的熔化或其形態的固態改變。可選擇該照明以促使一結晶半導體之加熱部分形成一非晶系部分，或以促使一非晶系半導體之加熱部分形成一結晶部分。因而，該電阻器之電阻可被可逆地調整至一所需值。該等實施例容許在作用中(可操作)狀態或非作用中(非可操作)狀態時電路的可逆電阻調諧。若需要，可使用適當的電路以如用於可熔鏈之一類似的方法來啟動或撤銷啟動在一電子器件中之多餘電路。
此處，同素異形體係指由半導體原子之間的化學鍵排列決定之一元素或化合物半導體的形式。一同素狀態係指一半導體區域的同素特性。更明確言之，舉例而言，一半導體組合物之結晶及非晶系形式係一半導體組合物的不同同素狀態。具有不同同素狀態的兩個半導體亦具有一不同形態。
此處，一半導體區域之形態係指該半導體區域之一結構形式。例如以下半導體區域具有不同形態：一單晶區域、一非晶系區域、具有一第一平均粒徑之一第一多晶區域，及具有一不同第二平均粒徑之一第二多晶區域。此處，當該第一區域之平均粒徑與該第二區域之平均粒徑相差達約10%或更多時，一第一區域及一第二區域具有不同平均粒徑。
在一些情況中，具有一相同之同素狀態的兩個半導體區域具有一不同形態。例如，具有不同平均粒徑的兩個多晶半導體區域具有相同之同素狀態，但具有一不同形態。
此處，相對於一電阻元件或鏈接之單結晶表示該電阻元件或鏈接係一下伏結晶半導體之一晶格的一延伸。相對於一電阻鏈接之一區域的單結晶表示該半導體的原子係在該區域中之一單晶晶格的部分。相對於一電阻鏈接之一區域之多結晶表示該區域包括不為一單晶之區域的至少兩個晶疇。更明確言之，在一多晶區域中之一晶疇的晶體晶格之晶格軸係相對於另一晶疇之軸任意定向的。
已知包括(例如)矽、鍺及砷化鎵之半導體存在於結晶同素狀態及非晶系同素狀態兩者中。一半導體可為本質的或可包含一個或多個摻雜物。在一本質組合物中，雜質係非電活性的，或存在於不因該等雜質之存在而明顯影響半導體組合物之電屬性的濃度中。在一摻雜半導體中，摻雜物的存在可改變該半導體的電阻率。一摻雜半導體的電阻率通常低於一本質半導體的電阻率。
一半導體電阻器可由一摻雜半導體或一未摻雜半導體形成。該半導體電阻器可為單形態或多形態。一單形態電阻器僅包括半導體之一形態，舉例而言，具有一相關聯平均粒徑之單晶或多晶。一多形態電阻器包括兩個或更多個形態之半導體，舉例而言，單晶及多晶，或具有不同平均粒徑之兩個多晶區域。
目前公認的是，可將在一半導體器件中之從一結晶半導體形成之一電阻元件可逆地轉換為一非晶系形式而不有害地改變半導體組合物的莫耳體積。該轉換係藉由圖案化到該器件中之原始結晶結構的最小尺度變化而完成。結晶同素異形體可為單晶或多晶。此外，非晶系同素異形體可被轉換為具有與單晶或該原始多晶同素異形體類似電阻率之一多晶同素異形體。此處描述之實施例提供一構件以可控制地及可逆地改變元件之電阻到一所需值。以此方式，可調諧該電阻元件以達到該半導體器件之一所需操作特性。
在一些情況中，該非晶系同素異形體之電阻率為該半導體之一結晶同素異形體之電阻率的至少約100倍。在此處描述之一些實施例中，該半導體組合物包括矽。本質結晶矽之電阻率約為0.23MΩ-cm，而非晶系矽(a-Si)之電阻率大約為100MΩ-cm，兩者相差超過400倍。典型地，一電阻元件係形成為一單晶元件或一多晶元件。因此，舉例而言，對於本質矽，在一電阻元件中之結晶及非晶系矽的比例可被改變以導致一電阻值高達如製作的電阻元件之電阻的400倍。一般而言，對於其他半導體及對於摻雜半導體，該電阻差係不同的。
此等觀察極其適合於調整基於矽之電阻器(舉例而言，形成在一半導體基板中或在該半導體基板上之基於矽的電阻器)的，容許在一作用中或非作用中狀態時之電路的電阻調諧。例如，一擴散電阻器可形成於在亦含有其他主動半導體元件及被動半導體元件的一單晶矽基板上之一電路中。一旦完成及測試該電路，該擴散電阻器可被調諧到一較高電阻值。若在該電路正在操作中時調諧該電阻器，可使用該電路之一操作特性作為一調諧參數而動態地調諧該電阻器。
如下文更詳細地討論，可藉由使用一預定波長或波長範圍及一預定功率的一光源照明一電阻器之一部分並持續一所選持續時間或一所選持續時間的特定數目之脈衝而改變該電阻器之形態。在一些實施例中，該光源係在包括該電阻器之該半導體器件的外部。在一些實施例中，該光源係與晶粒或與其中該晶粒被放置作為一「在一晶片上之系統」的部分之一封裝整合在一起。
首先轉到圖1，其繪示根據本發明而形成之一電阻元件的一平面圖，且大體上標示為100。該電阻元件100不具限制性地繪示為具有一「啞鈴體」結構之一電阻器。其他電阻元件可包含例如具有經設計以提供一特定電容或電感之一結構佈局的分散式R-C或L-C元件。該電阻元件100包含一電阻鏈接110及習知連接部120。該等連接部120不具限制性地繪示為用於例如接觸件130之接觸件著陸墊，例如，但可包含在一特定設計中有用以向該電阻鏈接110提供存取之其他互連元件。此等其他元件包含(不限制於)層間導通孔、多晶矽線、金屬線及鎢接觸件。
圖2說明一實例半導體器件200之一截面圖。該半導體器件200包含一基板210。該基板210可包含其上可形成一電子器件之任何半導體材料，包含(不限制於)矽、鍺、砷化鎵(GaAs)、碳、鍺、碳化矽、矽鍺、磷化鎵及氮化鎵。該基板210可形成為例如一同質基板(舉例而言，一晶圓)、一絕緣體上覆矽(SOI)層或一磊晶層。此等基板典型地包含一單結晶表面層且可被摻雜以對該基板210之全部或一部分給予一所需電阻率。該基板可包含一電晶體220，該電晶體220不具限制性地圖解說明為一MOS電晶體。該電晶體220包含源極/汲極區域223及一閘極結構227。習知電介質層230及一習知閘極電介質層235係形成在該基板210上，且可包含金屬互連240、導通孔250及接觸件260。
該半導體器件200可包含一個或多個例如此處繪示為電阻器且根據本發明而形成之電阻元件270、280、290。該電阻元件270形成在該基板210中且可為例如一擴散電阻器。該等電阻元件280、290係由上伏於該基板210的一層半導體組合物所形成。該上伏半導體組合物可為與該下伏基板210相同的或一不同的半導體組合物。例如，該電阻元件280可由一多晶矽層形成，而該基板210可為GaAs。該電阻元件280可例如在形成該電晶體220之一閘極的一層中形成。該電阻元件290可例如從在該半導體器件200之一互連層級中形成之一半導體層而形成。不受限制，該等電阻元件280、290可由例如多晶矽而形成。
現轉向圖3A及圖3B，其等分別說明在至少部分地形成該半導體器件200後該電阻元件270之一電阻鏈接310一平面圖及一截面圖。該電阻鏈接310可為該電阻元件270之經組態以提供其一預定電阻之部分的全部或一部分。在一些實施例中，該電阻鏈接310包含經植入及擴散以給予其一所需電阻率之一摻雜物。因為該電阻鏈接310係一擴散電阻器之一部分，該電阻鏈接310首先係一單晶體，且係該基板210之晶格的一延伸。
該電阻鏈接310之電阻大體上係該半導體組合物(此處，經任何摻雜而改質的該基板210)之電阻率及該電阻鏈接310之幾何形狀的一函數。例如本質矽之電阻率ρ係約0.23MΩ-cm。在一電流方向具有例如一矩形橫截面積A之一電阻鏈接將具有一電阻約等於，其中係該電阻鏈接在電流方向之長度。
圖3C及圖3D分別說明位於該基板210上而形成的該電阻元件280之一電阻鏈接320的一平面圖及一截面圖。該電介質層235從該基板210隔離該電阻鏈接320。該電阻鏈接320具有一多晶形態，且包含由晶粒邊界350分離之晶粒340。該等晶粒340相對於該基板210具有一任意晶格定向。在一些實施例中，該電阻鏈接320由多晶矽形成。該電阻鏈接320可為本質的，或可包含所選擇以給予其一所需電阻率之一摻雜物。該多晶電阻鏈接320之電阻率將大體上為與具有相同組合物之一單晶半導體的電阻率大約相同。
圖3E及圖3F分別說明位於該基板210上而形成之該電阻元件290的一電阻鏈接360之一平面圖及一截面圖。該電阻鏈接360係連同上方及下方的許多電介質層230一起定位，反映出該電阻鏈接360係在該半導體器件200之一互連層級上形成的事實。如對於該電阻鏈接320所描述，該電阻鏈接360包含由晶粒邊界350分離之晶粒340，且可由例如多晶矽形成。
現轉向圖4A，其說明電阻鏈接310在暴露於一照明處理程序410時的一平面圖。如此處所使用，一照明處理程序指特徵化一電阻鏈接之照明的一組條件，包含例如一光點尺寸。該照明處理程序410照明該電阻鏈接310的一些或全部，如由該照明光點及該電阻鏈接310之相對尺寸及該光點到該電阻鏈接310之對準所決定。在所說明之實施例中，照明電阻鏈接310之一些但非全部。
該照明處理程序410經組態以遞送足夠加熱一區域420之一功率密度(舉例而言，W/μm2 )至該電阻鏈接310。該加熱可熔化該區域420或引起從一形態到另一不同形態之一固態轉變。如在下文更充分地描述，一照明處理程序可包含例如該照明光點之功率密度及時間上的、作用時間循環及光源之波長的一組合。
該照明處理程序410可包含經設計以加熱該電阻鏈接310之所需部分的一子處理程序，其可跟隨經設計以容許所加熱部分冷卻到一所需時間溫度特性之一子處理程序。在其他參數中，該時間溫度特性可考量該電阻鏈接310為其之一部分的該半導體器件200之多種結構特徵的熱導率，及儲存在該電阻元件310中之總功率及該等特徵。在圖4A及圖4B中所說明的實施例中，選擇暴露條件致使所加熱的部分冷卻得足夠快，使所加熱區域420之至少一些形成該半導體的一非晶系同素異形體。因而，該區域420之電阻率從相關聯於該結晶半導體的電阻率升高至相關聯於該半導體組合物之非晶系同素異形體的電阻率。為非晶系之該區域420構成該電阻鏈接400之一第一電阻區域。
該照明處理程序410未充分加熱一區域430，該區域430保持結晶，且保留相關聯於該結晶半導體之電阻率。該非晶系半導體組合物(例如該區域420)具有比該結晶半導體組合物之電阻率更大的一電阻率，例如對於矽為約100MΩ-cm。因而，該區域420具有比該區域430更大之一電阻率，且該電阻鏈接400之所得電阻由該照明處理程序410而升高。藉由組態該照明處理程序410以使該電阻鏈接400之一所需部分轉換為非晶系同素異形體，該電阻鏈接400之電阻可被調整為介於部分地由該結晶同素異形體之電阻率決定的一最小值與部分地由該非晶系同素異形體之電阻率決定的一最大值之間。
圖4C及圖4D說明一實施例，其中最初為多晶的該電阻鏈接320被暴露到該照明處理程序410。以一類似於圖4A及圖4B之實施例的方式，加熱且冷卻該電阻鏈接320之一部分，形成係一第一電阻區域之一非晶系區域460及係一第二電阻區域之一多晶區域470。該電阻鏈接450之電阻因而藉由該區域460從多晶同素異形體轉換為非晶系同素異形體而升高。前述討論亦適用於電阻鏈接360。
轉向圖5A及圖5B，其等說明該電阻鏈接310之一部分從一非晶系同素異形體轉換為一結晶同素異形體的一實施例。一照明處理程序510照明該電阻鏈接310之先前轉換為一非晶系同素異形體的一部分，促使所照明部分的至少部分熔化並隨後結晶化，或經受從非晶系到多晶的一固態轉變。該照明處理程序510將大體上提供不同於該照明處理程序410之一照明輪廓。如以前，選擇暴露條件致使被照明部分之溫度以一預定時間溫度特性下降。然而，對照部分420、460的冷卻，該被照明部分冷卻得足夠慢使得形成一多晶部分520。
該電阻鏈接310之區域430尚未因該照明處理程序510而改變，且大體上保留該單晶半導體組合物之電阻率。因為部分430、520均為結晶，該區域430之電阻率約等於該部分520之電阻率。此外，因為該結晶半導體之電阻率係典型地低於該非晶系半導體之電阻率，該電阻鏈接310之電阻因照明處理程序510而降低。雖然歸因於晶粒邊界電阻，該部分520之電阻率可稍微較高，此作用被認為在一些情況中足夠小而可忽略。例如，當在該部分520中之粒直徑係約1微米或更大時，期望該部分520之電阻率約等於區域430之電阻率。然而，在該粒直徑係大約一奈米或更小的情況中，期望該部分520之電阻率為明顯大於該區域430之電阻率。
在圖5B中說明非晶系部分530。該等部分530可源自例如該電阻鏈接310之被照明區域的未完全熔化或該半導體組合物之不均勻冷卻。當存在時，該等部分530可為該結晶處理程序之一異常性生成物(artifact)，或可為經決定以導致該電阻鏈接310之一所需電阻的時間溫度輪廓之一故意結果。若該等非晶系部分係存在的，則該電阻鏈接310之電阻將為該晶體區域430、該多晶部分520及該等非晶系部分530之相對作用的一函數。
現轉向圖5C及圖5D，其說明其中藉由該照明處理程序510加熱該電阻鏈接320之一部分而使該電阻鏈接320之電阻降低之一實施例。藉由該照明處理程序510以類似於相對於圖5A及圖5B之實施例而描述之一方式而照明該電阻鏈接320之一區域。藉此，一部分560從一非晶系同素異形體轉換為一多晶同素異形體，降低該電阻鏈接320之電阻。一多晶部分570大體上係由該電阻鏈接320藉由該照明處理程序410或該照明處理程序510之照明而改變。
然而，在圖5C及圖5D之實施例中，因為該照明處理程序510未對準藉由該照明處理程序410而轉換為該非晶系同素異形體之該電阻鏈接320的部分，所以一部分580保持非晶系。此未對準可為從一照明處理程序到另一照明處理程序之對準容許度的一異常性生成物，或可故意地被引入以導致該半導體組合物之結晶及非晶系同素異形體的一所需分佈。
一般而言，在該部分560中之晶粒的平均尺寸將與在該部分570中之晶粒的尺寸不同，此係因為該兩個部分係在不同條件下結晶化。例如，該半導體組合物之冷卻的一較慢速率大體上係與較大晶粒相關聯，而冷卻之一較快速率大體上係與較小粒相關聯。在一些情況中，如下文進一步描述，該部分560之平均粒徑小於該部分570之平均粒徑。當該等部分560、570之平均粒徑相差大於約10%時，該部分560之形態係被認為不同於該部分570之形態。在一些實施例中，該部分560之平均粒徑小於該部分570之粒徑的約50%。在包含一足夠大的冷卻速率之一些情況下，該部分560之平均粒徑小於該部分570之粒徑的約10%。運用一較大的冷却速率，可達成該部分560之一平均粒徑小於該部分570之粒徑的約1%。運用一甚至更大的冷却速率，該部分560之一平均粒徑小於該部分570之粒徑的0.1%係可能的。
現轉向圖6A，其說明經組態以將一電阻鏈接620之一部分從一第一形態轉換為一不同的第二形態之一照明處理程序610之一非限制性實施例。在一些實施例中，該照明處理程序610使該電阻鏈接620之一部分從一第一同素異形體轉換為一不同的第二同素異形體，諸如結晶轉換為非晶系或反之亦然。一光源630可為可被聚焦以提供一足夠功率密度以加熱該半導體以導致形態之一改變的任何可見電磁輻射源或不可見電磁輻射源。在一些情況中，一雷射被用於該光源630，因為此等光源廣泛易取得且已為了其他目的而被整合到半導體處理中。該光源630亦可被組態以提供該半導體器件200之上伏層230對於其係至少部分透明的光之一波長。光之該波長可被進一步選擇為大體上由該電阻鏈接620所吸收。此處，大體上吸收表示入射於該電阻鏈接620上的功率之至少約50%在該電阻鏈接620緊鄰處被轉換為熱能。
該光源630與光學器件640相關聯以使一光束650聚焦至在該電阻鏈接620上之一光點。一光學軸660被提供用於參考，並從該光源630投影至該光學器件640之一焦平面670。在所說明之實施例中，該焦平面與該電阻鏈接620重合。該光源630具有到該電阻鏈接620之一直接視線。在其他實施例中，鏡面或「光管」被用於指引輻射到待修改之電阻特徵。
在一些情況中，該輻射源係一高強度電磁輻射源。此處，高強度表示該輻射源能夠在約1mm2 或更小之一面積中(光點尺寸)中遞送至少約1E-6W。在一些情況中，該光點尺寸係約1E4μm2 或更小。該光點可與該光之波長同樣小且該光學器件640之精密度容許例如對於一同調源大約為1μm2 。在一非限制性實例中，可在該焦平面670產生一雷射，其具有1E-3W之一射束功率，及範圍從約8E-3W/μm2 到約1.4 E-2W/μm2 之一功率密度。可例如由位於St. Charles,IL的Photonic Industries製造的一Micropoint雷射系統而提供此一射束。在其他情況中，該輻射源係一不同調電磁輻射源，諸如，例如具有聚焦光學器件或光纖以產生一所需光點尺寸之一氙弧灯。
如前文所描述，可變更多種照明參數以產生一所需照明處理程序，包含光源630之總功率、照明光點的功率密度、開啟時間及作用時間循環。在多種實施例中，可變更該照明光點之該功率密度。在一些情況中，改變由該光源630輸出之該功率。在其他情況中，改變該焦平面670相對於該電阻鏈接620之位置。
圖6B說明後者實施例(相對於該電阻鏈接620改變該焦平面670之位置)的一實例，其中該焦平面670係位於該電阻鏈接620上面。在其他實施例中，該焦平面可位於該電阻鏈接620下面。在任一情況中，該光源630之功率係被分佈在該電阻鏈接620之一較大區域上，降低了相對於該焦平面670與該電阻鏈接620重合之情況中的功率密度。此外，該等電介質層230之透射比大體上將不為一(unity)，因此該光束650之功率的一部分典型地將被堆積到該等層中。在該焦平面670處產生一最大功率密度。因此，一區域680將加熱到比距該焦平面670更遠的區域更大的一程度。
該電阻鏈接620亦可相對於該光學軸660而橫向平移。以此方式，該光束650可以經設計以將該電阻鏈接620之一所需部分從一形態轉換為另一形態之一方式跨該電阻鏈接620進行掃描。
藉由用該光束650進行掃描及改變在該焦平面670與該電阻鏈接620之間的距離，可在該電阻鏈接620中產生導致該照明處理程序610之所需時間溫度特性的一所需溫度輪廓。一般而言，將需要被決定此等參數及上文討論之參數(舉例而言，光源功率、波長、在該焦平面的功率密度、脈衝持續時間、脈衝數量及作用時間循環)，以用於半導體器件架構及電阻鏈接之一特定組合。
現轉向圖7，其說明可在製造一半導體器件中運用之一方法(大體上指示為700)。在一步驟710中，提供一半導體基板，該半導體基板具有一半導體電阻器形成在其上。當提供該基板時存在一互連電介質層，或該電介質層係在接收該基板後形成的。如此處所使用，「提供」包含(不限於)：1)在執行該方法700中的隨後步驟之當地製造環境中製造該基板及互連電介質層，及2)從該當地製造環境之外部的一源接收具有或不具有一互連電介質層形成在其上之該基板。該電阻器包括具有一第一形態之一半導體。在一步驟720中，光被指引到該電阻器上。在一步驟730中，藉由照明將該電阻器之一部分從該半導體之該第一形態轉換為一不同的第二形態。
作為一非限制性實例，執行一實驗，其中一雷射源被用於加熱在一矽基板上形成的具有約7微米電介質形成在其上的包含SiO2 及SiN層之四個擴散電阻器的每一者。
圖8提呈四個受測結構之一橫截面掃描穿透式電子顯微鏡。電阻器810、820、830、840由以一約0.6mW之輸出功率操作的一435奈米雷射源照明，且該射束被聚焦到一0.3微米之光點尺寸。以在該電介質表面850聚焦之射束而照明電阻器810、820，並以在該矽表面880聚焦之射束而照明電阻器830、840。電阻器810、830接收一單一5奈秒脈衝，同時電阻器820、840接收分開1秒間隔之四個5奈秒脈衝。
圖9繪示該電阻器810在由一單一雷射脈衝聚焦在該電介質表面上而照明後之一較高放大視圖。三個非晶系矽的間斷區域係顯然的。據信，此結果指示在該電阻器810表面上之矽的溫度足夠熔化該矽。據認為該矽的溫度下降得足夠快以淬火該熔化矽，得到該非晶系區域，例如非晶系化矽860。
圖10繪示該電阻器820由四個雷射脈衝聚焦在該電介質表面上而照明後之一較高放大視圖。觀察到一單一非晶系區域橫跨整個電阻器。據信，較大非晶系區域指示多重脈衝在該電阻器820之表面遞送足夠能量至該矽以導致該矽的更完全或更廣闊的熔化。再一次，認為在照明後之溫度已下降得足夠快以淬火該熔化矽至一非晶系狀態。
圖11繪示該電阻器830由一單一雷射脈衝聚焦在該矽表面上而照明後之一較高放大視圖。在此情況中該雷射光點未對準該電阻器830，但此未對準不阻礙解釋該等結果。可見經改變矽的兩個區域。可見在再結晶矽870之一較小區域下方的非晶系矽860之一板區域。據認為在此情況中，較大量的能量被堆積到該電阻器830之表面中，促使一較大程度的熔化。認為該矽基板從接近該基板之熔化矽傳導加熱足夠快以淬火在該非晶系狀態中之矽。因為此區域係由該非晶系區域從該基板隔熱的，且接近及超過該再結晶矽之該電介質的熱導率低於該矽基板之熱導率，認為該再結晶矽870更慢地冷卻。
圖12繪示該電阻器840由四個雷射脈衝聚焦在該矽表面上而照明後之一較高放大視圖。再一次，觀察到一非晶系區域及一再結晶區域。在此情況中，該再結晶區域在面積上較大且較深地穿透進入該電阻器840中。據認為此結果指示該基板被充分地加熱以促使該矽的較廣闊熔化並加熱下伏未熔化基板至一較大程度。認為所加熱的基板已減慢該熔化矽的冷卻以容許該熔化部分的較大再結晶。
在相當大的程度上，在圖9至圖12中未觀察到上伏電介質的毀壞。此毀壞不存在指示歸因於熔化及改變其中該矽之同素異形體，而使在該等電阻器810至840中的任何尺度變化不足以引起對該電阻器或該上伏電介質的機械毀壞。
從說明在圖8至圖12中之結果共同得出若干結論：1)雷射能量可用於加熱矽基板的一部分而不毀壞上伏電介質；2)較大數量的雷射脈衝導致矽從一形態到另一形態的較大轉換；3)使雷射脈衝聚焦在電介質的表面提供足夠能量以熔化矽的一部分，並容許所熔化的部分淬火以形成一非晶系區域；及4)使雷射脈衝聚焦在矽表面加熱基板至一足夠程度使得所熔化矽的一部分冷卻得足夠慢以容許該部分再結晶。
該等結果及結論提供半導體電阻元件之電阻的可逆調整(修整)之基礎。例如，可藉由將一電阻元件的一部分從一結晶同素異形體轉換為一非晶系同素異形體而使該電阻元件之電阻橧大，如圖9及圖10所例示。可接著藉由一些或全部非晶系部分轉換為一結晶同素異形體而使該電阻降低，如圖11及圖12所例示。
內建於一半導體基板中或內建於一半導體基板上的基於半導體之電阻器的該等適合於其等自身之調整的觀察容許在作用中(可操作)或非作用中(非可操作)狀態時電路的電阻調諧。例如，一擴散電阻器可被內建於在亦含有其他主動半導體元件或被動半導體元件之一單一晶體矽基板上的一電路中。一旦完成及測試該電路，該擴散電阻器可由使用經一適當設計的照明處理程序而調諧至較高電阻值。此可在個別情況中決定一處理程序，例如藉由一設計實驗(DOE)協定。當需要時，可製作該基於半導體之電阻器為提供類似功能性到一可熔鏈之一電子器件之一部分的部分，該等類似功能係例如啟用或停用該電子器件之冗餘電路。
儘管已詳細描述本發明，熟悉此項技術者應理解可在此處製作多種改變、取代及變更而以其廣泛形式不脫離本發明之精神及範圍。
100．．．電阻元件
110．．．電阻鏈接
120．．．連接部
130．．．接觸件
200．．．半導體器件
210．．．基板
220．．．電晶體
223．．．源極/汲極區域
227．．．閘極結構
230．．．電介質層
235．．．閘極電介質層
240．．．金屬互連
250．．．導通孔
260．．．接觸件
270．．．電阻元件
280．．．電阻元件
290．．．電阻元件
310．．．電阻鏈接
320．．．電阻鏈接
340．．．晶粒
350．．．晶粒邊界
360．．．電阻鏈接
410．．．照明處理程序
420．．．區域
430．．．區域
450．．．電阻鏈結
460．．．區域
470．．．多晶區域
510．．．照明處理程序
520．．．多晶部分
530．．．非晶系部分
560．．．部分
570．．．多晶部分
580．．．部分
610．．．照明處理程序
620．．．電阻鏈接
630．．．光源
640．．．光學器件
650．．．光束
660．．．光學軸
670．．．焦平面
680．．．區域
810．．．電阻器
820．．．電阻器
830．．．電阻器
840．．．電阻器
850．．．電介質表面
860．．．非晶系矽
870．．．再結晶矽
880．．．矽表面
圖1說明本發明之一實例半導體電阻器之一平面圖；
圖2說明根據本發明而形成之一半導體器件的一截面圖；
圖3A及圖3B分別說明從一半導體基板之一單晶部分形成之一電阻鏈接的平面圖及截面圖；
圖3C及圖3D分別說明在一閘極電極層級從一多晶半導體形成之一電阻鏈接的平面圖及截面圖；
圖3E及圖3F分別說明在一互連層級從一多晶半導體形成之一電阻鏈接的平面圖及截面圖；
圖4A至圖4D說明從一結晶同素狀態到一非晶系同素狀態之一電阻鏈接的一部分轉換；
圖5A至圖5D說明從一非晶系同素狀態到一結晶同素狀態之一電阻鏈接的一部分轉換；
圖6A及圖6B說明經組態以照明一半導體電阻器之一光源；
圖7說明一種本發明之方法；及
圖8至圖12說明用一光源藉由照明而使一電阻鏈接從一同素狀態轉換為另一同素狀態的實驗結果。
200．．．半導體器件
210．．．基板
230．．．電介質層
610．．．照明處理程序
620．．．電阻鏈接
630．．．光源
640．．．光學器件
650．．．光束
660．．．光學軸
670．．．焦平面

Claims (21)

  1. 一種電子器件，其包括：一基板；一電介質層，其在該基板上；及一電阻鏈接，其位於該基板與該電介質層之間，該電阻鏈接包括具有一第一電阻區域及一第二電阻區域之一半導體層，該第一電阻區域具有一第一電阻率及一第一形態，且該第二電阻區域具有一第二電阻率及一不同之第二形態，以及其中該第一電阻區域具有一第一同素狀態，且該第二電阻區域具有一不同的第二同素狀態。
  2. 如請求項1之電子器件，其中該第一同素狀態係該半導體層之一結晶同素異形體。
  3. 如請求項1之電子器件，其中該第二同素狀態係該半導體層之一非晶系同素異形體。
  4. 如請求項1之電子器件，其中該第一電阻區域包括一結晶區域，其為該基板之一晶格之一延伸，且該第二電阻區域包括一多晶區域或一非晶系區域。
  5. 如請求項1之電子器件，其中該第一電阻區域及該第二電阻區域係多晶的，且該第二電阻區域之一平均粒徑係該第一電阻區域之一平均粒徑的約10%或更小。
  6. 如請求項1之電子器件，其中該電阻鏈結係約與一互連電介質層共面。
  7. 如請求項1之電子器件，其中該電阻鏈結形成於該基板中。
  8. 如請求項1之電子器件，其中該電阻鏈結包括矽。
  9. 如請求項1之電子器件，其中該第二電阻率係該第一電阻率的至少約100倍。
  10. 一種製造一電子器件之方法，其包括：提供一基板，該基板具有在其上之一電介質層及在該基板與該電介質層之間之一電阻鏈結，其中該電阻鏈結包括具有一第一形態之一半導體層；以電磁輻射照射該電阻鏈結；藉由該照射，將該電阻鏈結之一部分從該半導體層之該第一形態轉換為一不同的第二形態，其中該第一形態具有一第一同素狀態，且該第二形態具有一不同的第二同素狀態。
  11. 如請求項10之方法，其中該第一形態具有一第一電阻率，及該第二形態具有一不同的第二電阻率。
  12. 如請求項10之方法，其中該第一同素狀態係從該基板之一晶格延伸之該第一半導體之一單晶體。
  13. 如請求項10之方法，其中該第一形態係該半導體層之一多晶同素異形體。
  14. 如請求項10之方法，其中該第二形態係該半導體層之一非晶系同素異形體。
  15. 如請求項10之方法，其中該第二形態係該半導體層之一多晶同素異形體。
  16. 如請求項10之方法，其中該第二形態係該半導體層之一非晶系同素異形體，且該方法進一步包括接著使具有該 不同的第二型態之該電阻鏈結之該部分的至少部分從該非晶系同素異形體轉換為一多晶同素異形體的步驟。
  17. 如請求項10之方法，其中該電磁輻射係由一同調源產生。
  18. 如請求項10之方法，其中該電磁輻射經一焦平面指引而與該電阻鏈結相交。
  19. 如請求項10之方法，其中該指引包含提供該電磁輻射之複數個脈衝。
  20. 如請求項10之方法，其中該半導體層包括矽。
  21. 如請求項10之方法，其中該電阻鏈結係形成於插入於該電阻鏈結與該基板之間之一第二電介質層上。
TW098130968A 2008-09-19 2009-09-14 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變 TWI413235B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/076976 WO2010033122A1 (en) 2008-09-19 2008-09-19 Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance tuning of integrated circuits

Publications (2)

Publication Number Publication Date
TW201029149A TW201029149A (en) 2010-08-01
TWI413235B true TWI413235B (zh) 2013-10-21

Family

ID=39877696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130968A TWI413235B (zh) 2008-09-19 2009-09-14 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變

Country Status (7)

Country Link
US (2) US8610215B2 (zh)
EP (1) EP2340551A1 (zh)
JP (1) JP2012503327A (zh)
KR (2) KR20130047775A (zh)
CN (1) CN102203903B (zh)
TW (1) TWI413235B (zh)
WO (1) WO2010033122A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610215B2 (en) 2008-09-19 2013-12-17 Agere Systems Llc Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance turning of integrated circuits
US20120033925A1 (en) * 2010-08-06 2012-02-09 Lsi Corporation Modification of semiconductor optical paths by morphological manipulation
US20120204941A1 (en) * 2011-02-15 2012-08-16 Cargo James T Allotropic changes in si and use in fabricating materials for solar cells
US9059175B2 (en) * 2011-11-16 2015-06-16 International Business Machines Corporation Forming BEOL line fuse structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135059A (ja) * 1987-11-20 1989-05-26 Nec Corp 半導体装置の製造方法
US5233327A (en) * 1991-07-01 1993-08-03 International Business Machines Corporation Active resistor trimming by differential annealing
US6647614B1 (en) * 2000-10-20 2003-11-18 International Business Machines Corporation Method for changing an electrical resistance of a resistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835965A (ja) * 1981-08-28 1983-03-02 Matsushita Electric Ind Co Ltd 半導体装置
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
JP3404064B2 (ja) 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
JP3353520B2 (ja) * 1995-02-27 2002-12-03 ソニー株式会社 半導体装置
JPH09283706A (ja) * 1996-04-12 1997-10-31 Sony Corp 半導体装置及びその製造方法
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
JP3299925B2 (ja) * 1997-11-20 2002-07-08 シャープ株式会社 アクティブマトリクス型液晶表示装置の製造方法
JPH11214625A (ja) * 1998-01-20 1999-08-06 Sony Corp 半導体装置及びその製造方法
JP3587100B2 (ja) * 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP2003535466A (ja) 2000-06-02 2003-11-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 受動素子
US6670263B2 (en) * 2001-03-10 2003-12-30 International Business Machines Corporation Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size
US20050224799A1 (en) * 2002-02-07 2005-10-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6709943B2 (en) * 2002-08-26 2004-03-23 Winbond Electronics Corporation Method of forming semiconductor diffused resistors with optimized temperature dependence
CN100474628C (zh) * 2003-05-27 2009-04-01 卢在相 硅薄膜退火方法和由该方法制造的多晶硅薄膜
US20050062587A1 (en) * 2003-09-24 2005-03-24 Wei-Chun Yang Method and structure of a substrate with built-in via hole resistors
US7034653B2 (en) * 2004-01-30 2006-04-25 Agere Systems Inc. Semiconductor resistor
JP2007531260A (ja) * 2004-03-26 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相変化材料を含む電気デバイス
US7456426B2 (en) * 2004-10-08 2008-11-25 International Business Machines Corporation Fin-type antifuse
US20080165569A1 (en) * 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US8610215B2 (en) 2008-09-19 2013-12-17 Agere Systems Llc Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance turning of integrated circuits
US20120001190A1 (en) * 2009-05-12 2012-01-05 Sharp Kabushiki Kaisha Thin film transistor and method of fabricating same
US20120033925A1 (en) * 2010-08-06 2012-02-09 Lsi Corporation Modification of semiconductor optical paths by morphological manipulation
US20120033479A1 (en) * 2010-08-06 2012-02-09 Lsi Corporation Modification of logic by morphological manipulation of a semiconductor resistive element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135059A (ja) * 1987-11-20 1989-05-26 Nec Corp 半導体装置の製造方法
US5233327A (en) * 1991-07-01 1993-08-03 International Business Machines Corporation Active resistor trimming by differential annealing
US6647614B1 (en) * 2000-10-20 2003-11-18 International Business Machines Corporation Method for changing an electrical resistance of a resistor

Also Published As

Publication number Publication date
US20110163419A1 (en) 2011-07-07
CN102203903B (zh) 2013-06-19
KR101306685B1 (ko) 2013-09-10
CN102203903A (zh) 2011-09-28
KR20130047775A (ko) 2013-05-08
WO2010033122A1 (en) 2010-03-25
TW201029149A (en) 2010-08-01
JP2012503327A (ja) 2012-02-02
US20140065791A1 (en) 2014-03-06
EP2340551A1 (en) 2011-07-06
KR20110056330A (ko) 2011-05-26
US8610215B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
US6479821B1 (en) Thermally induced phase switch for laser thermal processing
KR100866295B1 (ko) 레이저 열처리용 열유도 반사율 스위치
TWI339415B (en) Silicon layer for uniformizing temperature during photo-annealing
JPH0428145B2 (zh)
TWI413235B (zh) 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變
CN102498552B (zh) 使用脉冲序列退火方法将薄膜固相再结晶的方法
TWI462301B (zh) 製造薄膜電晶體的方法
US6645838B1 (en) Selective absorption process for forming an activated doped region in a semiconductor
JPS58169940A (ja) 半導体装置の製造方法
KR100375801B1 (ko) 반도체 장치
CA3165555A1 (en) All-semiconductor josephson junction device for qubit applications
US8809165B2 (en) Method for fusing a laser fuse and method for processing a wafer
JPH09260676A (ja) 薄膜トランジスタの製造方法
Ehrlich et al. Laser microchemical techniques for reversible restructuring of gate-array prototype circuits
US5429985A (en) Fabrication of optically reflecting ohmic contacts for semiconductor devices
CN103296002A (zh) 电子器件及制造电子器件的方法
US20040004267A1 (en) Programmable element with selectively conductive dopant and method for programming same
TW201118882A (en) Electronic device with fuse structure and method for repairing the same
JPS6018913A (ja) 半導体装置の製造方法
US20120015459A1 (en) Thermal Leveling for Semiconductor Devices
JPH07105359B2 (ja) 接続構造形成方法
KR100707175B1 (ko) 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법
JP2009272509A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
Calder et al. Activation of polysilicon connections by selective CW laser annealing
JP2005191510A (ja) 結晶化方法、結晶化装置、被処理基板、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees